JPH0494113A - 貼り合わせウェハの製造方法 - Google Patents

貼り合わせウェハの製造方法

Info

Publication number
JPH0494113A
JPH0494113A JP21346490A JP21346490A JPH0494113A JP H0494113 A JPH0494113 A JP H0494113A JP 21346490 A JP21346490 A JP 21346490A JP 21346490 A JP21346490 A JP 21346490A JP H0494113 A JPH0494113 A JP H0494113A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
silicon
oxide film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21346490A
Other languages
English (en)
Inventor
Toshiaki Miyajima
利明 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21346490A priority Critical patent/JPH0494113A/ja
Publication of JPH0494113A publication Critical patent/JPH0494113A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置を製造するために用いられる貼り合
わせウェハの製造方法に関し、さらに詳しくは、厚さ1
μm以下、特に、厚さ1000λ以下のシリコン単結晶
薄膜を形成する方法に関する。
(従来の技術) シリコン単結晶ウェハは半導体装置の基板用材料として
広(用いられる。このシリコン単結晶ウェハは、一般に
、以下に示すような工程で作製される。
まず、精製した多結晶シリコンを溶融し、それに単結晶
の種を接触させて徐々に成長させてシリコン単結晶のイ
ンゴットを作成する。このシリコン単結晶のインゴット
を数百μ日前後の厚さに裁断する。裁断されたシリコン
単結晶板の少なくとも一方を研磨してシリコン単結晶ウ
ェハが得られる。
このように作成されたウェハを用いて、エピタキシャル
成長、酸化、拡散、蒸着、などの半導体装置を作成する
ための工程を行うことにより1種々の半導体装置が作成
される。
例えば、  MOS−LSIのような半導体装置は、シ
リコン単結晶ウェハに形成するよりも、絶縁基板あるい
は絶縁膜上の良い結晶性を宵する単結晶膜に形成した方
が接合容量を低減できるので性能向上が図れる。このよ
うな絶縁体上のシリコン単結晶膜に半導体装置を作製す
る場合には、良い結晶性を有するシリコン単結晶を、で
きる限り薄い膜(厚さ1μm以下程度)に精度良く均一
に加工して、これを基板として用いると、得られる半導
体装置中で電子移動速度が大きくなり、また電子移動速
度が均一化されるので、動作速度が大きく、大きな電流
を流し得る。より高性能の半導体装置が得られる。
このようなシリコン単結晶薄膜を作製する方法には、成
長法、再結晶法、および貼り合わせ法などがある。この
中で、酸化シリコン膜などの絶縁体上にシリコン単結晶
薄膜を成長させる成長法は。
コストが高いという欠点を有し、  CVD法により絶
縁体上に蒸着した非結晶シリコン膜にエネルギービーム
を照射することにより非結晶シリコンを再結晶させる再
結晶法は、成長させたシリコン単結晶薄膜の結晶性がシ
リコン単結晶ウェハに比べて劣るという欠点を有する。
これに対して、貼り合わせ法では、比較的安価でかつ結
晶性が良好な、上で説明したように作製されるシリコン
単結晶ウェハを研磨することによりシリコン単結晶薄膜
を形成するので、良好な結晶性を有するシリコン単結晶
薄膜を低コストで作製することができる。
貼り合わせ法により作製される。シリコン単結晶の薄膜
を有するウェハは、貼り合わせウェハと呼ばれる。貼り
合わせウェハは1例えば、以下に示すように作製される
第2図(a)〜(C)は貼り合わせウェノ1を作製する
方法の従来例を示す断面図である。
まず、第2図(a)に示すように9片面全体に酸化シリ
コン膜205が形成されたシリコン単結晶ウェハ204
と、シリコン単結晶ウェハ201とを、上記酸化シリコ
ン膜205が形成された面を対向させて貼り合わせるこ
とにより、第2図(b)に示すように、シリコン単結晶
ウェハに挟まれた酸化シリコン膜を有する積層体を形成
する。次いで、上記積層体の一方のシリコン単結晶ウェ
ハを研磨することにより。
シリコン単結晶の薄膜207を形成し、貼り合わせウェ
ハが得られる。
貼り合わせウェハを作成する方法のもう一つの例を以下
に示す。
第3図(a)〜(c)は貼り合わせウエノ1を作製する
方法の他の従来例を示す断面図である。
まず、第3図(a)に示すように片面全体に酸化シリコ
ン膜305が形成されたシリコン単結晶ウエノ\304
と1片面全体に酸化シリコン膜308が形成されたもう
一方のシリコン単結晶ウエノ\301とを、それぞれ、
酸化シリコン膜が形成された面を対向させて貼り合わせ
ることにより、第3図(b)に示すように、シリコン単
結晶ウェハに挟まれた酸化シリコン膜を有する積層体を
形成する。次いで、上記積層体の一方のシリコン単結晶
ウェハを研磨することにより、シリコン単結晶の薄膜3
07を形成し、貼り合わせウェハが得られる。
(発明が解決しようとする課題) これらの従来の貼り合わせウニ/%の製造方法では、シ
リコン単結晶ウエノ1に挟まれた酸化シリコン膜を有す
る積層体の、一方のシリコン単結晶ウェハを研磨するこ
とによりシリコン単結晶の薄膜を形成する。この研磨を
行う際には、シリコン半導体ウェハの厚さをモニターす
ることにより間接的にシリコン単結晶薄膜の厚さを決定
するので。
上記シリコン単結晶ウェハを均一な厚さに精度良く研磨
することは困難である。したがって、厚さ1μm以下の
シリコン単結晶薄膜を精度良く形成することは困難であ
り、まして厚さ1000λ以下のシリコン単結晶薄膜を
精度良く均一な厚さに形成することは実質的に不可能で
あった。
本発明は上記従来の問題点を解決するものであり、その
目的とするところは、厚さ1μm以下のシリコン単結晶
薄膜を、さらには厚さ1000λ以下のシリコン単結晶
薄膜をも精度良く均一な厚さに形成することが可能な貼
り合わせウェハの製造方法を提供することにある。
(課題を解決するための手段) 本発明は、第1のシリコン単結晶ウェハの主表面に9部
分的に酸化シリコン膜を埋め込み成形する工程と;第2
のシリコン単結晶ウェハの主表面全体に、酸化シリコン
膜を形成する工程と;該第1のシリコン単結晶ウェハと
、該第2のシリコン単結晶ウェハとを、酸化ンリコン膜
が形成された面を対向させて貼り合わせる工程と;を包
含し。
そのことにより上記目的が達成される。
上記シリコン単結晶ウェハの片面に部分的に埋め込み成
形される酸化シリコン膜は、このシリコン単結晶ウェハ
の表面全体が平坦になるように形成される。
(作用) 本発明の製造方法により作製された。シリコン単結晶ウ
ェハに挟まれた酸化シリコン膜を有する積層体には、一
方のシリコン単結晶ウェハに部分的に埋め込み成形され
た酸化シリコン膜が、上記酸化シリコン膜から一方のシ
リコン単結晶ウェハの内部に部分的に突畠した形態で設
けられている。
上記積層体の1部分的に酸化シリコン膜が設けられたシ
リコン単結晶ウェハを研磨することによりシリコン単結
晶薄膜を形成する場合に9本発明で用いられる研磨条件
では酸化シリコンは実質的に研磨されないので、研磨の
進行は上記部分的に設けられた酸化/リコン膜で停止さ
れる。このように1本発明の製造方法によれば、シリコ
ン単結晶薄膜を9部分的に設けられた酸化シリコン膜の
厚さに精度良く均一に形成することが可能である。
(実施例) 以下に1本発明の実施例について説明する。
第1図(a)〜(h)は本発明の一実施例である貼り合
わせウェハの製造工程を示す断面図である。
まず、第1図(a)に示すシリコン単結晶ウェハ101
の表面上に、第21N(b)に示すように3部分的に窒
化シリコン膜102を500λの厚さに形成した。
この窒化シリコン膜102をマスクとして、上記シリコ
ン単結晶ウェハ101を工・7チングすることにより。
第1図(c)に示すように、深さ500人の凹部を形成
した。次いで、上記窒化シリコン膜102をマスクとし
て熱酸化を行い、第1図(d)に示すように酸化シリコ
ン膜103を1000人の厚さに形成した。その後。
窒化シリコン膜102を除去すると、第1図(e)に示
すように1片面に部分的に酸化シリコン膜が形成されて
おり、上記酸化シリコン膜が形成された片面全体が平坦
な、シリコン単結晶ウェハが作製された。
次いで、上記シリコン単結晶ウェハと、第1図(f)に
示すような片面全体に酸化シリコン膜105が形成され
たシリコン単結晶ウェハ104とを、それぞれ、酸化/
リコン膜が形成された面を対句させて貼り合わせること
により、第1図(g)に示すような。
シリコン単結晶ウェハに挟まれた酸化シリコン膜を育す
る積層体を得た。その際1部分的に酸化シリコン膜が形
成されたシリコン単結晶ウェハ101の酸化ンリコン膜
が形成された面と1片面全体に酸化シリコン膜が形成さ
れたシリコン単結晶ウェハ104の酸化シリコン膜が形
成された面とを、静電的に貼り合わせた後、熱処理を行
うことにより上記2枚のウェハを貼り合わせた。
次いで、第111U(h)に示すように、このようにし
て得られた積層体のシリコン単結晶ウェハ101を研磨
することにより、  1000人の厚さのシリコン単結
晶薄膜106を形成した。上述の工程でシリコン単結晶
ウェハ101に形成された酸化シリコン膜103は。
研磨されないので、研磨の進行を停止させるストッパー
として機能する。
このようにして、  1000人の厚さのシリコン単結
晶薄膜を精度よく、均一に、形成することができた。
本実施例においては、酸化シリコン膜103を厚す10
00λに形成することにより1000λの厚さのシリコ
ン単結晶薄膜を形成したが、この酸化シリコン膜103
の厚さを適宜変化させることによりI(100Å以下の
厚さのシリコン単結晶薄膜を形成することも可能である
さらに1本実施例においては、酸化シリコン膜103を
熱酸化法を用いて形成したが、気相成長法を用いて形成
することも可能である。
本発明の製造方法で作製された貼り合わせウェハに残さ
れた酸化シリコン膜10ffは、そのまま、半導体素子
分離領域として用いることができる。
(発明の効果) このように9本発明の製造方法では、シリコン単結晶ウ
ェハを研磨する際に、酸化シリコン膜が研磨のストッパ
ーとして機能する。したがって。
厚さ1000λ以下のシリコン単結晶薄膜が精度良く均
一な厚さに形成された貼り合わせウェハを作製すること
が可能である。
4、   の、 な脱B 第1図(a)〜(h)は本発明の一実施例である貼り合
わせウェハの製造工程を示す断面図、第2図(a)〜(
c)は貼り合わせウェハを作製する方法の従来例を示す
断面図、第3図(a)〜(c)は貼り合わせウェハを作
製する方法の他の従来例を示す断面図である。
101、104.201.204.301.304・・
・シリコン単結晶ウェハ 103.105.205.3
05.308・・・酸化シリコン膜、106゜207、
307・・・シリコン単結晶薄膜。
第1 以上

Claims (1)

  1. 【特許請求の範囲】 1、第1のシリコン単結晶ウェハの主表面に、部分的に
    酸化シリコン膜を埋め込み成形する工程と; 第2のシリコン単結晶ウェハの主表面全体に、酸化シリ
    コン膜を形成する工程と; 該第1のシリコン単結晶ウェハと、該第2のシリコン単
    結晶ウェハとを、酸化シリコン膜が形成された面を対向
    させて貼り合わせる工程と;を包含する貼り合わせウェ
    ハの製造方法。
JP21346490A 1990-08-09 1990-08-09 貼り合わせウェハの製造方法 Pending JPH0494113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21346490A JPH0494113A (ja) 1990-08-09 1990-08-09 貼り合わせウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21346490A JPH0494113A (ja) 1990-08-09 1990-08-09 貼り合わせウェハの製造方法

Publications (1)

Publication Number Publication Date
JPH0494113A true JPH0494113A (ja) 1992-03-26

Family

ID=16639642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21346490A Pending JPH0494113A (ja) 1990-08-09 1990-08-09 貼り合わせウェハの製造方法

Country Status (1)

Country Link
JP (1) JPH0494113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009146583A1 (en) * 2008-06-02 2009-12-10 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009146583A1 (en) * 2008-06-02 2009-12-10 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device

Similar Documents

Publication Publication Date Title
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP3237888B2 (ja) 半導体基体及びその作製方法
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
US7910455B2 (en) Method for producing SOI wafer
JPH04251957A (ja) 誘電体分離基板の製造方法
JP2699359B2 (ja) 半導体基板の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH0682753B2 (ja) 半導体装置の製造方法
TW201725173A (zh) 用於製造多層mems組件的方法及相應的多層mems組件
JPH0494113A (ja) 貼り合わせウェハの製造方法
JPH0488657A (ja) 半導体装置とその製造方法
JP2542609B2 (ja) 半導体装置の製造方法
JPH04206925A (ja) 貼り合わせウェハの製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPS61225816A (ja) 化合物半導体装置の製造方法
JPH09121039A (ja) 半導体部材
JP2608443B2 (ja) 半導体ウエハの製造方法
JPH04243132A (ja) 半導体基板およびその製造方法
JPH0529214A (ja) 半導体基板の製造方法
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH05226307A (ja) 半導体基板の製造方法
JPH04106915A (ja) 半導体基板およびその製造方法
JPH03265157A (ja) 半導体基板の製造方法
JPS60106165A (ja) 半導体装置の製造方法
JPS6095936A (ja) 半導体基体の製造方法