JP2608443B2 - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法Info
- Publication number
- JP2608443B2 JP2608443B2 JP2286188A JP2286188A JP2608443B2 JP 2608443 B2 JP2608443 B2 JP 2608443B2 JP 2286188 A JP2286188 A JP 2286188A JP 2286188 A JP2286188 A JP 2286188A JP 2608443 B2 JP2608443 B2 JP 2608443B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- silicon
- silicon carbide
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 三次元集積回路装置を組み込むのに好適な多層構造を
有する半導体ウエハの製造方法に関し、 極めて簡単な手段で、大面積の多層構造を有し、且
つ、特性良好な半導体ウエハを容易に得られるようにす
ることを目的とし、 表面に絶縁膜が形成されている第一のウエハ及びシリ
コン基板表面に炭化珪素膜と絶縁膜とが順に形成されて
いる第二のウエハを該絶縁膜どうしが対向するよう貼り
合わせる工程と、次いで、前記第二のウエハに於ける前
記シリコン基板を除去して前記炭化珪素膜を表出させる
工程と、次いで、前記炭化珪素膜の表面に前記第二のウ
エハと同じ構造をもつ第三のウエハの絶縁膜側を対向し
て貼り合わせてから前記第三のウエハに於けるシリコン
基板を除去することで絶縁膜を介する炭化珪素膜の多層
構造を作成する工程とが含まれるよう構成する。
有する半導体ウエハの製造方法に関し、 極めて簡単な手段で、大面積の多層構造を有し、且
つ、特性良好な半導体ウエハを容易に得られるようにす
ることを目的とし、 表面に絶縁膜が形成されている第一のウエハ及びシリ
コン基板表面に炭化珪素膜と絶縁膜とが順に形成されて
いる第二のウエハを該絶縁膜どうしが対向するよう貼り
合わせる工程と、次いで、前記第二のウエハに於ける前
記シリコン基板を除去して前記炭化珪素膜を表出させる
工程と、次いで、前記炭化珪素膜の表面に前記第二のウ
エハと同じ構造をもつ第三のウエハの絶縁膜側を対向し
て貼り合わせてから前記第三のウエハに於けるシリコン
基板を除去することで絶縁膜を介する炭化珪素膜の多層
構造を作成する工程とが含まれるよう構成する。
本発明は、三次元集積回路装置を組み込むのに好適な
多層構造を有する半導体ウエハの製造方法に関する。
多層構造を有する半導体ウエハの製造方法に関する。
従来、単結晶半導体層と絶縁層とを交互に積層した半
導体ウエハを作成し、そのウエハに於ける各単結晶半導
体層に集積回路装置を組み込んで三次元集積回路装置と
する研究・開発が行われてきた。
導体ウエハを作成し、そのウエハに於ける各単結晶半導
体層に集積回路装置を組み込んで三次元集積回路装置と
する研究・開発が行われてきた。
その場合に用いられる半導体ウエハとしては、絶縁膜
上に多結晶シリコン層を形成し、その多結晶シリコン層
をレーザ・アニールに依って溶融して再結晶化すること
で単結晶層とし、これを繰り返すことで多層にした構造
のものが知られている。
上に多結晶シリコン層を形成し、その多結晶シリコン層
をレーザ・アニールに依って溶融して再結晶化すること
で単結晶層とし、これを繰り返すことで多層にした構造
のものが知られている。
前記従来の技術に依った場合、ウエハ全面に亙り、良
質の単結晶層を形成することは甚だ困難であって、未だ
に実用の域に達していない。
質の単結晶層を形成することは甚だ困難であって、未だ
に実用の域に達していない。
本発明は、極めて簡単な手段で、大面積の多層構造を
有し、且つ、特性良好な半導体ウエハを容易に得られる
ようにする。
有し、且つ、特性良好な半導体ウエハを容易に得られる
ようにする。
本発明に依る半導体ウエハの製造方法に於いては、表
面に絶縁膜（例えば二酸化シリコン膜２）が形成されて
いる第一のウエハ及びシリコン基板（例えばシリコン基
板４）表面に炭化珪素膜（例えば炭化珪素膜５）と絶縁
膜（例えば二酸化シリコン膜６）とが順に形成されてい
る第二のウエハを該絶縁膜どうしが対向するよう貼り合
わせる工程と、次いで、前記第二のウエハに於ける前記
シリコン基板を除去して前記炭化珪素膜を表出させる工
程と、次いで、前記炭化珪素膜の表面に前記第二のウエ
ハと同じ構造をもつ第三のウエハの絶縁膜側を対向して
貼り合わせてから前記第三のウエハに於けるシリコン基
板を除去することで絶縁膜を介する炭化珪素膜の多層構
造を作成する工程とが含まれている。
面に絶縁膜（例えば二酸化シリコン膜２）が形成されて
いる第一のウエハ及びシリコン基板（例えばシリコン基
板４）表面に炭化珪素膜（例えば炭化珪素膜５）と絶縁
膜（例えば二酸化シリコン膜６）とが順に形成されてい
る第二のウエハを該絶縁膜どうしが対向するよう貼り合
わせる工程と、次いで、前記第二のウエハに於ける前記
シリコン基板を除去して前記炭化珪素膜を表出させる工
程と、次いで、前記炭化珪素膜の表面に前記第二のウエ
ハと同じ構造をもつ第三のウエハの絶縁膜側を対向して
貼り合わせてから前記第三のウエハに於けるシリコン基
板を除去することで絶縁膜を介する炭化珪素膜の多層構
造を作成する工程とが含まれている。
前記手段を採ることに依り、大面積で且つ特性良好な
多層構造の半導体ウエハを完成された技術を適用して容
易に作成することができ、また、炭化珪素はシリコンに
比較してエネルギ・バンド・ギャップが広いので、耐熱
性良好な半導体装置を製造することができる。
多層構造の半導体ウエハを完成された技術を適用して容
易に作成することができ、また、炭化珪素はシリコンに
比較してエネルギ・バンド・ギャップが広いので、耐熱
性良好な半導体装置を製造することができる。
第１図乃至第５図は本発明の一実施例を解説する為の
工程要所に於けるウエハの要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
工程要所に於けるウエハの要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
第１図参照 （１） 化学気相成長（chemical vapor deposition:
CVD）法を適用することに依り、表面が平坦であって、
厚さが例えば600〔μｍ〕であるセラミック基板１に二
酸化シリコン（SiO2）膜２を厚さ例えば4000〔Å〕程度
に成長させる。
CVD）法を適用することに依り、表面が平坦であって、
厚さが例えば600〔μｍ〕であるセラミック基板１に二
酸化シリコン（SiO2）膜２を厚さ例えば4000〔Å〕程度
に成長させる。
尚、セラミック基板１はシリコン・エッチング液でエ
ッチングされ難く、且つ、耐熱性が高い材料の基板に代
替することができ、例えば、全面を窒化シリコン（Si3N
4）膜で被覆したシリコン基板であっても良い。
ッチングされ難く、且つ、耐熱性が高い材料の基板に代
替することができ、例えば、全面を窒化シリコン（Si3N
4）膜で被覆したシリコン基板であっても良い。
（２） 引き続きCVD法を適用することに依り、硼素・
燐・珪酸ガラス（boron phosp harus silicate gla
ss:BPSG）膜３を厚さ例えば1000〔Å〕程度に成長させ
る。
燐・珪酸ガラス（boron phosp harus silicate gla
ss:BPSG）膜３を厚さ例えば1000〔Å〕程度に成長させ
る。
前記のようにして作成したウエハを第一のウエハと呼
ぶことにする。
ぶことにする。
第２図参照 （３） 源圧気相エピタキシャル成長（low pressure
vapor phase epitaxy:low pressure VPE）法を適
用することに依り、シリコン基板４上に厚さ例えば2000
〔Å〕程度の炭化珪素（silicon carbide:SiC）膜５を
成長させる。
vapor phase epitaxy:low pressure VPE）法を適
用することに依り、シリコン基板４上に厚さ例えば2000
〔Å〕程度の炭化珪素（silicon carbide:SiC）膜５を
成長させる。
（４） 引き続きCVD法を適用することに依り、厚さ例
えば4000〔Å〕程度のSiO2膜６と厚さ例えば1000〔Å〕
程度のBPSG膜７を順に成長させる。
えば4000〔Å〕程度のSiO2膜６と厚さ例えば1000〔Å〕
程度のBPSG膜７を順に成長させる。
前記のようにして作成したウエハを第二のウエハと呼
ぶことにする。
ぶことにする。
第３図参照 （５） 第一のウエハ表面、即ち、BPSG膜３の表面と、
第二のウエハ表面、即ち、BPSG膜７の表面とを衝合し、
熱処理を行ってBPSG膜３及び７の溶融結合を行って第一
のウエハと第２のウエハを貼り合わせる。
第二のウエハ表面、即ち、BPSG膜７の表面とを衝合し、
熱処理を行ってBPSG膜３及び７の溶融結合を行って第一
のウエハと第２のウエハを貼り合わせる。
この場合の熱処理温度は、BPSG膜３及び７に含有され
ている不純物の濃度に依っても異なるが、400〔℃〕〜1
000〔℃〕の範囲で適宜に選択して実施する。
ている不純物の濃度に依っても異なるが、400〔℃〕〜1
000〔℃〕の範囲で適宜に選択して実施する。
ここで重要なことは、BPSG膜３及び７は熱処理されて
いる間に、含有していた燐（Ｐ）及び硼素（Ｂ）の一部
をSiO2膜２及び６中に放出することであり、それに依っ
て融点は高くなってしまい、前記熱処理では低い温度で
容易に溶融されたが、貼り合わせ加工した後は、その時
よりも更に高い温度にしないと溶融しない。これは、更
に多層の貼り合わせ加工を行う場合、或いは、後に半導
体装置を作り込む為の諸熱処理を行う上で大変有利なこ
とである。
いる間に、含有していた燐（Ｐ）及び硼素（Ｂ）の一部
をSiO2膜２及び６中に放出することであり、それに依っ
て融点は高くなってしまい、前記熱処理では低い温度で
容易に溶融されたが、貼り合わせ加工した後は、その時
よりも更に高い温度にしないと溶融しない。これは、更
に多層の貼り合わせ加工を行う場合、或いは、後に半導
体装置を作り込む為の諸熱処理を行う上で大変有利なこ
とである。
第４図参照 （６） KOH或いはHF＋HNO3など、シリコン・エッチン
グ液中に浸漬し、シリコン基板４を除去し、SiC膜５を
表出させる。
グ液中に浸漬し、シリコン基板４を除去し、SiC膜５を
表出させる。
この場合、セラミック基板１はエッチングされずに残
ることは云うまでもない。
ることは云うまでもない。
第５図参照 （７） この後、SiC膜５の表面に前記説明した第二の
ウエハと同じ構造をもつ第三のウエハのSiO2膜６側を対
向して貼り合わせ、第三のウエハに於けるシリコン基板
４を除去することで、図示のように、BPSG膜７及びSiO2
膜６を介してSiC膜５が多層に形成される。このような
工程を繰り返すことで、必要とされる層数の多層構造を
有する半導体ウエハが得られる。
ウエハと同じ構造をもつ第三のウエハのSiO2膜６側を対
向して貼り合わせ、第三のウエハに於けるシリコン基板
４を除去することで、図示のように、BPSG膜７及びSiO2
膜６を介してSiC膜５が多層に形成される。このような
工程を繰り返すことで、必要とされる層数の多層構造を
有する半導体ウエハが得られる。
尚、第二層目のSiC膜５を形成する工程に入る前に第
一層目のSiC膜５に所要の加工を施したり、或いは、諸
素子やその一部を作り込むなどは任意であり、また、必
要とされる多層構造が完成された後、例えば温度1000
〔℃〕〜1150〔℃〕程度の熱処理を行えば、BPSG膜３及
び７中の硼素及び燐は更にSiO2膜２及び６中に拡散して
平均化されて融点は高くなるので、後の工程の為には好
ましい状態となる。
一層目のSiC膜５に所要の加工を施したり、或いは、諸
素子やその一部を作り込むなどは任意であり、また、必
要とされる多層構造が完成された後、例えば温度1000
〔℃〕〜1150〔℃〕程度の熱処理を行えば、BPSG膜３及
び７中の硼素及び燐は更にSiO2膜２及び６中に拡散して
平均化されて融点は高くなるので、後の工程の為には好
ましい状態となる。
第６図乃至第10図は他の実施例を解説する為の工程要
所に於けるウエハの要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。
所に於けるウエハの要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。
第６図参照 （１） CVD法を適用することに依り、さきの実施例で
採用されたものと同じセラミック基板１にSiO2膜２を厚
さ例えば1000〔Å〕程度に成長させる。
採用されたものと同じセラミック基板１にSiO2膜２を厚
さ例えば1000〔Å〕程度に成長させる。
尚、基板１の構成材料がセラミックに限定されるもの
ではないことは前記した通りであり、また、このウエハ
を第一のウエハとすることも前記実施例と同じである。
ではないことは前記した通りであり、また、このウエハ
を第一のウエハとすることも前記実施例と同じである。
第７図参照 （２） 源圧VPE法を適用することに依り、シリコン基
板４上に厚さ例えば2000〔Å〕程度のSiC膜５を成長さ
せる。
板４上に厚さ例えば2000〔Å〕程度のSiC膜５を成長さ
せる。
（３） 引き続きCVD法を適用することに依り、厚さ例
えば1000〔Å〕程度のSiO2膜６を成長させる。
えば1000〔Å〕程度のSiO2膜６を成長させる。
このようにして作成したウエハが第二のウエハである
ことは勿論である。
ことは勿論である。
第８図参照 （４） 第一のウエハ表面、即ち、SiO2膜２の表面と、
第二のウエハ表面、即ち、SiO2膜６の表面に親水性処理
を施してから衝合し、乾燥窒素（N2）雰囲気中にて、温
度を例えば1000〔℃〕程度とし、時間を例えば30〔分〕
程度とする熱処理を行うことで第一のウエハと第２のウ
エハを貼り合わせる。
第二のウエハ表面、即ち、SiO2膜６の表面に親水性処理
を施してから衝合し、乾燥窒素（N2）雰囲気中にて、温
度を例えば1000〔℃〕程度とし、時間を例えば30〔分〕
程度とする熱処理を行うことで第一のウエハと第２のウ
エハを貼り合わせる。
このようにして貼り合わせた第一のウエハと第二のウ
エハとの結合は大変強力であり、剥離することはない。
エハとの結合は大変強力であり、剥離することはない。
第９図参照 （５） KOH或いはHF＋HNO3など、シリコン・エッチン
グ液中に浸漬し、シリコン基板４を除去し、SiC膜５を
表出させる。
グ液中に浸漬し、シリコン基板４を除去し、SiC膜５を
表出させる。
第10図参照 （７） この後、SiC膜５の表面に前記説明した第二の
ウエハと同じ構造をもつ第三のウエハのSiO2膜６側を対
向して貼り合わせ、第三のウエハに於けるシリコン基板
４を除去することで、図示のように、SiO2膜６を介して
SiC膜５が多層に形成される。このような工程を繰り返
すことで、必要とされる層数の多層構造を有する半導体
ウエハが得られる。
ウエハと同じ構造をもつ第三のウエハのSiO2膜６側を対
向して貼り合わせ、第三のウエハに於けるシリコン基板
４を除去することで、図示のように、SiO2膜６を介して
SiC膜５が多層に形成される。このような工程を繰り返
すことで、必要とされる層数の多層構造を有する半導体
ウエハが得られる。
本発明に依る半導体ウエハの製造方法に於いては、表
面に絶縁膜が形成されている第一のウエハ及びシリコン
基板表面に炭化珪素膜と絶縁膜とが順に形成されている
第二のウエハを貼り合わせ、前記第二のウエハに於ける
前記シリコン基板を除去して前記炭化珪素膜を表出さ
せ、その炭化珪素膜の表面に前記第二のウエハと同じ構
造をもつ第三のウエハの絶縁膜側を対向して貼り合わせ
てから前記第三のウエハに於けるシリコン基板を除去
し、これを繰り返すことで絶縁膜を介する炭化珪素膜の
多層構造を得るようにしている。
面に絶縁膜が形成されている第一のウエハ及びシリコン
基板表面に炭化珪素膜と絶縁膜とが順に形成されている
第二のウエハを貼り合わせ、前記第二のウエハに於ける
前記シリコン基板を除去して前記炭化珪素膜を表出さ
せ、その炭化珪素膜の表面に前記第二のウエハと同じ構
造をもつ第三のウエハの絶縁膜側を対向して貼り合わせ
てから前記第三のウエハに於けるシリコン基板を除去
し、これを繰り返すことで絶縁膜を介する炭化珪素膜の
多層構造を得るようにしている。
前記構成を採ることに依り、大面積で且つ特性良好な
多層構造の半導体ウエハを完成された技術を適用して容
易に作成することができ、また、炭化珪素はシリコンに
比較してエネルギ・バンド・ギャップが広いので、耐熱
性良好な半導体装置を製造することができる。
多層構造の半導体ウエハを完成された技術を適用して容
易に作成することができ、また、炭化珪素はシリコンに
比較してエネルギ・バンド・ギャップが広いので、耐熱
性良好な半導体装置を製造することができる。
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於けるウエハの要部切断側面図、第６図乃至第10
図は他の実施例を説明する為の工程要所に於けるウエハ
の要部切断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、２はSiO2膜、３はBP
SG膜、４はシリコン基板、５はSiC膜、６はSiO2膜、７
はBPSG膜をそれぞれ示している。
要所に於けるウエハの要部切断側面図、第６図乃至第10
図は他の実施例を説明する為の工程要所に於けるウエハ
の要部切断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、２はSiO2膜、３はBP
SG膜、４はシリコン基板、５はSiC膜、６はSiO2膜、７
はBPSG膜をそれぞれ示している。
Claims (1)
- 【請求項１】表面に絶縁膜が形成されている第一のウエ
ハ及びシリコン基板表面に炭化珪素膜と絶縁膜とが順に
形成されている第二のウエハを該絶縁膜どうしが対向す
るよう貼り合わせる工程と、 次いで、前記第二のウエハに於ける前記シリコン基板を
除去して前記炭化珪素膜を表出させる工程と、 次いで、前記炭化珪素膜の表面に前記第二のウエハと同
じ構造をもつ第三のウエハの絶縁膜側を対向して貼り合
わせてから前記第三のウエハに於けるシリコン基板を除
去することで絶縁膜を介する炭化珪素膜の多層構造を作
成する工程と が含まれてなることを特徴とする半導体ウエハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286188A JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286188A JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199457A JPH01199457A (ja) | 1989-08-10 |
| JP2608443B2 true JP2608443B2 (ja) | 1997-05-07 |
Family
ID=12094496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286188A Expired - Lifetime JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608443B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365377A (ja) * | 1991-06-13 | 1992-12-17 | Agency Of Ind Science & Technol | 半導体装置 |
-
1988
- 1988-02-04 JP JP2286188A patent/JP2608443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01199457A (ja) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272104A (en) | Bonded wafer process incorporating diamond insulator | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| US5168078A (en) | Method of making high density semiconductor structure | |
| US4997787A (en) | Method for fabricating a semiconductor film which is electrically isolated from a substrate | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| KR100740032B1 (ko) | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 | |
| US5025304A (en) | High density semiconductor structure and method of making the same | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPH01133341A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| CN114496733B (zh) | 一种高电阻率复合衬底、制备方法及电子元器件 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH0341719A (ja) | 半導体基板の製造方法 | |
| RU2022404C1 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов | |
| JP2000091176A (ja) | 基板張り合わせ方法 | |
| RU2207659C2 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
| RU2197033C1 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов |