JPH047911A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH047911A JPH047911A JP2110903A JP11090390A JPH047911A JP H047911 A JPH047911 A JP H047911A JP 2110903 A JP2110903 A JP 2110903A JP 11090390 A JP11090390 A JP 11090390A JP H047911 A JPH047911 A JP H047911A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- controlled oscillator
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力クロック信号に位相同期したクロック信
号を出力する位相同期発振回路に利用する。特に、入力
クロック信号の断時の出力周波数の精度を維持する位相
同期発振回路に関するものである。
号を出力する位相同期発振回路に利用する。特に、入力
クロック信号の断時の出力周波数の精度を維持する位相
同期発振回路に関するものである。
本発明は位相同期発振回路において、
電圧制御発振器にその発振周波数が所定周波数となる制
御電圧を発生する定電圧供給回路を設け、入力クロック
信号の断を検出したときにこの発生する制御電圧を与え
ることにより、 入力クロック信号の断機も出力クロック信号の周波数の
精度を維持できるようにしたものである。
御電圧を発生する定電圧供給回路を設け、入力クロック
信号の断を検出したときにこの発生する制御電圧を与え
ることにより、 入力クロック信号の断機も出力クロック信号の周波数の
精度を維持できるようにしたものである。
第2図は従来例の位相同期発振回路のブロック構成図で
ある。
ある。
従来、位相同期発振回路では、入力クロック信号が断と
なった場合は、第一の方法として回路出力周波数を電圧
制御発振器のフリーランに任せる方法と、第二の方法と
して第2図に示すように入力クロックと同じ周波数の水
晶発振器を内蔵させておき入力クロック断を検出すると
クロック入力を内蔵の水晶発振器へ切替える方法とがあ
った。
なった場合は、第一の方法として回路出力周波数を電圧
制御発振器のフリーランに任せる方法と、第二の方法と
して第2図に示すように入力クロックと同じ周波数の水
晶発振器を内蔵させておき入力クロック断を検出すると
クロック入力を内蔵の水晶発振器へ切替える方法とがあ
った。
しかし、このような従来例の位相同期発振回路では、第
一の方法は、回路の出力周波数を電圧制御発振器のフリ
ーランに任せるために出力周波数の範囲が電圧制御発振
器の制御範囲全域に広がるので良い精度を求めることが
できない欠点があった。また、第二の方法はクロック信
号の断時に電圧制御発振器のフリーランを避けるために
水晶発振器の出力を入力クロック信号として選択するた
めにクロック信号の周波数の精度の維持を図ることがで
きるが、第2図に示す分周回路11に入力クロック信号
断による出力のタイミングの乱れが発生するために、後
続の位相同期回路が同期はずれを検出し、同期引込み動
作を行う間出力クロック信号に乱れが発生する欠点があ
った。
一の方法は、回路の出力周波数を電圧制御発振器のフリ
ーランに任せるために出力周波数の範囲が電圧制御発振
器の制御範囲全域に広がるので良い精度を求めることが
できない欠点があった。また、第二の方法はクロック信
号の断時に電圧制御発振器のフリーランを避けるために
水晶発振器の出力を入力クロック信号として選択するた
めにクロック信号の周波数の精度の維持を図ることがで
きるが、第2図に示す分周回路11に入力クロック信号
断による出力のタイミングの乱れが発生するために、後
続の位相同期回路が同期はずれを検出し、同期引込み動
作を行う間出力クロック信号に乱れが発生する欠点があ
った。
本発明は上記の欠点を解決するもので、入力り口・ンク
信号の断機も出力クロック信号の周波数の精度を維持で
きる位相同期発振回路を提供することを目的とする。
信号の断機も出力クロック信号の周波数の精度を維持で
きる位相同期発振回路を提供することを目的とする。
本発明は、入力するクロック信号が断になったか否かを
検出するクロック断検出回路と、入力する制御電圧に対
応する周波数の信号を出力する電圧制御発振器と、この
電圧制御発振器の出力信号と上記入力するクロック信号
との位相差に対応する電圧を発生する位相比較手段と、
この位相比較手段の出力電圧の高周波成分を除去するロ
ーパスフィルタとを備えた位相同期発振回路において、
上記電圧制御発振器にその発振周波数が所定周波数とな
る制御電圧を供給する定電圧供給回路と、この定電圧供
給回路の出力に接続された規定値のインピーダンスと、
上記クロック断検出回路の否定結果に基づき上記ローパ
スフィルタの出力電圧を上記電圧制御発振器に与えその
肯定結果に基づき上記定電圧供給回路の供給する制御電
圧を上記規定値のインピーダンスを介して上記電圧制御
発振器に与える切替手段とを備えたことを特徴とする。
検出するクロック断検出回路と、入力する制御電圧に対
応する周波数の信号を出力する電圧制御発振器と、この
電圧制御発振器の出力信号と上記入力するクロック信号
との位相差に対応する電圧を発生する位相比較手段と、
この位相比較手段の出力電圧の高周波成分を除去するロ
ーパスフィルタとを備えた位相同期発振回路において、
上記電圧制御発振器にその発振周波数が所定周波数とな
る制御電圧を供給する定電圧供給回路と、この定電圧供
給回路の出力に接続された規定値のインピーダンスと、
上記クロック断検出回路の否定結果に基づき上記ローパ
スフィルタの出力電圧を上記電圧制御発振器に与えその
肯定結果に基づき上記定電圧供給回路の供給する制御電
圧を上記規定値のインピーダンスを介して上記電圧制御
発振器に与える切替手段とを備えたことを特徴とする。
また、本発明は、上記規定値のインピーダンスは上記定
電圧供給回路の出力と上記電圧制御発振器の入力との間
の電位差による過渡電流を制限する上記電圧制御発振器
の入力インピーダンスに比べて十分に小さい値の抵抗性
のインピーダンスであることが望ましい。
電圧供給回路の出力と上記電圧制御発振器の入力との間
の電位差による過渡電流を制限する上記電圧制御発振器
の入力インピーダンスに比べて十分に小さい値の抵抗性
のインピーダンスであることが望ましい。
さらに、本発明は、上記切替手段は上記クロック断検出
回路の肯定結果に基づき上記ローノくスフィルタの出力
電圧の切断に先行して上記定電圧供給回路の供給する制
御電圧を上記電圧制御発振器に与えその否定結果に基づ
き上記定電圧供給回路の供給する制御電圧の切断に先行
して上記ローパスフィルタの出力電圧を上記電圧制御発
振器に与える手段を含むことが望ましい。
回路の肯定結果に基づき上記ローノくスフィルタの出力
電圧の切断に先行して上記定電圧供給回路の供給する制
御電圧を上記電圧制御発振器に与えその否定結果に基づ
き上記定電圧供給回路の供給する制御電圧の切断に先行
して上記ローパスフィルタの出力電圧を上記電圧制御発
振器に与える手段を含むことが望ましい。
〔作用〕
定電圧供給回路は電圧制御発振器にその発振周波数が所
定周波数となる制御電圧を発生する。切替手段はクロッ
ク断検出回路の否定結果に基づきローパスフィルタの出
力電圧を電圧制御発振器に与えその肯定結果を基づき定
電圧供給回路の発生する制御電圧を規定値のインピーダ
ンスを介して電圧制御発振器に与える。
定周波数となる制御電圧を発生する。切替手段はクロッ
ク断検出回路の否定結果に基づきローパスフィルタの出
力電圧を電圧制御発振器に与えその肯定結果を基づき定
電圧供給回路の発生する制御電圧を規定値のインピーダ
ンスを介して電圧制御発振器に与える。
また、規定値のインピーダンスは電圧制御発振器の入力
インピーダンスに比べて十分に小さい値である抵抗性の
インピーダンスであり、電圧供給回路の出力と上記電圧
制御発振器の入力との間の電位差による過渡電流を制限
する。
インピーダンスに比べて十分に小さい値である抵抗性の
インピーダンスであり、電圧供給回路の出力と上記電圧
制御発振器の入力との間の電位差による過渡電流を制限
する。
さらに、切替手段はクロック断検出回路の肯定結果に基
づきローパスフィルタの出力電圧の切断に先行して定電
圧供給回路の供給する制御電圧を電圧制御発振器に与え
その否定結果に基づき定電圧供給回路の供給する制限電
圧の切断に先行してローパスフィルタの出力電圧を電圧
制御発振器に与えて切替時の出力クロック信号の乱れを
なくす。
づきローパスフィルタの出力電圧の切断に先行して定電
圧供給回路の供給する制御電圧を電圧制御発振器に与え
その否定結果に基づき定電圧供給回路の供給する制限電
圧の切断に先行してローパスフィルタの出力電圧を電圧
制御発振器に与えて切替時の出力クロック信号の乱れを
なくす。
以上のことにより入力クロック信号の断機も出力クロッ
ク信号の周波数の精度を維持できる。
ク信号の周波数の精度を維持できる。
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例位相同期発振回路のブロック構成図
である。第1図において、位相同期発振回路は、クロッ
ク入力端子1を介して入力するクロック信号が断になっ
たか否かを検出するクロック断検出回路17と、入力す
る制御電圧に対応する周波数の信号を出力する電圧制御
発振器15と、電圧制御発振器15の出力信号と上記入
力するクロック信号との位相差に対応する電圧を発生す
る位相比較手段として分周回路11.16および位相比
較器12と、位相比較器12の出力電圧の高周波成分を
除去するローパスフィルタ13と、電圧制御発振器15
の出力信号を出力するクロック出力端子2とを備える。
図は本発明一実施例位相同期発振回路のブロック構成図
である。第1図において、位相同期発振回路は、クロッ
ク入力端子1を介して入力するクロック信号が断になっ
たか否かを検出するクロック断検出回路17と、入力す
る制御電圧に対応する周波数の信号を出力する電圧制御
発振器15と、電圧制御発振器15の出力信号と上記入
力するクロック信号との位相差に対応する電圧を発生す
る位相比較手段として分周回路11.16および位相比
較器12と、位相比較器12の出力電圧の高周波成分を
除去するローパスフィルタ13と、電圧制御発振器15
の出力信号を出力するクロック出力端子2とを備える。
ここで本発明の特徴とするところは、電圧制御発振器1
5にその発振周波数が所定周波数となる制御電圧を供給
する定電圧供給回路20と、定電圧供給回路20の出力
に接続された規定値のインピーダンスと、クロック断検
出回路17の否定結果に基づきローパスフィルタ13の
出力電圧を電圧制御発振器15に与えその肯定結果に基
づき定電圧供給回路20の供給する制御電圧を上記規定
値のインピーダンスを介して電圧制御発振器15に与え
る切替手段としてスイッチ14.18とを備えたことに
ある。
5にその発振周波数が所定周波数となる制御電圧を供給
する定電圧供給回路20と、定電圧供給回路20の出力
に接続された規定値のインピーダンスと、クロック断検
出回路17の否定結果に基づきローパスフィルタ13の
出力電圧を電圧制御発振器15に与えその肯定結果に基
づき定電圧供給回路20の供給する制御電圧を上記規定
値のインピーダンスを介して電圧制御発振器15に与え
る切替手段としてスイッチ14.18とを備えたことに
ある。
また、上記規定値のインピーダンスは定電圧供給回路2
0の出力と電圧制御発振器15の入力との間の電位差に
よる過渡電流を制限する電圧制御発振器15の入力イン
ピーダンスに比べて十分に小さい値の抵抗19である。
0の出力と電圧制御発振器15の入力との間の電位差に
よる過渡電流を制限する電圧制御発振器15の入力イン
ピーダンスに比べて十分に小さい値の抵抗19である。
さらに、スイッチ14.18はクロック断検出回路17
の肯定結果に基づきローパスフィルタ13の出力電圧の
切断に先行して定電圧供給回路20の供給する制御電圧
を電圧制御発振器15に与えその否定結果に基づき定電
圧供給回路20の供給する制御電圧の切断に先行してロ
ーパスフィルタ13の出力電圧を電圧制御発振器15に
与える手段を含む。
の肯定結果に基づきローパスフィルタ13の出力電圧の
切断に先行して定電圧供給回路20の供給する制御電圧
を電圧制御発振器15に与えその否定結果に基づき定電
圧供給回路20の供給する制御電圧の切断に先行してロ
ーパスフィルタ13の出力電圧を電圧制御発振器15に
与える手段を含む。
このような構成の位相同期発振回路の動作について説明
する。第1図において、最初に、クロック入力端子1に
クロック信号が入力されている通常の場合について説明
する。クロック入力端子1に入力されたクロック信号は
、分周回路11によって分周され位相比較器12にリフ
ァレンスクロックとして入力される。一方、本回路の出
力が得られるクロック出力端子2の出力は、分周回路1
6へ入力され、その分周出力が位相比較器12へ入力さ
れる。位相比較器12は上記リファレンスクロックの位
相と分周回路16の出力信号の位相を比較し、分周回路
16の出力の位相を制御する信号を出力する。
する。第1図において、最初に、クロック入力端子1に
クロック信号が入力されている通常の場合について説明
する。クロック入力端子1に入力されたクロック信号は
、分周回路11によって分周され位相比較器12にリフ
ァレンスクロックとして入力される。一方、本回路の出
力が得られるクロック出力端子2の出力は、分周回路1
6へ入力され、その分周出力が位相比較器12へ入力さ
れる。位相比較器12は上記リファレンスクロックの位
相と分周回路16の出力信号の位相を比較し、分周回路
16の出力の位相を制御する信号を出力する。
ローパスフィルタ13は位相比較器12の出力信号を電
圧情報を示す直流信号に変換する働きを行う。
圧情報を示す直流信号に変換する働きを行う。
スイッチ14はクロック入力端子1にあらかじめ定めた
クロック信号が入力されている限り、タロツク断検出回
路17の制御信号によって閉じられている。このときス
イッチ18はタロツク断検出回路17の制御信号によっ
て開かれている。したがって、電圧制御発振器15の電
圧制御入力端子には、ローパスフィルタ13の出力がそ
のまま入力され、クロック出力端子2に電圧制御発振器
15の入力制御電圧に対応した発振周波数のクロック信
号が出力される。また、電圧制御発振器15の出力信号
は分周回路16を介して位相比較器12ヘフイードバツ
クされることによってクロック入力端子1に入力された
クロック信号とクロック出力端子2に出力されるクロッ
ク信号の間で位相を含めた同期動作が行われる。
クロック信号が入力されている限り、タロツク断検出回
路17の制御信号によって閉じられている。このときス
イッチ18はタロツク断検出回路17の制御信号によっ
て開かれている。したがって、電圧制御発振器15の電
圧制御入力端子には、ローパスフィルタ13の出力がそ
のまま入力され、クロック出力端子2に電圧制御発振器
15の入力制御電圧に対応した発振周波数のクロック信
号が出力される。また、電圧制御発振器15の出力信号
は分周回路16を介して位相比較器12ヘフイードバツ
クされることによってクロック入力端子1に入力された
クロック信号とクロック出力端子2に出力されるクロッ
ク信号の間で位相を含めた同期動作が行われる。
次に、入力クロック信号が断となった場合の動作につい
て説明する。クロック断検出回路17は、入力するクロ
ック信号の断を検出すると、最初にスイッチ18を閉じ
させ定電圧供給回路20と接続するが、このとき抵抗1
9にて定電圧供給回路20の出力と電圧制御発振器15
の入力端子との間に存在する電位差に起因する過渡電流
を制限する。ここで、電圧制御発振器150人カ入力ピ
ーダンスが抵抗19のインピーダンスに比べて十分大き
い関係にあるものとすると、次にクロック断検出回路1
7がスイッチ14を開くことによって電圧制御発振器1
50入力電圧が所定値に固定され電圧制御発振器15の
出力は急激に乱れることなく所定周波数でクロック信号
の出力を継続することができる。
て説明する。クロック断検出回路17は、入力するクロ
ック信号の断を検出すると、最初にスイッチ18を閉じ
させ定電圧供給回路20と接続するが、このとき抵抗1
9にて定電圧供給回路20の出力と電圧制御発振器15
の入力端子との間に存在する電位差に起因する過渡電流
を制限する。ここで、電圧制御発振器150人カ入力ピ
ーダンスが抵抗19のインピーダンスに比べて十分大き
い関係にあるものとすると、次にクロック断検出回路1
7がスイッチ14を開くことによって電圧制御発振器1
50入力電圧が所定値に固定され電圧制御発振器15の
出力は急激に乱れることなく所定周波数でクロック信号
の出力を継続することができる。
入力クロック信号が復旧した場合は、クロック断検出回
路17によって復旧を検出すると、入力クロック断の場
合とは逆の順序でスイッチ14を閉じてからスイッチ1
8を開くことによって本回路はクロック信号に対する位
相同期動作を開始する。
路17によって復旧を検出すると、入力クロック断の場
合とは逆の順序でスイッチ14を閉じてからスイッチ1
8を開くことによって本回路はクロック信号に対する位
相同期動作を開始する。
上述のように、本実施例は、入力クロック信号の断機も
出力クロック信号の周波数の精度を位相を含めて維持す
ることができる。
出力クロック信号の周波数の精度を位相を含めて維持す
ることができる。
また、本実施例をディジタル網のノード装置のクロック
部に採用することにより、上位局からの受信回線のクロ
ック信号断が発生した場合にノード装置内の処理が突然
異常となることはなくなり、余裕をもってこのクロック
信号断に対する障害処理を行うことができる。
部に採用することにより、上位局からの受信回線のクロ
ック信号断が発生した場合にノード装置内の処理が突然
異常となることはなくなり、余裕をもってこのクロック
信号断に対する障害処理を行うことができる。
さらに、本実施例を用いて電圧制御発振器にあらかじめ
所定の制御電圧を供給することによって安定した出力ク
ロック信号が得られるために、入力クロック信号がなく
とも本回路配下の装置の試験用などの目的のために精度
の高いクロック信号を供給できる。
所定の制御電圧を供給することによって安定した出力ク
ロック信号が得られるために、入力クロック信号がなく
とも本回路配下の装置の試験用などの目的のために精度
の高いクロック信号を供給できる。
以上説明したように、本発明は、入力クロック信号の断
機も出力クロック信号の周波数の精度を位相を含めて維
持することができる優れた効果がある。
機も出力クロック信号の周波数の精度を位相を含めて維
持することができる優れた効果がある。
第1図は本発明一実施例位相同期発振回路のブロック構
成図。 第2図は従来例の位相同期発振回路のブロック構成図。 1・・・クロック入力端子、2・・・クロック出力端子
、11.16・・・分周回路、12川位相比較器、13
・・・ローパスフィルタ、14.18・・・スイッチ、
15・・・電圧制御発振器、17・・・クロック断検出
回路、19・・・抵抗、2o・・・定電圧供給回路、2
1・・・水晶発振器、22・・・選択回路。
成図。 第2図は従来例の位相同期発振回路のブロック構成図。 1・・・クロック入力端子、2・・・クロック出力端子
、11.16・・・分周回路、12川位相比較器、13
・・・ローパスフィルタ、14.18・・・スイッチ、
15・・・電圧制御発振器、17・・・クロック断検出
回路、19・・・抵抗、2o・・・定電圧供給回路、2
1・・・水晶発振器、22・・・選択回路。
Claims (1)
- 【特許請求の範囲】 1、入力するクロック信号が断になったか否かを検出す
るクロック断検出回路と、入力する制御電圧に対応する
周波数の信号を出力する電圧制御発振器と、この電圧制
御発振器の出力信号と上記入力するクロック信号との位
相差に対応する電圧を発生する位相比較手段と、この位
相比較手段の出力電圧の高周波成分を除去するローパス
フィルタとを備えた 位相同期発振回路において、 上記電圧制御発振器にその発振周波数が所定周波数とな
る制御電圧を供給する定電圧供給回路と、この定電圧供
給回路の出力に接続された規定値のインピーダンスと、
上記クロック断検出回路の否定結果に基づき上記ローパ
スフィルタの出力電圧を上記電圧制御発振器に与えその
肯定結果に基づき上記定電圧供給回路の供給する制御電
圧を上記規定値のインピーダンスを介して上記電圧制御
発振器に与える切替手段とを備えた ことを特徴とする位相同期発振回路。 2、上記規定値のインピーダンスは上記定電圧供給回路
の出力と上記電圧制御発振器の入力との間の電位差によ
る過渡電流を制限する上記電圧制御発振器の入力インピ
ーダンスに比べて十分に小さい値の抵抗性のインピーダ
ンスである請求項1記載の位相同期発振回路。 3、上記切替手段は上記クロック断検出回路の肯定結果
に基づき上記ローパスフィルタの出力電圧の切断に先行
して上記定電圧供給回路の供給する制御電圧を上記電圧
制御発振器に与えその否定結果に基づき上記定電圧供給
回路の供給する制御電圧の切断に先行して上記ローパス
フィルタの出力電圧を上記電圧制御発振器に与える手段
を含む請求1記載の位相同期発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2110903A JPH047911A (ja) | 1990-04-25 | 1990-04-25 | 位相同期発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2110903A JPH047911A (ja) | 1990-04-25 | 1990-04-25 | 位相同期発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH047911A true JPH047911A (ja) | 1992-01-13 |
Family
ID=14547592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2110903A Pending JPH047911A (ja) | 1990-04-25 | 1990-04-25 | 位相同期発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH047911A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159013A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
-
1990
- 1990-04-25 JP JP2110903A patent/JPH047911A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159013A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
US7884657B2 (en) | 2007-12-25 | 2011-02-08 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0116559B1 (en) | Timing delay equalization circuit | |
US5483180A (en) | Data and clock recovery circuit | |
JPH047911A (ja) | 位相同期発振回路 | |
US20040046613A1 (en) | Redundant clock source | |
JPS6317250B2 (ja) | ||
US4588900A (en) | Inverter control system | |
US6147562A (en) | Apparatus for synchronizing master and slave processors | |
JPS60248022A (ja) | 周波数シンセサイザ | |
JPH01141419A (ja) | Pll回路 | |
JPH03102933A (ja) | 同期クロック選択回路 | |
JPH0327620A (ja) | 基準信号の切替装置 | |
JP2735092B2 (ja) | フェーズロックドループ回路 | |
JPS59202736A (ja) | 位相同期回路 | |
JPH0435133A (ja) | クロック切替回路 | |
JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
JPH03195114A (ja) | クロック供給回路 | |
JPH02174421A (ja) | Pll回路 | |
JPH0483426A (ja) | 二重化マスタクロックのpll回路 | |
JPH0661850A (ja) | 位相同期回路 | |
JP2001186018A (ja) | 入力クロック切替回路 | |
JPH0537369A (ja) | 位相同期発振回路の耐入力クロツク断回路方式 | |
JPS6276323A (ja) | デジタル位相同期回路 | |
JPH1070460A (ja) | 位相同期回路 | |
JP2001345789A (ja) | 網同期装置用周波数監視回路 |