JPH03195114A

JPH03195114A - クロック供給回路

Info

Publication number: JPH03195114A
Application number: JP1333909A
Authority: JP
Inventors: Yoshihiko Jokura; 義彦城倉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-12-22
Filing date: 1989-12-22
Publication date: 1991-08-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えば通信網に接続されるＴＤＭ（時分割
多重袋り等に用いられ、クロックソースとなる複数系列
の信号のうち一つを選択して装置内クロックを得るとと
もに、選択されている系列の信号断を検出したときには
他の系列の信号を選択するようにしたクロック供給回路
に係わり、特に装置内クロックの変動防止に関するもの
である。

［従来の技術］第３図は、例えば特開平１−１４９５１５号公報に示さ
れているような従来のクロック供給回路を示すブロック
図であり、図において、（１）はクロックソースとして
外部より入力される入力信号Ａ、（３）は同じくクロッ
クソースとして外部別系より入力される入力信号Ｂ、（
５ａ）。

（５ｂ）は入力信号Ａ（１）又はＢ（３）より後述のＰ
　Ｌ　Ｌ部（２１）の基準信号となる８　Ｋ　Ｈｚ信号
を生成する位相制御部、（７）は入力信号Ａ（１）より
位相制御部（５ａ）で生成された８Ｋ）Ｉｚｚ信号、（
９）は入力信号Ｂ（３）より位相制御部（５ｂ）で生成
された８　Ｋ　Ｈｚ信号Ｂ。

（１７）は上記８ＫＨｚ信号Ａ　（７）　、　Ｂ　（９
）からＰＬＬ部（２１）へ出力する基準信号を選択する
セレクタ部（選択手段）、（１９）はセレクタ部（１７
）により選択されたＰＬＬ基準信号で、次段のＰＬＬ部
（２１）に入力されるとともに前記位相制御部（５ａ）
、（５ｂ）にダイレクトロードされている。（２１）は
Ｐ　Ｌ　Ｌ基準信号（１９）に同期して動作するＰ　Ｌ
　Ｌ　（ＰｈａｓｅＬｏｃｋｅｄ　Ｌｏｏｐ）部、（２
３）はＰ　Ｌ　Ｌ部（２１）により生成された装置内ク
ロック信号、（２５）は外部よりセレクタ部（１７）を
コントロールする場合の外部切替信号、（２７）は外部
切替信号（２５）や入力信号Ａ　（１）　、　Ｂ　（３
）の状態によりセレクタ部（１７）を制御する切替制御
部、（２９）は切替制御部（２７）から出力されてセレ
クタ部（１７）を制御するセレクタ制御信号である。

次に動作について説明する。

網同期した２つの系Ａ、Ｂより入力信号Ａ（１）、Ｂ　
（３）がそれぞれ位相制御部（５ａ　）。

（５ｂ）に入力される。位相制御部（５ａ）。

（５ｂ）では、それぞれ人力信号Ａ　（１）　、　Ｂ（
３）よりＰＬＬ部（２１）の動作の基準となる８　Ｋ　
Ｈｚ信号Ａ　（７）　、　Ｂ　（９）を生成する。

今、クロックソースとして入力信号Ａ（１）が選ばれて
いるとすると、セレクタ部（１７）は位相制御部（５ａ
）からの８　Ｋ　Ｈｚ信号Ａ（７）をＰＬＬ基準信号（
１９）として出力する。また、位相制御部（５ａ）、（
５ｂ）はこのＰＬＬ基準信号（１９）によりダイレクト
ロードがかけれるため、８　Ｋ　Ｈｚ信号Ａ（７）と８
ＫＨｚ信号Ｂ（９）はほぼ位相同期している。ＰＬＬ部
（２１）はＰＬＬ基準信号（１９）により同期動作し、
装置内クロック信号（２３）を生成する。

この状態で外部切替信号（２５）を変化させると、入力
信号Ａ（１）と入力信号Ｂ（３）が正常ならば切替制御
部（２７）はセレクタ制御信号（２９）を変化させる。

８ＫＨｚ信号Ａ（７）と８　Ｋ　）（ｚ信号Ｂ（９）は
ほぼ同期しているため、セレクタ部（１７）が切替わっ
てもＰＬＬ基準信号（１９）はほとんど変化しない。こ
のため装置内クロック信号（２３）にも影響はない。

［発明が解決しようとする課題］従来のクロック供給回路は以上のように構成されている
ので、クロックソースとして選択されている系の入力信
号が断すると、第４図に示すように、その断を切替制御
部（２７）が検出して別系のクロックに切替えるまでの
時間中、ＰＬＬ基準信号（１９）が止まってしまい、い
わゆる「歯ぬけ」状態となる場合がある。このためＰＬ
Ｌ部（２１）が変動し、装置内クロック信号（２３）が
変動してしまうという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、クロックソースとなっている系に信号断が発
生しても装置内クロックが変動しないクロック供給回路
を得ることを目的とする。

［課題を解決するための手段］この発明に係るクロック供給回路は、クロックソースと
なる複数系列の信号のうち一つを選択手段で選択して装
置内クロックを得るとともに、選択されている系列の信
号断を検出したときには他の系列の信号を選択するよう
にしたクロック供給回路において、上記選択手段より前
段で信号断検出位置よりも後段に、各系列の信号を信号
断検出時間より長く遅延させる遅延手段を備えたもので
ある。

［作用］この発明においては、遅延手段で各系列の信号を信号断
検出時間より長く遅延させてから選択手段に入力するこ
とにより、選択されている系列の信号断により別系の信
号に切替わっても、選択手段からの信号が「歯ぬけ」状
態とならず、「歯ぬけ」による装置内クロックの変動を
防げる。

［実施例］以下、この発明の一実施例を図について説明する。

第１図は実施例の構成を示すブロック図であり、前記第
３図に示した従来例と同−又は相当部分には同一符号を
用いて、その説明は省略する。

図において、（ｌｌａ）、（ｌｌｂ）はそれぞれ位相制
御部（５ａ）、（５ｂ）からの８ＫＨｚ信号Ａ　（７）
　、　Ｂ　（９）を切替制御部（２７）により決まる人
力信号断検出時間より長く遅延させる遅延部（遅延手段
）であり、これは周知の回路により実現されるものであ
る。（１３）は位相制御部（５ａ）からの８ＫＨｚ信号
Ａ（７）が遅延部（１１ａ）で遅延された遅延８ＫＨｚ
信号Ａ、（１５）は位相制御部（５ｂ）からの８ＫＨｚ
信号Ｂ（９）が遅延部（１１，ｂ）で遅延された遅延８
　Ｋ　Ｈｚ信号Ｂであり、これら遅延８ＫＨｚ信号Ａ　
（１３）、Ｂ　（１５）がセレクタ部（１７）に入力さ
れている。また１本実施例では、位相制御部（５ａ）、
（５ｂ）からの８ＫＨｚ信号Ａ　（７）　、　Ｂ　（９
）が切替制御部（２７）に入力され、入力信号Ａ　（１
）　、　Ｂ　（３）の状態を検出するようになっている
。すなわち、遅延部（ｌｌａ）、（ｌｌｂ）はセレクタ
部（１７）より前段で上記信号断検出位置よりも後段に
設けられている。

次に動作について説明する。

網同期した２つの系Ａ、Ｂより入力信号Ａ（１）、Ｂ　
（３）がそれぞれ位相制御部（５ａ）。

（５ｂ）に入力される６位相制御部（５ａ）。

（５ｂ）では、それぞれ入力信号Ａ　（１）　、　Ｂ（
３）よりＰＬＬ部（２１）の動作の基準となる８　Ｋ　
Ｈｚ信号Ａ　（７）　、　Ｂ　（９）を生成する。生成
された８　Ｋ　Ｈｚ信号Ａ　（７）　、　Ｂ　（９）は
それぞれ遅延部（ｌｌａ）、（ｆｌｂ）に入力され、切
替制御部（２７）が入力信号断を検出してセレクタ制御
信号（２９）を変化させるのに要する時間より長い遅延
をかけられ、遅延８　Ｋ　Ｈｚ信号Ａ（１３）、Ｂ　（
１５）となる、今、Ａ系がクロックソースとして選ばれ
ている場合、セレクタ部（１７）はＰＬＬ基準信号（１
９）として遅延８　Ｋ　Ｈｚ信号Ａ（１３）を出力する
。ＰＬＬ部（２１）はこのＰＬＬ基準信号（１９）によ
り同期動作し、装置内クロック信号（２３）を出力する
。ここで、８　Ｋ　Ｈｚ信号Ｂ（９）はＰＬＬ基準信号
（１９）によりダイレクトロードがかけられているため
、８ＫＨｚ信号Ａ（７）とほぼ同期している。２つの遅
延部（ｌｌａ）、（１，１ｂ）は同じ遅延量に設定され
ており、これにより遅延８ＫＨｚ信号Ａ　（１３）、Ｂ
　（１５）は同様にほぼ同期していることになる。

ここで、入力信号Ａ　（１）　、　Ｂ　（３）の両方が
正常な状態で外部切替信号（２５）が変化すると、切替
制御部（２７）はセレクタ制御信号（２９）を変化させ
る。前述したように、遅延８ＫＨｚ信号Ａ（１３）とＢ
（１５）はほぼ同期しているため、セレクタ部（１７）
が切替わってもＰＬＬ基準信号（１９）はほとんど変化
しない。

このため、装置内クロック信号（２３）にも変動はない
。

次に、Ａ系をクロックソースとして選択中に入力信号Ａ
（１）が断した場合を考える。第２図にこの場合のタイ
ミング図を示す６人力信号Ａ（１）が断すると８ＫＨｚ
信号Ａ（７）も断状態となり、切替制御部（２７）は８
　Ｋ　Ｈｚ信号Ａ（７）の断状態を検出することにより
入力信号Ａ（１）の断を検出する。

第２図に示すように、切替制御部（２７）が８ＫＨｚ信
号Ａ（７）の断を検出してセレクタ制御信号（２９）を
変化させるのに一定時間Ｔｄｅｔ（５３）を必要とする
。しかし、８ＫＨｚ信号Ａ（７）は遅延部（ｌｌａ）に
より”Ｉ’ｄａｔ　　（５３）よりも長い時間Ｔｄｉｌ
　　（５１）遅延された遅延８ＫＨｚ信号Ａ（１３）と
なっているため、セレクタ制御信号（２９）が変化する
時には未だ遅延８Ｋ　Ｈ７，信号Ａ（１３）はクロック
断状態となっていない。このため、クロックソース切替
動作を行なってもＰ　Ｔ、　Ｌ基準信号（１９）はほと
んど変化せず、従って装置内クロック信号（２３）の変
動も発生しない。

以上のように、上記実施例では、選択されていない系の
クロック信号の位相を選択されているクロック信号の位
相に合わせる位相制御部（５ａ）、（５ｂ）と、外部よ
り人力されたクロック信号を信号断検出時間より長く遅
延させる遅延部（ｌｌａ）、（ｌｌｂ）とを備え、クロ
ックソース切替時にＰＬＬ基準信号（１９）が「歯ぬけ
」状態とならないようにしたものであり、遅延部（ｌｌ
ａ）、（ｌｌｂ）で外部からの入力信号より生成したク
ロック信号を上記人力信号の断検出時間より長く遅延さ
せてからセレクタ部（１７）に入力することにより、現
在ＰＬＬ部（２１）への基準信号として選択されている
元の入力信号断により、別系の入力信号より生成したク
ロック信号にＰＬＬ部（２１）への基準信号を切替えて
もＩ）　Ｌ　Ｌ基準信号（１９）が［歯ぬけ」状態とな
らず、これによりＰＬＬ部（２１）から構成される装置
内クロック信号（２３）にも変動が生じないので、大規
模な回路を必要とせず、装置が安価にでき、異常時にも
供給クロックの信頼性の高いクロック供給回路を得るこ
とができる。

なお、上記実施例では、））　Ｌ　Ｌ部（２１）の動作
を８　Ｋ　Ｈｚのフレーム形式の信号で行なったが、周
波数及びクロック形式はどのようなものでもよい。

また、信号断を検出する位置は、遅延部（１１ａ）、（
ｌｌｂ）よりも前段であれば構成に応じどこで検出して
もよく、また、遅延部（ｌｌａ）。

（ｌｌｂ）を設ける位置は、セレクタ部（１７）よりも
前段で上記信号断検出位置よりも後段であれば構成に応
じどこに設けてもよい。

また、上記実施例では、Ａ、Ｈの２系で説明したが、２
つ以上の全ての系で実現可能である。

また、位相制御部（５ａ）、（５ｂ）やＰＬＬ部（２１
）を使用せず、外部からの入力信号又は各部の出力をセ
レクタ部（１７）を介してそのまま装置内クロックとし
て用いても１本願の所期の目的は達成される。

［発明の効果］以上のように、この発明によれば１選択手段より前段で
信号断検出位置よりも後段に、各系列の信号を信号断検
出時間より長く遅延させる遅延手段を備えたので、クロ
ックソースとなっている系に信号断が発生しても装置内
クロックが変動しないクロック供給回路を得ることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクロック供給回路を
示すブロック図、第２図は上記実施例の動作を示すタイ
ミング図、第３図は従来のクロック供給回路を示すブロ
ック図、第４図は従来例の動作を示すタイミング図であ
る。（１）は人力信号Ａ、（３）は人力信号Ｂ、（５ａ）、
（５ｂ）は位相制御部、（７）は８ＫＨｚ信号Ａ、（９
）は８　Ｋ　Ｉ−Ｉ　ｚ信号Ｂ、（ｌｌａ）、（ｌｌｂ
）は遅延部（遅延手段）。（１３）は遅延８ＫＨｚ信号Ａ、（１５）は遅延８　Ｋ
　Ｈｚ信号Ｂ、（１７）はセレクタ部（選択手段）、（
１９）はＰＬＬ基準信号、（２１）はＰＬＬ部、（２３
）は装置内クロック信号、（２５）は外部切替信号、（
２７）は切替制御部、（２９）はセレクタ制御信号。なお１図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】クロックソースとなる複数系列の信号のうち一つを選択
手段で選択して装置内クロックを得るとともに、選択さ
れている系列の信号断を検出したときには他の系列の信
号を選択するようにしたクロック供給回路において、上記選択手段より前段で信号断検出位置よりも後段に、
各系列の信号を信号断検出時間より長く遅延させる遅延
手段を備えたことを特徴とするクロック供給回路。