JPH0475613B2 - - Google Patents
Info
- Publication number
- JPH0475613B2 JPH0475613B2 JP59145788A JP14578884A JPH0475613B2 JP H0475613 B2 JPH0475613 B2 JP H0475613B2 JP 59145788 A JP59145788 A JP 59145788A JP 14578884 A JP14578884 A JP 14578884A JP H0475613 B2 JPH0475613 B2 JP H0475613B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- terminal
- circuit
- latching relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ラツチングリレーの設定回路に関す
る。
る。
従来の技術
従来から集積化された回路を含むラツチングリ
レーでは、停電時の対策として停電が発生し、そ
の後、電源が復帰したときにリレースイツチをセ
ツトするオートセツト回路またはリセツトするオ
ートリセツト回路が集積回路内に設けられている
が、停電発生時に瞬時にリレースイツチをリセツ
トする機能を有しない。したがつて、停電時には
ラツチングリレーのリレースイツチのスイツチン
グ状態は停電前のままであつて、リセツトするこ
とができない。
レーでは、停電時の対策として停電が発生し、そ
の後、電源が復帰したときにリレースイツチをセ
ツトするオートセツト回路またはリセツトするオ
ートリセツト回路が集積回路内に設けられている
が、停電発生時に瞬時にリレースイツチをリセツ
トする機能を有しない。したがつて、停電時には
ラツチングリレーのリレースイツチのスイツチン
グ状態は停電前のままであつて、リセツトするこ
とができない。
目 的
本発明の目的は、上述の技術的課題を解決し、
停電発生時にラツチングリレーを予め定める安定
状態に設定させるラツチングリレーの設定回路を
提供することである。
停電発生時にラツチングリレーを予め定める安定
状態に設定させるラツチングリレーの設定回路を
提供することである。
問題点を解決するための手段
本発明は、直流電源Ｅと、
直流電源Ｅの一方の出力端に直列に接続される
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される、そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、その一方の
安定状態を保ち、他方の入力端子Ｓが直流電源Ｅ
の前記他方の出力端の電位となつたとき、他方の
安定状態となり、その後、その他方の安定状態を
保つ、そのような集積回路化されたラツチングリ
レー回路RYとを含み、 ラツチングリレー回路RYの前記一方または他
方の入力端子Ｒ，Ｓは、第３抵抗Ｒ３とトランジ
スタＱ１との接続点に接続されることを特徴とす
るラツチングリレーの設定回路である。
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される、そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、その一方の
安定状態を保ち、他方の入力端子Ｓが直流電源Ｅ
の前記他方の出力端の電位となつたとき、他方の
安定状態となり、その後、その他方の安定状態を
保つ、そのような集積回路化されたラツチングリ
レー回路RYとを含み、 ラツチングリレー回路RYの前記一方または他
方の入力端子Ｒ，Ｓは、第３抵抗Ｒ３とトランジ
スタＱ１との接続点に接続されることを特徴とす
るラツチングリレーの設定回路である。
実施例
第１図は、本発明の一実施例の電気回路図であ
る。直流電源Ｅの正極は、スイツチSWを介して
ダイオードＤ１のアノードに接続され、また抵抗
Ｒ１を介してトランジスタＱ１のベースに接続さ
れる。直流電源Ｅの負極は、抵抗Ｒ２を介してト
ランジスタＱ１のベースに接続され、トランジス
タＱ１のコレクタおよびラツチングリレー回路
RYの接地端子GNDに接続される。ダイオードＤ
１のカソードは、抵抗Ｒ３を介してラツチングリ
レー回路RYの一方の安定状態に設定するリセツ
ト信号を受信するリセツト端子Ｒに接続され、ま
た抵抗Ｒ３を介してトランジスタＱ１のエミツタ
に接続される。またダイオードＤ１のカソード
は、ラツチングリレー回路RYの電源端子Vccに
接続される。ラツチングリレー回路RYの電源端
子Vccと接地端子GNDとの間には、コンデンサ
Ｃ１が接続される。以上のように構成される回路
において、スイツチSWは停電状態を説明するた
めのものであり、そのスイツチング状態がオンの
とき通常の電力付勢が行われることを示し、スイ
ツチング状態がオフのとき停電が発生しているこ
とを示す。
る。直流電源Ｅの正極は、スイツチSWを介して
ダイオードＤ１のアノードに接続され、また抵抗
Ｒ１を介してトランジスタＱ１のベースに接続さ
れる。直流電源Ｅの負極は、抵抗Ｒ２を介してト
ランジスタＱ１のベースに接続され、トランジス
タＱ１のコレクタおよびラツチングリレー回路
RYの接地端子GNDに接続される。ダイオードＤ
１のカソードは、抵抗Ｒ３を介してラツチングリ
レー回路RYの一方の安定状態に設定するリセツ
ト信号を受信するリセツト端子Ｒに接続され、ま
た抵抗Ｒ３を介してトランジスタＱ１のエミツタ
に接続される。またダイオードＤ１のカソード
は、ラツチングリレー回路RYの電源端子Vccに
接続される。ラツチングリレー回路RYの電源端
子Vccと接地端子GNDとの間には、コンデンサ
Ｃ１が接続される。以上のように構成される回路
において、スイツチSWは停電状態を説明するた
めのものであり、そのスイツチング状態がオンの
とき通常の電力付勢が行われることを示し、スイ
ツチング状態がオフのとき停電が発生しているこ
とを示す。
まず、ラツチングリレー回路RYの各入力端子
の説明をしておく。セツト端子Ｓには、ラツチン
グリレー回路RYのリレースイツチを他方の安定
状態にセツトするセツト信号が与えられ、この場
合セツト端子Ｓを接地に落とすと、リレースイツ
チはセツトされ、その後セツト信号を切つてもそ
のままセツト保持する。リセツト端子Ｒには、リ
レースイツチをリセツトするリセツト信号が与え
られ、この場合リセツト端子Ｒを接地に落とす
と、リレースイツチはリセツトされ、その後リセ
ツト信号を切つてもそのままリセツト保持する。
モノステーブル端子Ｍを接地に落としたときと、
接地から離してもモノステーブル端子Ｍに与えら
れる信号がハイレベルになつたときの両方の場合
でリレースイツチはセツトおよびリセツト動作す
る。オートセツト／リセツト端子を接地に接続し
ておき、ラツチングリレー回路RYに電源が投入
されるとその瞬間リレースイツチがセツトされ
る。これをオートセツト機能という。またオート
セツト／リセツト端子をオープン状態にしてお
き、ラツチングリレー回路RYに電源が投入され
るとその瞬間リレースイツチがリセツトされる。
これをオートリセツト機能という。このようにラ
ツチングリレー回路RYの各入力端子に前述した
各信号が与えられると、その信号に応じてリレー
スイツチがスイツチング動作を行う。
の説明をしておく。セツト端子Ｓには、ラツチン
グリレー回路RYのリレースイツチを他方の安定
状態にセツトするセツト信号が与えられ、この場
合セツト端子Ｓを接地に落とすと、リレースイツ
チはセツトされ、その後セツト信号を切つてもそ
のままセツト保持する。リセツト端子Ｒには、リ
レースイツチをリセツトするリセツト信号が与え
られ、この場合リセツト端子Ｒを接地に落とす
と、リレースイツチはリセツトされ、その後リセ
ツト信号を切つてもそのままリセツト保持する。
モノステーブル端子Ｍを接地に落としたときと、
接地から離してもモノステーブル端子Ｍに与えら
れる信号がハイレベルになつたときの両方の場合
でリレースイツチはセツトおよびリセツト動作す
る。オートセツト／リセツト端子を接地に接続し
ておき、ラツチングリレー回路RYに電源が投入
されるとその瞬間リレースイツチがセツトされ
る。これをオートセツト機能という。またオート
セツト／リセツト端子をオープン状態にしてお
き、ラツチングリレー回路RYに電源が投入され
るとその瞬間リレースイツチがリセツトされる。
これをオートリセツト機能という。このようにラ
ツチングリレー回路RYの各入力端子に前述した
各信号が与えられると、その信号に応じてリレー
スイツチがスイツチング動作を行う。
スイツチSWは、直流電源Ｅの一方の出力端
（この実施例では正極）に直列に接続される。ダ
イオードＤ１は、スイツチSWに直列に、かつ順
方向に、しかもスイツチSWに関して直流電源Ｅ
とは反対側（第１図の右方）で接続される。２つ
の抵抗Ｒ１，Ｒ２によつて直列回路が構成され、
この直列回路の一方端は、スイツチSWとダイオ
ードＤ１との接続点に接続され、直列回路の他方
端は、直流電源Ｅの他方の出力端（この実施例で
は負極）に接続される。抵抗Ｒ３の一方端は、ダ
イオードＤ１のスイツチSWとは反対側の端子に
接続される。トランジスタＱ１は、抵抗Ｒ３の他
方端と、直流電源Ｅの前記他方の出力端との間に
接続されており、そのベースは、抵抗Ｒ１，Ｒ２
の接続点に接続される。コンデンサＣ１は、ダイ
オードＤ１のスイツチSWとは反対側の前記端子
と、直流電源Ｅの前記他方の出力端との間に接続
される。
（この実施例では正極）に直列に接続される。ダ
イオードＤ１は、スイツチSWに直列に、かつ順
方向に、しかもスイツチSWに関して直流電源Ｅ
とは反対側（第１図の右方）で接続される。２つ
の抵抗Ｒ１，Ｒ２によつて直列回路が構成され、
この直列回路の一方端は、スイツチSWとダイオ
ードＤ１との接続点に接続され、直列回路の他方
端は、直流電源Ｅの他方の出力端（この実施例で
は負極）に接続される。抵抗Ｒ３の一方端は、ダ
イオードＤ１のスイツチSWとは反対側の端子に
接続される。トランジスタＱ１は、抵抗Ｒ３の他
方端と、直流電源Ｅの前記他方の出力端との間に
接続されており、そのベースは、抵抗Ｒ１，Ｒ２
の接続点に接続される。コンデンサＣ１は、ダイ
オードＤ１のスイツチSWとは反対側の前記端子
と、直流電源Ｅの前記他方の出力端との間に接続
される。
ラツチングリレー回路RYは、コンデンサＣ１
の両端子にそれぞれ接続される２つの電源供給端
子である前述の各端子Vcc，GNDを有し、これ
らの２つの電源供給端子Vcc，GNDに与えられ
る電力によつて動作する。このラツチングリレー
回路RYは、リレースイツチを有し、さらにこの
リレースイツチの２つの各安定状態にそれぞれ対
応する入力端子Ｒ，Ｓを有する。一方の入力端子
Ｒは直流電源Ｅの前記他方の出力端の電位となつ
たとき、一方の安定状態となり、その後、その一
方の安定状態を保つ。他方の入力端子Ｓが直流電
源Ｅの前記他方の出力端の電位となつたとき、他
方の安定状態となり、その後、その他方の安定状
態を保つ。このラツチングリレー回路RYは、集
積回路化される。
の両端子にそれぞれ接続される２つの電源供給端
子である前述の各端子Vcc，GNDを有し、これ
らの２つの電源供給端子Vcc，GNDに与えられ
る電力によつて動作する。このラツチングリレー
回路RYは、リレースイツチを有し、さらにこの
リレースイツチの２つの各安定状態にそれぞれ対
応する入力端子Ｒ，Ｓを有する。一方の入力端子
Ｒは直流電源Ｅの前記他方の出力端の電位となつ
たとき、一方の安定状態となり、その後、その一
方の安定状態を保つ。他方の入力端子Ｓが直流電
源Ｅの前記他方の出力端の電位となつたとき、他
方の安定状態となり、その後、その他方の安定状
態を保つ。このラツチングリレー回路RYは、集
積回路化される。
以下、第１図に示す回路の動作を説明する。ス
イツチSWがオンされている状態、つまり停電が
発生していない状態では、PNP型のトランジス
タＱ１のベースは抵抗Ｒ１と抵抗Ｒ２とによりバ
イアスされ、またそのエミツタは抵抗Ｒ３により
バイアスされて、トランジスタＱ１がオフするよ
うに抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値がそれぞれ設
定される。したがつてラツチングリレー回路RY
のセツト端子Ｓ、モノステーブル端子Ｍはもちろ
んリセツト端子Ｒを接地に落とすことによりロー
レベルの信号を与えてやれば、前述したラツチン
グリレーの動作をさせることができる。
イツチSWがオンされている状態、つまり停電が
発生していない状態では、PNP型のトランジス
タＱ１のベースは抵抗Ｒ１と抵抗Ｒ２とによりバ
イアスされ、またそのエミツタは抵抗Ｒ３により
バイアスされて、トランジスタＱ１がオフするよ
うに抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値がそれぞれ設
定される。したがつてラツチングリレー回路RY
のセツト端子Ｓ、モノステーブル端子Ｍはもちろ
んリセツト端子Ｒを接地に落とすことによりロー
レベルの信号を与えてやれば、前述したラツチン
グリレーの動作をさせることができる。
次にスイツチSWがオフされた状態、つまり停
電が発生した状態における動作を説明する。スイ
ツチSWがオフされると、直流電源Ｅからの電流
が遮断され、それによりコンデンサＣ１の電荷が
放電される。このコンデンサＣ１からの放電電流
は、ダイオードＤ１により抵抗Ｒ１の方へは流れ
ず、抵抗Ｒ３を介してトランジスタＱ１のエミツ
タに流れる。これによりトランジスタＱ１のベー
ス電流が抵抗Ｒ３、トランジスタＱ１、および抵
抗Ｒ２を介してラインｌ１に流れ、トランジスタ
Ｑ１がオンする。これによりトランジスタＱ１の
エミツタ電位がローレベルとなり、ラツチングリ
レー回路RYのリセツト端子Ｒにローレベルのリ
セツト信号を与えることとなり、ラツチングリレ
ー回路RYのリレースイツチは、リセツトされ、
リセツト信号遮断後もリセツト状態を保持する。
このように停電が発生した瞬間、コンデンサＣ１
の放電電流によりトランジスタＱ１をオンさせて
ラツチングリレー回路RYのリレースイツチをリ
セツトさせている。
電が発生した状態における動作を説明する。スイ
ツチSWがオフされると、直流電源Ｅからの電流
が遮断され、それによりコンデンサＣ１の電荷が
放電される。このコンデンサＣ１からの放電電流
は、ダイオードＤ１により抵抗Ｒ１の方へは流れ
ず、抵抗Ｒ３を介してトランジスタＱ１のエミツ
タに流れる。これによりトランジスタＱ１のベー
ス電流が抵抗Ｒ３、トランジスタＱ１、および抵
抗Ｒ２を介してラインｌ１に流れ、トランジスタ
Ｑ１がオンする。これによりトランジスタＱ１の
エミツタ電位がローレベルとなり、ラツチングリ
レー回路RYのリセツト端子Ｒにローレベルのリ
セツト信号を与えることとなり、ラツチングリレ
ー回路RYのリレースイツチは、リセツトされ、
リセツト信号遮断後もリセツト状態を保持する。
このように停電が発生した瞬間、コンデンサＣ１
の放電電流によりトランジスタＱ１をオンさせて
ラツチングリレー回路RYのリレースイツチをリ
セツトさせている。
なおラツチングリレー回路RYの集積回路内部
には、第２図に示すようなカレントソース回路が
含まれ、入力端子Ａがオープン状態では抵抗Ｒを
流れる電流ｉ１はダイオードｄ４およびｄ５を介
してトランジスタＴに流れ、トランジスタＴはオ
ンになる。また入力端子Ａが接地されているとき
は抵抗Ｒを流れる電流ｉ２はダイオードｄ３を介
して接地に流れ、トランジスタＴはオフになる。
したがつて入力端子Ａがオープン状態のときトラ
ンジスタＴのコレクタからの出力Ｂはローレベル
となり、入力端子Ａが接地状態のときトランジス
タＴのコレクタからの出力Ｂはハイレベルとな
り、このような出力Ｂはハイレベルとなり、この
ような出力Ｂはラツチングリレー回路RYの入力
信号となる。
には、第２図に示すようなカレントソース回路が
含まれ、入力端子Ａがオープン状態では抵抗Ｒを
流れる電流ｉ１はダイオードｄ４およびｄ５を介
してトランジスタＴに流れ、トランジスタＴはオ
ンになる。また入力端子Ａが接地されているとき
は抵抗Ｒを流れる電流ｉ２はダイオードｄ３を介
して接地に流れ、トランジスタＴはオフになる。
したがつて入力端子Ａがオープン状態のときトラ
ンジスタＴのコレクタからの出力Ｂはローレベル
となり、入力端子Ａが接地状態のときトランジス
タＴのコレクタからの出力Ｂはハイレベルとな
り、このような出力Ｂはハイレベルとなり、この
ような出力Ｂはラツチングリレー回路RYの入力
信号となる。
出力Ａは、前述のリセツトのための入力端子Ｒ
に対応しており、出力Ｂは、リレースイツチのリ
レーコイルＬに接続されるとともに、抵抗Ｒ４を
介して電源供給のための端子Vccに接続される。
ラツチングリレーは、リセツトのためのリレーコ
イルＬと、セツトのためのもう１つのコイルを有
しているものであり、いわゆる２巻線形であり、
もう１つのセツトのための入力端子Ｓとセツトの
ためのリレーコイルとに関してもまた同様な構成
となつている。他の実施例として、ラツチングリ
レーは１巻線形であつて、そのリレーコイルに流
れる電流の向きに応じてリレースイツチのスイツ
チング状態が変化する構成であつてもよく、その
ときにはラツチングリレー回路RYの構成は第２
図の構成とは異なる構成に変更され、このような
構成は、当業者に容易である。
に対応しており、出力Ｂは、リレースイツチのリ
レーコイルＬに接続されるとともに、抵抗Ｒ４を
介して電源供給のための端子Vccに接続される。
ラツチングリレーは、リセツトのためのリレーコ
イルＬと、セツトのためのもう１つのコイルを有
しているものであり、いわゆる２巻線形であり、
もう１つのセツトのための入力端子Ｓとセツトの
ためのリレーコイルとに関してもまた同様な構成
となつている。他の実施例として、ラツチングリ
レーは１巻線形であつて、そのリレーコイルに流
れる電流の向きに応じてリレースイツチのスイツ
チング状態が変化する構成であつてもよく、その
ときにはラツチングリレー回路RYの構成は第２
図の構成とは異なる構成に変更され、このような
構成は、当業者に容易である。
第３図は、本発明の他の実施例の電気回路図で
ある。第３図において、第１図に示す構成要素に
対応するものには同一の参照符を付す。この回路
は、停電時にラツチングリレー回路RYをセツト
させるものである。
ある。第３図において、第１図に示す構成要素に
対応するものには同一の参照符を付す。この回路
は、停電時にラツチングリレー回路RYをセツト
させるものである。
第３図において、直流電源Ｅの正極は、スイツ
チSWを介してダイオードＤ１のアノードに接続
され、また抵抗Ｒ１を介してトランジスタＱ１の
ベースに接続される。直流電源Ｅの負極は、抵抗
Ｒ２を介してトランジスタＱ１のベースに接続さ
れ、トランジスタＱ１のコレクタおよびラツチン
グリレー回路RYの接地端子GNDに接続される。
ダイオードＤ１のカソードは、抵抗Ｒ３を介して
ラツチングリレー回路RYのセツト端子Ｓに接続
され、また抵抗Ｒ３を介してトランジスタＱ１の
エミツタに接続される。またダイオードＤ１のカ
ソードは、ラツチングリレー回路RYの電源端子
Vccに接続される。ラツチングリレー回路RYの
電源端子Vccと接地端子GNDとの間には、コン
デンサＣ１が接続される。以上のように構成され
る回路において、スイツチSWは停電状態を説明
するためのものであり、そのスイツチング状態が
オンのとき通常の電力付勢が行われることを示
し、スイツチング状態がオフのとき停電が発生し
ていることを示す。
チSWを介してダイオードＤ１のアノードに接続
され、また抵抗Ｒ１を介してトランジスタＱ１の
ベースに接続される。直流電源Ｅの負極は、抵抗
Ｒ２を介してトランジスタＱ１のベースに接続さ
れ、トランジスタＱ１のコレクタおよびラツチン
グリレー回路RYの接地端子GNDに接続される。
ダイオードＤ１のカソードは、抵抗Ｒ３を介して
ラツチングリレー回路RYのセツト端子Ｓに接続
され、また抵抗Ｒ３を介してトランジスタＱ１の
エミツタに接続される。またダイオードＤ１のカ
ソードは、ラツチングリレー回路RYの電源端子
Vccに接続される。ラツチングリレー回路RYの
電源端子Vccと接地端子GNDとの間には、コン
デンサＣ１が接続される。以上のように構成され
る回路において、スイツチSWは停電状態を説明
するためのものであり、そのスイツチング状態が
オンのとき通常の電力付勢が行われることを示
し、スイツチング状態がオフのとき停電が発生し
ていることを示す。
以下、第３図に示す回路の動作を説明する。ス
イツチSWがオンされている状態、つまり、停電
が発生していない状態では、PNP型のトランジ
スタＱ１のベースは抵抗Ｒ１と抵抗Ｒ２とにより
バイアスされ、またそのエミツタは抵抗Ｒ３によ
りバイアスされて、トランジスタＱ１がオフする
ように抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値がそれぞれ
設定される。したがつてラツチングリレー回路
RYのセツト端子Ｓ、モノステーブル端子Ｍはも
ちろんリセツト端子Ｒを接地に落とすことにより
ローレベルの信号を与えてやれば、前述したラツ
チングリレーの動作をさせることができる。
イツチSWがオンされている状態、つまり、停電
が発生していない状態では、PNP型のトランジ
スタＱ１のベースは抵抗Ｒ１と抵抗Ｒ２とにより
バイアスされ、またそのエミツタは抵抗Ｒ３によ
りバイアスされて、トランジスタＱ１がオフする
ように抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値がそれぞれ
設定される。したがつてラツチングリレー回路
RYのセツト端子Ｓ、モノステーブル端子Ｍはも
ちろんリセツト端子Ｒを接地に落とすことにより
ローレベルの信号を与えてやれば、前述したラツ
チングリレーの動作をさせることができる。
次にスイツチSWがオフされた状態、つまり停
電が発生した状態における動作を説明する。スイ
ツチSWがオフされると、直流電源Ｅからの電流
が遮断され、それによりコンデンサＣ１の電荷が
放電される。このコンデンサＣ１からの放電電流
は、ダイオードＤ１により抵抗Ｒ１の方へは流れ
ず、抵抗Ｒ３を介してトランジスタＱ１のエミツ
タに流れる。これによりトランジスタＱ１のベー
ス電流が抵抗Ｒ３、トランジスタＱ１、および抵
抗Ｒ２を介してラインｌ１に流れ、トランジスタ
Ｑ１がオンする。これによりトランジスタＱ１の
エミツタ電位がローレベルとなり、ラツチングリ
レー回路RYのセツト端子Ｓにローレベルのセツ
ト信号を与えることとなり、ラツチングリレー回
路RYのリレースイツチは、セツトされ、セツト
信号遮断後もセツト状態を保持する。このように
停電が発生した瞬間、コンデンサＣ１の放電電流
によりトランジスタＱ１をオンさせてラツチング
リレー回路RYのリレースイツチをセツトさせて
いる。
電が発生した状態における動作を説明する。スイ
ツチSWがオフされると、直流電源Ｅからの電流
が遮断され、それによりコンデンサＣ１の電荷が
放電される。このコンデンサＣ１からの放電電流
は、ダイオードＤ１により抵抗Ｒ１の方へは流れ
ず、抵抗Ｒ３を介してトランジスタＱ１のエミツ
タに流れる。これによりトランジスタＱ１のベー
ス電流が抵抗Ｒ３、トランジスタＱ１、および抵
抗Ｒ２を介してラインｌ１に流れ、トランジスタ
Ｑ１がオンする。これによりトランジスタＱ１の
エミツタ電位がローレベルとなり、ラツチングリ
レー回路RYのセツト端子Ｓにローレベルのセツ
ト信号を与えることとなり、ラツチングリレー回
路RYのリレースイツチは、セツトされ、セツト
信号遮断後もセツト状態を保持する。このように
停電が発生した瞬間、コンデンサＣ１の放電電流
によりトランジスタＱ１をオンさせてラツチング
リレー回路RYのリレースイツチをセツトさせて
いる。
効 果
以上のように本発明によれば、停電時にラツチ
ングリレーを少なくとも一方の安定状態に設定さ
せることにより、ラツチングリレーのスイツチン
グ状態を電源投入前の初期状態に設定することが
自動的に行うことができ、ラツチングリレーの出
力により駆動する回路などの動作の信頼性が向上
する。またラツチングリレーを用いることにより
消費電力を少なくすることができる。
ングリレーを少なくとも一方の安定状態に設定さ
せることにより、ラツチングリレーのスイツチン
グ状態を電源投入前の初期状態に設定することが
自動的に行うことができ、ラツチングリレーの出
力により駆動する回路などの動作の信頼性が向上
する。またラツチングリレーを用いることにより
消費電力を少なくすることができる。
さらに本発明によれば、スイツチSWが導通し
ている状態で、直流電源Ｅの電圧がゆつくりと低
下したときにおいても、第１トランジスタＱ１が
遮断することによつて、リレースイツチのスイツ
チング状態を変化させることができる。このよう
に直流電源Ｅの電圧がゆつくりと低下したときに
おいても、リレースイツチのスイツチング状態を
確実に変化させることができるという優れた効果
が達成される。
ている状態で、直流電源Ｅの電圧がゆつくりと低
下したときにおいても、第１トランジスタＱ１が
遮断することによつて、リレースイツチのスイツ
チング状態を変化させることができる。このよう
に直流電源Ｅの電圧がゆつくりと低下したときに
おいても、リレースイツチのスイツチング状態を
確実に変化させることができるという優れた効果
が達成される。
第１図は本発明の一実施例の電気回路図、第２
図はラツチングリレー回路RYの集積回路に含ま
れるカレントソース回路の電気回路図、第３図は
本発明の他の実施例の電気回路図である。 Ｃ１……コンデンサ、Ｄ１……ダイオード、Ｅ
……直流電源、Ｒ１〜Ｒ３……抵抗、SW……ス
イツチ、RY……ラツチングリレー回路、Ｑ１…
…トランジスタ。
図はラツチングリレー回路RYの集積回路に含ま
れるカレントソース回路の電気回路図、第３図は
本発明の他の実施例の電気回路図である。 Ｃ１……コンデンサ、Ｄ１……ダイオード、Ｅ
……直流電源、Ｒ１〜Ｒ３……抵抗、SW……ス
イツチ、RY……ラツチングリレー回路、Ｑ１…
…トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 直流電源Ｅと、 直流電源Ｅの一方の出力端に直列に接続される
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される。そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、その一方の
安定状態を保ち、他方の入力端子Ｓが直流電源Ｅ
の前記他方の出力端の電位となつたとき、他方の
安定状態となり、その後、その他方の安定状態を
保つ、そのような集積回路化されたラツチングリ
レー回路RYとを含み、 ラツチングリレー回路RYの前記一方または他
方の入力端子Ｒ，Ｓは、第３抵抗Ｒ３とトランジ
スタＱ１との接続点に接続されることを特徴とす
るラツチングリレーの設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14578884A JPS6124120A (ja) | 1984-07-12 | 1984-07-12 | ラッチングリレーの設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14578884A JPS6124120A (ja) | 1984-07-12 | 1984-07-12 | ラッチングリレーの設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6124120A JPS6124120A (ja) | 1986-02-01 |
| JPH0475613B2 true JPH0475613B2 (ja) | 1992-12-01 |
Family
ID=15393171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14578884A Granted JPS6124120A (ja) | 1984-07-12 | 1984-07-12 | ラッチングリレーの設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6124120A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187722A (ja) * | 1988-01-21 | 1989-07-27 | Nec Corp | ラッチングリレー駆動回路 |
| JPH0468328U (ja) * | 1990-10-25 | 1992-06-17 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851548B2 (ja) * | 1975-10-23 | 1983-11-17 | 旭化成株式会社 | スベリカンダイナルアクリロニトリルケイゴウセイセンイ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851548U (ja) * | 1981-10-01 | 1983-04-07 | オムロン株式会社 | キ−プリレ−駆動装置 |
-
1984
- 1984-07-12 JP JP14578884A patent/JPS6124120A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851548B2 (ja) * | 1975-10-23 | 1983-11-17 | 旭化成株式会社 | スベリカンダイナルアクリロニトリルケイゴウセイセンイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6124120A (ja) | 1986-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030140B2 (ja) | 電話機用回路 | |
| JPH0475613B2 (ja) | ||
| US4223363A (en) | Automotive voltage regulator system | |
| US3214606A (en) | Retentive memory bistable multivibrator circuit with preferred starting means | |
| JPH0422519Y2 (ja) | ||
| JPS58501354A (ja) | 最小の電力損失を有する誘導性負荷ドライバ保護回路 | |
| JPH0229441Y2 (ja) | ||
| JPH0322831Y2 (ja) | ||
| JPS6317016Y2 (ja) | ||
| JPS63178759A (ja) | 突入電流防止回路 | |
| JPH042503Y2 (ja) | ||
| JPS5838406Y2 (ja) | 保護回路 | |
| JPH0136271Y2 (ja) | ||
| JPH06231664A (ja) | 電源装置 | |
| JP2558621B2 (ja) | 電源回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPH0516725Y2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| RU1818672C (ru) | Устройство дл управлени мощным транспортом с защитой от короткого замыкани | |
| CN116505490A (zh) | 数字输出电路及数字输出装置 | |
| SU1096712A1 (ru) | Полупроводниковое реле посто нного тока с регулируемым коэффициентом возврата | |
| JPS62163520A (ja) | 突入電流制限回路 | |
| JPH0537631Y2 (ja) | ||
| JPH0650929B2 (ja) | 瞬時動作表示回路 | |
| JPH0714253B2 (ja) | 電断検出回路 |