JPH0469922A

JPH0469922A - 半導体装置

Info

Publication number: JPH0469922A
Application number: JP2183622A
Authority: JP
Inventors: Yoshifumi Bito; 尾藤　喜文
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1990-07-10
Filing date: 1990-07-10
Publication date: 1992-03-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体装置の改良に関し、特にシリコン基板上
に化合物半導体層を形成した半導体装置に関する。

（従来の技術）各種半導体基板のうち、シリコン基板は比較的安価で大
面積化が可能であるが、性能的および機能的には、Ｇａ
Ａｓなどの化合物半導体の方がすぐれている。ところが
、化合物半導体結晶は一般に高価であり、大面積で高品
質な結晶基板はほとんど得られないという問題かある。

そこで、近時は、両者の特徴をそれぞれ活かすべく、シ
リコン基板上にＧａＡｓ膜なとの化合物半導体層を形成
して各種デバイスを形成することが種々試みられている
。

ところが、シリコン結晶と化合物半導体結晶とは、格子
定数が相違することから、シリコン基板上に化合物半導
体層を形成すると、格子定数の相違に起因する不整合転
位が必ず発生する。この転位は少数キャリアの再結合中
心として作用するため、少数キャリア寿命の大幅な減少
を引き起こす。

したがって、半導体発光素子などのように少数キャリア
を用いる半導体装置では、電気的および光学的にその性
能が著しく低下することになる。

したがって、このような不整合転位はできるだけ減少さ
せなければならない。

不整合転位を低減させる一つの方法として、選択成長法
がある。すなわち、シリコン基板の表面にシリコン基板
の一部が露出するように酸化シリコン膜や窒化シリコン
膜を形成して、シリコン基板の露出部にだけＧａＡｓ膜
をエピタキシャル成長させることによって小面積単位で
内部応力をできるだけ発生させないようにして成長させ
る方法である。

しかしながら、このような選択成長法でＧａＡｓ膜を形
成したとしても、シリコン基板とＧａＡｓ膜との界面領
域では、ＳｔとＧａＡｓの格子定数の差により高密度の
不整合転位が発生し、その一部は成長中に成長方向に伝
播し、成長層を貫通する。特に成長終了後成長温度から
室温への降温中にシリコン基板とＧａＡｓ層間の熱膨張
係数の大きな相違による応力は成長方向への転位の伝播
を太き（作用するため、転位は表面近傍の活性層形成領
域まで到達する。ＳｉとＧａＡｓの界面領域で発生した
不整合転位の密度は約１０　”ｃｍ−”であり、ＧａＡ
ｓを３μｍ積層した後のＧａＡｓ表面まで到達した転位
の密度は約１０”ｃｍ−”程度の高転位密度であること
が知られている。

また、不整合転位を低減させる他の方法として、ＧａＡ
ｓ層内に、例えばＩｎＧａＡｓ膜とＧａＡｓ膜などから
成る歪超格子層を介挿することも提案されている。歪超
格子とは、格子定数が異なる２種類の半導体薄膜を交互
に積層した構造であり、−層毎の層厚が薄いので格子は
歪みながらも連続的に接続される性質を持つ。この不整
合により生じる格子の歪応力が転位線の伝播を阻止する
ように作用すると考えられている。すなわち、半導体の
上に格子定数の異なる半導体を極く薄く成長させた場合
、上層の半導体は歪応力を受けながらも下層の半導体層
の格子に連続的に接続する。この場合、下層の半導体も
歪応力を受けており下層の半導体を伝播する転位は、こ
の歪応力により横方向に曲げられて上層の半導体に伝播
する。そして上層の半導体の層厚が増すにともなって歪
応力も大きくなり、転位の曲がりも大きくなり、特に上
層の半導体の層厚を格子不整合転位を発生する臨界層厚
以下に制御することによって、相対する転位が繋がる機
会が多くなり、転位か低減する。

ところが、このような歪超格子層をＧａＡｓ膜に形成し
たとしても、シリコン基板とＧａＡｓ膜との間で発生し
た不整合転位は３ＸＩＯ”ｃｍ−”までしか低減させる
ことができず、実用化には支障がある。

本発明は、このような背景のもとに案出されたものであ
り、シリコン基板上にＧａＡｓ膜をエピタキシャル成長
させたとき、ＧａＡｓ膜中に残留する転位密度を一層低
減させて高品質の半導体装置を提供することを目的とす
るものである。

（発明の構成）本発明によれば、シリコン基板上に透孔部を有する被覆
層を形成するとともに、この透孔部に化合物半導体層を
気相成長させた半導体装置において、前記化合物半導体
層内にＩｎｚ　Ｇａｐ−ｘ　Ａｓ層とＧａＡｓ層とから
成る歪超格子層、もしくはｒｎｙ　Ｇａｐ−、Ａｓ層と
Ｉ　ｎ　ｔ　Ｇ　ａ　ｌ−ｇ　Ａ　ｓ層（２≠ｙ）とか
ら成る歪超格子層を形成して成る半導体装置が提供され
、そのことにより上記目的が達成される。

（作用）上記のように構成することより、シリコン基板とＧａＡ
ｓ膜の界面領域で発生する歪応力をできるだけ減少させ
るとともに、発生した歪応力は歪超格子層で吸収するこ
とによって、貫通転位密度を低減させることができる。

（実施例）以下、本発明を添付図面に基づき詳細に説明する。

第１図は、本発明に係る半導体装置の一実施例を示す断
面図であり、】はシリコン基板、２はシリコン基板ｌ上
に形成されたＧａＡｓ膜である。

前記シリコン基板１は（１００）面から（００１）面に
２°オフして切り出した単結晶シリコン基板で構成され
る。このシリコン基板ｌは、従来周知の単結晶製造法に
よって形成される。

前記シリコン基板ｌ上には、酸化シリコン膜（Ｓｉｎ）
または窒化シリコ”ン膜（ＳｉＮ）などから成る被覆層
２が形成されている。この被覆層２を酸化シリコン膜で
構成する場合は、シランガス（ＳｉＨ，）２笑気ガス（
Ｎ、Ｏ）とをグロ・・放電分解して堆積４るプラズマＣ
Ｖ　１．’１法で形成される。また、窒化シリコン膜で
構成する場合は、。

シランガスとアンＸニアガスとをグロー放電分解して堆
積するプラズマＣＶＤで形成される。

前記被覆層２には、シリコン基板１の一部が露出するよ
うに透孔部２ａが形成されている。この透孔部２ａは、
被覆層２Ｑ〕一部を！−［Ｆ／　Ｎ　Ｉ−（４溶液なと
でエツチング除去することにより形成１さねる。この透
孔部２ａは、透孔部２ａの面積比と非透孔部どの面積比
が、２．５：１以上になるように形成される。なぜなら
、後述するＧａＡｓ膜を形成する際に、熱処理を加え転
位密度低減の効果を出すためである。また、透孔部２ａ
は、平面視した形状が矩形状であって、矩形状の一辺の
長さが５０へ・１００μｍに選ばれる。

面記透孔部２ａ内には、ＧａＡｓ膜：（か形成される。

このＧａＡｓ膜３は、二段階成長法や熱り゛ビクル法な
どを適宜採用して厚み１〜３μｍ程度にＭＯＣＶＤ法な
どで形成される。ずなわぢ、ＭＯＣＶＤ装置内を９００
〜１０００°Ｃで−・旦加熱した後に、４００〜４５０
°Ｃに上゛げてＧａＡｓ膜３ａを厚み０．２〜１μｍ程
度成長させるとＪもに６００〜・７５０℃に上げてさら
に０．８〜２゜８μｍ程度Ｇ　ａ　Ａ　ｓ膜３ｂを成長
させ（二段階成長法）、次に３００−９００℃で温度を
）下させ（熱勺イクル）、熱膨張係数に起因Ｊる内部応
力を発生させる。このように二段階成長法や熱→」ビク
ル法でＧ　ａ　Ａ　ｓ膜３を形成することにより、シリ
コン基板ｌとＧａＡｓ膜３の界面領域で発生するミスフ
ィツト転位をある程度低減できるとともに、透孔部２ａ
を上述のような大きさに形成して透孔部２ａごとにＧａ
Ａｓ層３を堆積フることに、より、ＧａＡｓ結晶層３と
シリコン基板１どの間の熱膨張率の相違に基づく熱応力
は、ＧａＡｓ結晶層３の個々の占有面積によって規定さ
れる大きさどなり、シリコン基板１の与える影響はｉｌ
’及的に抑制され、熱応力に起因する転位の発生も抑制
される。

前記Ｃ；　ａ　Ａ　ｓ　Ｊｌ！！　：３上に、歪超格＝
ｆ″−層４を形成”？る。この歪超格子層４は、Ｉ　ｎ
　ＩＩ　Ｇ　ａ　＋　−ｘ　Ａ　Ｓ層とＧａＡｓ層、も
しくはＩ　ｎ　ｙ　Ｇ　ａ　＋−ｓ、Ａ　Ｓ層とＩ　ｎ
　ｍ　Ｃｙ　ａ　ｌ−Ｉ　Ａ　Ｓ層ど４交１１：に複数
層積層し、で構成している。この場合、ぞれぞｒｉの層
の弾性限度を考慮しで、Ｉ　ｎ、Ｇａ１−ｘ　Ａ、ｓ層
おＪ、びＩ　ｎｙ　Ｇａｐ−、Ａｓ層は６０（］人程度
の厚みに、まｌ、・ＧａＡｓ層およびＩ　ｎ、Ｇａ、、
−、、Ａｓ層は１００人程程度厚みに形成される。Ｉｎ
、Ｇａｎ□Ａｓ層どＧａＡｓ層、もしくはＩ　ｎ　ｙ　
Ｇ　ａ　１１．Ａ　ｓ層とＩｎｚＧａ１、Ａｓ層は、そ
ｔｌぞれ３層・−１゜層づつ程度積Ｎ４″ればよい。な
お“、ＩｎＧａＡｓ膜の混晶比ｘ、ｙ’、ｚは、Ｏ＜ｘ
、　ｙ、、ｚ　（ｚ＃ｙ）く１の範囲で適宜選択する４
：とができる。、−のようなＩｎＧａＡｓ膜は、７２０
°Ｃの成長温度でキャリアガスとしてＨ，ガスを用いる
とともに、原料ガスとしてＡ　ｓ　Ｅ（２ガス、ＴＭＧ
ａ　（Ｍａ）ガス、ＴＭＩｎ（Ｍａ）ガスを用いるＭ　
ＯＣＶ　１１１１）法により形成される。この場合、Ｔ
ＭＧａガスとＴＭＩｎガスどの流量比で・インジウム（
Ｉｎ）の混晶比ｘ、ｙ、ｚを決定すればよい。

前記歪超格子層４十に、第２のＧａＡｓ層５を形成する
。この第２のＧ　ａ　Ａ　ｓ　Ｍ　５も例えばＭＯＣＶ
Ｄ法により形成される。

なお、　ｆ−記のような歪超格子層４は、２層以上形成
してもよい。２層以上形成することにより、歪応力を分
断して吸収できることから、貫通転位密度はより低減で
きる。

また、本発明に係る半導体装置は、例えば半導体発光素
子のバッファ層などどして用いら第１る。

第２図は、本発明に係る他の実施例を示す断面図である
。この実施例によれば、シリコン基板１１」−５に、酸
化シリコン膜や窒化シリコン膜などから成る被覆層１２
を形成し、この被覆層１２中（，１、シリコン基板１１
の一部が露出するように酸化シリコン膜や窒化シリコン
膜の透孔部１２ａを形成するとともに、この透孔部１２
ａ内に、酸化シリコン膜や窒化シリコン膜が複数残った
島状部分１２ｂを形成したものである。この島状部分１
２　ｂが形成された透孔部１２ａで、ＧａＡｓ膜１：（
を、二段階成長法や熱サイクル法などを適宜採用して厚
み１〜３μｍ程度にＭＯＣＶＤ法などで形成する。すな
わち、ＭＯＣＶＤ装置内を９００〜１０００℃で一旦加
熱した後に、４００〜４５０°Ｃに下げてＧａＡｓ膜１
３ａを厚み０．２〜１μｍ程度成長させるとともに６０
０〜７５０℃に上げてさらにＧａＡｓ膜１３ｂを０．８
〜２．８μｍ程度成長させ（二段階成長法）、次に３０
０〜９００℃で温度を上下させ（熱サイクル）、熱膨張
係数に起因する内部応力を発生させる。このように島状
部分１２ｂを埋め込むようにＧａＡｓ層１３を形成する
と、島状部分１２ｂを越えて横方向に結晶が成長し、シ
リコン基板１１の界面から延びる貫通転位の影響が現れ
ず、貫通転位密度を格段に低減できる。

前記ＧａＡｓ膜１３上に、歪超格子層１４を形成する。

この歪超格子層１４は、ＩｎヨＧａ＋−ｘＡｓ層とＧａ
Ａｓ層、もしくはＩｎ、Ｇａ＋−ｙ　Ａｓ層とＩｎ、Ｇ
ａ＋−、Ａｓ層とを交互に複数層積層して構成している
。この場合、それぞれの層の弾性限度を考慮して、Ｉｎ
ヨＧ　ａ　Ｉ−ｘ　Ａ　ｓ層およびＩｎアＧ　ａ　＋−
アＡｓ層は６００人程程度厚みに、またＧａＡｓ層およ
びＩ　ｎ　ｘ　Ｇ　ａ　＋−ｘ　Ａ　ｓ層は１００人程
程度厚みに形成される。Ｉ　ｎ　ｘ　Ｇ　ａ　＋−エＡ
ｓ層とＧａＡｓ層、もしくはＩ　ｎ　ｙ　Ｇ　ａ　＋−
７ＡＳ層とＩｎ、Ｇａ＋−ｍ　Ａｓ層は、それぞれ３層
〜１０層づつ程度積層すればよい。なお、ＩｎＧａＡｓ
膜の混晶比ｘ、ｙ、ｚは、０＜ｘ、ｙ、ｚ（ｚｆ＝ｙ）
＜１の範囲で適宜選択することかできる。このようなＩ
ｎＧａＡｓ膜は７２０°Ｃの成長温度で、キャリアガス
としてＨ２ガスを用いるとともに、原料ガスとしてＡ　
ｓ　Ｈｓガス、ＴＭＧ　ａ（Ｍａ）ガス、ＴＭＩｎ　（
Ｍａ）ガスを用いるＭＯＣＶＤ法により形成される。こ
の場合、ＴＭＧａガスとＴＭＩ　ｎガスとの流量比でイ
ンジウム（Ｉｎ）の混晶比ｘ、ｙ、ｚを決定すればよい
。

前記歪超格子層１４上に、第２のＧａＡｓ膜１５膜形５
する。この第２のＧａＡｓ層１３も例えばＭＯＣＶＤ法
により形成される。

（発明の効果）以上のように、本発明に係る半導体装置によれば、シリ
コン基板上にシリコン基板の一部が露出するように被覆
層を形成するとともに、このシリコン基板上の露出部に
化合物半導体層を気相成長させた半導体装置において、
前記化合物半導体層内にＩ　ｎ　！　Ｇ　ａ　＋　−ｘ
　Ａ　ｓ層とＧａＡｓ層とから成る歪超格子層、もしく
はＩｎアＧ　ａ　＋−ｙ　Ａ　ｓ層とＩ　ｎ　ｚ　Ｇ　
ａ　Ｉ−ｇ　Ａ　ｓ層（Ｚ≠ｙ）とから成る歪超格子層
を形成して成ることから、シリコン基板上にＧａＡｓ膜
をエピタキシャル成長させたとき、ＧａＡｓ膜中に残留
する転位密度を一層低減させて高品質の半導体装置を提
供することができる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は他の実施例を示す断面図である。３．１３　　　：ＧａＡｓ層４．１４　　：歪超格子層

Claims

【特許請求の範囲】

　シリコン基板上に透孔部を有する被覆層を形成すると
ともに、この透孔部に化合物半導体層を気相成長させた
半導体装置において、前記化合物半導体層内にＩｎ＿ｘ
Ｇａ＿１＿−＿ｘＡｓ層とＧａＡｓ層とから成る歪超格
子層、もしくはＩｎ＿ｙＧａ＿１＿−＿ｙＡｓ層とＩｎ
＿ｚＧａ＿１＿−＿ｚＡｓ層（ｚ≠ｙ）とから成る歪超
格子層を形成して成る半導体装置。