JP2880984B2 - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JP2880984B2 JP2880984B2 JP25664097A JP25664097A JP2880984B2 JP 2880984 B2 JP2880984 B2 JP 2880984B2 JP 25664097 A JP25664097 A JP 25664097A JP 25664097 A JP25664097 A JP 25664097A JP 2880984 B2 JP2880984 B2 JP 2880984B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- substrate
- iii
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板上にＩＩＩ−Ｖ
族化合物半導体層を形成してなる化合物半導体基板の改
良に関するものである。 【０００２】 【従来の技術】近年、化合物半導体の薄膜結晶成長技術
の発展は著しく、半導体レーザー、太陽電池や２次元電
子ガスを利用した超高速デバイスなど様々な特徴デバイ
スが作製されている。しかしながら、これらのデバイス
は基板にＩＩＩ−Ｖ族半導体基板を用いているため、非
常に高価なものとなり、また結晶成長の困難さから大面
積化を狙うことも困難である。そこで、安価で結晶性が
良く、大面積の基板が得られるＩＶ族半導体基板上にＩ
ＩＩ−Ｖ族化合物半導体を形成する技術が注目され、特
にＳｉ基板上へのＧａＡｓの薄膜結晶成長技術に関する
研究が盛んに行われるようになった。 【０００３】Ｓｉ基板上にＧａＡｓ薄膜を成長させる従
来技術としては、ＧａＡｓを最初低温で薄く成長させ、
更に昇温してＧａＡｓを厚く成長させる２段階成長法
（特公昭６１−７０７１５）、Ｓｉ基板とＧａＡｓの中
間層にＧｅを用いる方法（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔ．ＥＤＬ−２，１６９（１９
８１））、ＧａＡｓと格子定数の近い他のＩＩＩ−Ｖ族
系化合物半導体との交互層を中間層に用いる方法（特公
昭６０−１２７２４）、中間層に歪超格子を用いる方法
（Ｊ．Ａｐｐ．Ｐｈｙｓ．５７，４５７８（１９８
５））等が提案され、ＦＥＴや発光ダイオード、半導体
レーザー等が試作されている。 【０００４】一方、ＧａＡｓに比べて電子のピーク速度
及び飽和速度が大きく、また熱伝導率も大きいＩＩＩ−
Ｖ族化合物半導体にＩｎＰがあり、ＧａＡｓよりも高い
周波数で動作し、かつより高出力のマイクロ波電力増幅
素子が得られる可能性があるとして有望視されている。 【０００５】 【発明が解決しようとする課題】しかしながら、基板上
にＩＩＩ−Ｖ族化合物半導体を形成する場合には、大き
な格子不整や応力の影響を緩和できず、成長させるＩＩ
Ｉ−Ｖ族化合物半導体の結晶品質の低下を招いていた。
例えば、Ｓｉ基板上にＩｎＰ層を形成する場合には、格
子定数差が８．１％と大きいことから、表面モフォロジ
ーや結晶性の優れたＩｎＰ層が得られなかった。 【０００６】従って、本発明は、基板上に格子不整の大
きいＩＩＩ−Ｖ族化合物半導体を形成した基板におい
て、表面モフォロジーや結晶品質の優れたＩＩＩ−Ｖ族
化合物半導体層が得られる構造の化合物半導体基板を提
供することを目的とする。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明の化合物半導体基板は、基板と、前記基板上
に形成された中間層としての第１のＩＩＩ−Ｖ族化合物
半導体層と、前記中間層上に形成された第２のＩＩＩ−
Ｖ族化合物半導体層と、前記基板と前記中間層との間
に、前記第１のＩＩＩ−Ｖ族化合物半導体層の成長温度
より低温で形成した第１の低温形成ＩＩＩ−Ｖ族化合物
半導体層と、前記中間層と前記第２のＩＩＩ−Ｖ族化合
物半導体層との間に、前記第２のＩＩＩ−Ｖ族化合物半
導体層の成長温度より低温で形成した第２の低温形成Ｉ
ＩＩ−Ｖ族化合物半導体層とを備えるように構成してい
る。 【０００８】 【発明の実施の形態】図１は本発明の実施例における化
合物半導体基板の構造断面図を示す図であり、同図にお
いて１はＳｉ基板、４は中間層としての低温形成ＧａＡ
ｓ層、５は中間層としてのＧａＡｓ層、６は低温形成Ｉ
ｎＰ層、７はＩｎＰ層である。 【０００９】上記図１に示す構造を実現する一方法とし
て減圧ＭＯＣＶＤ法を用いた。ここでは反応管内圧は１
００〜２５Ｔｏｒｒに減圧して用いているが、大気圧に
おいても形成は可能である。 【００１０】図２は、上記図１に示した構造の基板の形
成手順を成長温度の時間依存性により表したものであ
る。 【００１１】下地基板１としては、結晶成長に先立ちＨ
Ｆ溶液中で洗浄された４インチ形状のＳｉ基板を用い、
１０００℃にて１０分程度ＡｓＨ3雰囲気にて熱処理８
を行う。続いて、４００℃に降温し、低温形成ＧａＡｓ
中間層４を１０００Å以下の層厚（１００〜１０００
Å）にて形成後、６００℃まで昇温し、ＧａＡｓ中間層
５を５００〜１００００Åの層厚にて形成した。更に引
き続き、目的とするＩｎＰ層の形成に於いても４００℃
にて１０００Å以下の層厚の低温形成ＩｎＰ層６の形成
後、６００℃にて必要とする層厚（０．５〜１０μｍ）
のＩｎＰ層７の形成を行った。 【００１２】ここで用いた原料ガスの供給条件としては
ＧａＡｓ層２形成時には、トリエチルガリウム（ＴＥ
Ｇ）とアルシン（ＡｓＨ3）を用い、又、ＩｎＰ層３形
成時には、トリメチルインジウム（ＴＭＩ）とホスフィ
ン（ＰＨ3）を用いた。夫々の供給量はＴＥＧでは２．
５×１０-5（モル分率）、ＴＭＩでは５．６×１０
-5（モル分率）であり、ＡｓＨ3とＴＥＧの供給比は１
００，ＰＨ3とＴＭＩでは７０〜２００であり、本原料
ガスをＨ2にて希釈することにより、反応管内総流量と
して、１５ｌ／ｍｉｎとした。 【００１３】この図１で示した実施例に於ける各層材料
の格子定数はＳｉが５．４３１Å、ＧａＡｓが５．６４
２Å、ＩｎＰが５．８６８Åであり、基体であるＳｉと
ＩＩＩ−Ｖ族化合物半導体であるＩｎＰとの格子定数の
ミスフィットが８．１％ある。従ってＳｉ上に直接Ｉｎ
Ｐを成長させると表面が平坦な膜が得られなかったり、
転位が多数成長膜中に存在し結晶性の良好なものが得ら
れなかったりする。一方、ＧａＡｓの格子定数はＳｉと
ＩｎＰの格子定数のほぼ中間にあり、Ｓｉと４．１％、
ＩｎＰと４．０％の格子定数差になる。また、ＳｉとＧ
ａＡｓならびにＧａＡｓとＩｎＰは互いになじみがよ
い。 【００１４】結果として、本実施例に於ける全条件に於
いて、４インチＳｉ基板全面に亘り、鏡面な（平坦性の
良好な）ＩｎＰ層が得られ、その層厚分布としては、±
１０％以下という良好な均一性を有したＩｎＰ層７が得
られた。又、光学顕微鏡による観察より、約８μｍ層厚
のＩｎＰ層においてもクラックの発生は認められない。
このことは、ＩｎＰ層の残留応力が少ない結果に対応す
るものであり、比較的厚い層厚を必要とするデバイス
（例えばＬＥＤ等）を形成するには非常に有利である。
更に、ＨＢｒ＋Ｈ3ＰＯ4（臭化水素＋リン酸）溶液によ
るエッチングパターン形状により、シングルドメインな
ＩｎＰ単結晶層が４インチＳｉ基板全面に於いて得られ
ていることを確認した。 【００１５】このように本実施例により、前述の低応力
化に加え、平坦性に優れた化合物半導体基板が４インチ
Ｓｉ基板上に形成が可能になった。 【００１６】なお、本発明は上記実施例に限定されるも
のではなく、例えばＩＶ族半導体基板としてＧｅを用い
ても良く、また中間層としてＧａＰを用い、その上にＩ
ｎＰ層を形成した構造となす等の種々の変形、拡張が可
能であることは言うまでもない。 【００１７】 【発明の効果】以上のように、本発明は、基板上に、Ｉ
ＩＩ−Ｖ族化合物半導体層を形成する際、組成の異なる
中間層を設け、基板と中間層及び中間層とＩＩＩ−Ｖ族
化合物半導体層との間に中間層、ＩＩＩ−Ｖ族化合物半
導体層よりもそれぞれ低温で形成した低温形成層を設け
ることによって、格子不整による格子歪みが緩和され、
かつ、残留応力が少ないＩＩＩ−Ｖ族化合物半導体層が
形成できる。これによって、表面モフォロジーと結晶性
のよいＩＩＩ−Ｖ族化合物半導体基板を得ることができ
る。
族化合物半導体層を形成してなる化合物半導体基板の改
良に関するものである。 【０００２】 【従来の技術】近年、化合物半導体の薄膜結晶成長技術
の発展は著しく、半導体レーザー、太陽電池や２次元電
子ガスを利用した超高速デバイスなど様々な特徴デバイ
スが作製されている。しかしながら、これらのデバイス
は基板にＩＩＩ−Ｖ族半導体基板を用いているため、非
常に高価なものとなり、また結晶成長の困難さから大面
積化を狙うことも困難である。そこで、安価で結晶性が
良く、大面積の基板が得られるＩＶ族半導体基板上にＩ
ＩＩ−Ｖ族化合物半導体を形成する技術が注目され、特
にＳｉ基板上へのＧａＡｓの薄膜結晶成長技術に関する
研究が盛んに行われるようになった。 【０００３】Ｓｉ基板上にＧａＡｓ薄膜を成長させる従
来技術としては、ＧａＡｓを最初低温で薄く成長させ、
更に昇温してＧａＡｓを厚く成長させる２段階成長法
（特公昭６１−７０７１５）、Ｓｉ基板とＧａＡｓの中
間層にＧｅを用いる方法（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔ．ＥＤＬ−２，１６９（１９
８１））、ＧａＡｓと格子定数の近い他のＩＩＩ−Ｖ族
系化合物半導体との交互層を中間層に用いる方法（特公
昭６０−１２７２４）、中間層に歪超格子を用いる方法
（Ｊ．Ａｐｐ．Ｐｈｙｓ．５７，４５７８（１９８
５））等が提案され、ＦＥＴや発光ダイオード、半導体
レーザー等が試作されている。 【０００４】一方、ＧａＡｓに比べて電子のピーク速度
及び飽和速度が大きく、また熱伝導率も大きいＩＩＩ−
Ｖ族化合物半導体にＩｎＰがあり、ＧａＡｓよりも高い
周波数で動作し、かつより高出力のマイクロ波電力増幅
素子が得られる可能性があるとして有望視されている。 【０００５】 【発明が解決しようとする課題】しかしながら、基板上
にＩＩＩ−Ｖ族化合物半導体を形成する場合には、大き
な格子不整や応力の影響を緩和できず、成長させるＩＩ
Ｉ−Ｖ族化合物半導体の結晶品質の低下を招いていた。
例えば、Ｓｉ基板上にＩｎＰ層を形成する場合には、格
子定数差が８．１％と大きいことから、表面モフォロジ
ーや結晶性の優れたＩｎＰ層が得られなかった。 【０００６】従って、本発明は、基板上に格子不整の大
きいＩＩＩ−Ｖ族化合物半導体を形成した基板におい
て、表面モフォロジーや結晶品質の優れたＩＩＩ−Ｖ族
化合物半導体層が得られる構造の化合物半導体基板を提
供することを目的とする。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明の化合物半導体基板は、基板と、前記基板上
に形成された中間層としての第１のＩＩＩ−Ｖ族化合物
半導体層と、前記中間層上に形成された第２のＩＩＩ−
Ｖ族化合物半導体層と、前記基板と前記中間層との間
に、前記第１のＩＩＩ−Ｖ族化合物半導体層の成長温度
より低温で形成した第１の低温形成ＩＩＩ−Ｖ族化合物
半導体層と、前記中間層と前記第２のＩＩＩ−Ｖ族化合
物半導体層との間に、前記第２のＩＩＩ−Ｖ族化合物半
導体層の成長温度より低温で形成した第２の低温形成Ｉ
ＩＩ−Ｖ族化合物半導体層とを備えるように構成してい
る。 【０００８】 【発明の実施の形態】図１は本発明の実施例における化
合物半導体基板の構造断面図を示す図であり、同図にお
いて１はＳｉ基板、４は中間層としての低温形成ＧａＡ
ｓ層、５は中間層としてのＧａＡｓ層、６は低温形成Ｉ
ｎＰ層、７はＩｎＰ層である。 【０００９】上記図１に示す構造を実現する一方法とし
て減圧ＭＯＣＶＤ法を用いた。ここでは反応管内圧は１
００〜２５Ｔｏｒｒに減圧して用いているが、大気圧に
おいても形成は可能である。 【００１０】図２は、上記図１に示した構造の基板の形
成手順を成長温度の時間依存性により表したものであ
る。 【００１１】下地基板１としては、結晶成長に先立ちＨ
Ｆ溶液中で洗浄された４インチ形状のＳｉ基板を用い、
１０００℃にて１０分程度ＡｓＨ3雰囲気にて熱処理８
を行う。続いて、４００℃に降温し、低温形成ＧａＡｓ
中間層４を１０００Å以下の層厚（１００〜１０００
Å）にて形成後、６００℃まで昇温し、ＧａＡｓ中間層
５を５００〜１００００Åの層厚にて形成した。更に引
き続き、目的とするＩｎＰ層の形成に於いても４００℃
にて１０００Å以下の層厚の低温形成ＩｎＰ層６の形成
後、６００℃にて必要とする層厚（０．５〜１０μｍ）
のＩｎＰ層７の形成を行った。 【００１２】ここで用いた原料ガスの供給条件としては
ＧａＡｓ層２形成時には、トリエチルガリウム（ＴＥ
Ｇ）とアルシン（ＡｓＨ3）を用い、又、ＩｎＰ層３形
成時には、トリメチルインジウム（ＴＭＩ）とホスフィ
ン（ＰＨ3）を用いた。夫々の供給量はＴＥＧでは２．
５×１０-5（モル分率）、ＴＭＩでは５．６×１０
-5（モル分率）であり、ＡｓＨ3とＴＥＧの供給比は１
００，ＰＨ3とＴＭＩでは７０〜２００であり、本原料
ガスをＨ2にて希釈することにより、反応管内総流量と
して、１５ｌ／ｍｉｎとした。 【００１３】この図１で示した実施例に於ける各層材料
の格子定数はＳｉが５．４３１Å、ＧａＡｓが５．６４
２Å、ＩｎＰが５．８６８Åであり、基体であるＳｉと
ＩＩＩ−Ｖ族化合物半導体であるＩｎＰとの格子定数の
ミスフィットが８．１％ある。従ってＳｉ上に直接Ｉｎ
Ｐを成長させると表面が平坦な膜が得られなかったり、
転位が多数成長膜中に存在し結晶性の良好なものが得ら
れなかったりする。一方、ＧａＡｓの格子定数はＳｉと
ＩｎＰの格子定数のほぼ中間にあり、Ｓｉと４．１％、
ＩｎＰと４．０％の格子定数差になる。また、ＳｉとＧ
ａＡｓならびにＧａＡｓとＩｎＰは互いになじみがよ
い。 【００１４】結果として、本実施例に於ける全条件に於
いて、４インチＳｉ基板全面に亘り、鏡面な（平坦性の
良好な）ＩｎＰ層が得られ、その層厚分布としては、±
１０％以下という良好な均一性を有したＩｎＰ層７が得
られた。又、光学顕微鏡による観察より、約８μｍ層厚
のＩｎＰ層においてもクラックの発生は認められない。
このことは、ＩｎＰ層の残留応力が少ない結果に対応す
るものであり、比較的厚い層厚を必要とするデバイス
（例えばＬＥＤ等）を形成するには非常に有利である。
更に、ＨＢｒ＋Ｈ3ＰＯ4（臭化水素＋リン酸）溶液によ
るエッチングパターン形状により、シングルドメインな
ＩｎＰ単結晶層が４インチＳｉ基板全面に於いて得られ
ていることを確認した。 【００１５】このように本実施例により、前述の低応力
化に加え、平坦性に優れた化合物半導体基板が４インチ
Ｓｉ基板上に形成が可能になった。 【００１６】なお、本発明は上記実施例に限定されるも
のではなく、例えばＩＶ族半導体基板としてＧｅを用い
ても良く、また中間層としてＧａＰを用い、その上にＩ
ｎＰ層を形成した構造となす等の種々の変形、拡張が可
能であることは言うまでもない。 【００１７】 【発明の効果】以上のように、本発明は、基板上に、Ｉ
ＩＩ−Ｖ族化合物半導体層を形成する際、組成の異なる
中間層を設け、基板と中間層及び中間層とＩＩＩ−Ｖ族
化合物半導体層との間に中間層、ＩＩＩ−Ｖ族化合物半
導体層よりもそれぞれ低温で形成した低温形成層を設け
ることによって、格子不整による格子歪みが緩和され、
かつ、残留応力が少ないＩＩＩ−Ｖ族化合物半導体層が
形成できる。これによって、表面モフォロジーと結晶性
のよいＩＩＩ−Ｖ族化合物半導体基板を得ることができ
る。
【図面の簡単な説明】
【図１】本発明に係る実施例の模式的な断面を示す図で
ある。 【図２】図１に示す構造の化合物半導体基板を形成する
場合の成長温度の時間依存性を示す図である。 【符号の説明】 １ Ｓｉ基板 ２ ＧａＡｓ中間層 ３ 目的とするＩｎＰ層 ４ 低温形成ＧａＡｓ層（中間層） ５ ＧａＡｓ層（中間層） ６ 低温形成ＩｎＰ層 ７ ＩｎＰ層
ある。 【図２】図１に示す構造の化合物半導体基板を形成する
場合の成長温度の時間依存性を示す図である。 【符号の説明】 １ Ｓｉ基板 ２ ＧａＡｓ中間層 ３ 目的とするＩｎＰ層 ４ 低温形成ＧａＡｓ層（中間層） ５ ＧａＡｓ層（中間層） ６ 低温形成ＩｎＰ層 ７ ＩｎＰ層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 木場 正義
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 昭63−108707（ＪＰ，Ａ)
特開 昭61−26216（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
C30B 28/00 - 35/00
H01L 21/205
Claims (1)
- (57)【特許請求の範囲】 １．基板と、 前記基板上に形成された中間層としての第１のＩＩＩ−
Ｖ族化合物半導体層と、 前記中間層上に形成された第２のＩＩＩ−Ｖ族化合物半
導体層と、 前記基板と前記中間層との間に、前記第１のＩＩＩ−Ｖ
族化合物半導体層の成長温度より低温で形成した第１の
低温形成ＩＩＩ−Ｖ族化合物半導体層と、 前記中間層と前記第２のＩＩＩ−Ｖ族化合物半導体層と
の間に、前記第２のＩＩＩ−Ｖ族化合物半導体層の成長
温度より低温で形成した第２の低温形成ＩＩＩ−Ｖ族化
合物半導体層とを備えることを特徴とする化合物半導体
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25664097A JP2880984B2 (ja) | 1987-05-13 | 1997-09-22 | 化合物半導体基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11757587 | 1987-05-13 | ||
| JP62-117575 | 1987-05-13 | ||
| JP25664097A JP2880984B2 (ja) | 1987-05-13 | 1997-09-22 | 化合物半導体基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62169162A Division JPH0760790B2 (ja) | 1987-05-13 | 1987-07-06 | 化合物半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10226600A JPH10226600A (ja) | 1998-08-25 |
| JP2880984B2 true JP2880984B2 (ja) | 1999-04-12 |
Family
ID=26455667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25664097A Expired - Lifetime JP2880984B2 (ja) | 1987-05-13 | 1997-09-22 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880984B2 (ja) |
-
1997
- 1997-09-22 JP JP25664097A patent/JP2880984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10226600A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| US5011550A (en) | Laminated structure of compound semiconductors | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JPH11162847A (ja) | 半導体基板および半導体基板の形成方法 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP3147316B2 (ja) | 半導体発光素子の作製方法 | |
| US7951694B2 (en) | Semiconductor structure and method of manufacture of same | |
| JP3196833B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法 | |
| CN112397374A (zh) | 基于纳米空洞的低穿透位错密度硅基砷化镓层生长方法 | |
| JPH0760791B2 (ja) | 化合物半導体基板 | |
| JP2925004B2 (ja) | 窒化ガリウムの結晶成長方法 | |
| JP2880984B2 (ja) | 化合物半導体基板 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JP2004307253A (ja) | 半導体基板の製造方法 | |
| JPH0760790B2 (ja) | 化合物半導体基板 | |
| KR20100063058A (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP2946280B2 (ja) | 半導体結晶成長方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JP2004063635A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JPS621224A (ja) | 半導体素子構造 | |
| JPH02156522A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080129 |