JP3176258B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP3176258B2
JP3176258B2 JP17180595A JP17180595A JP3176258B2 JP 3176258 B2 JP3176258 B2 JP 3176258B2 JP 17180595 A JP17180595 A JP 17180595A JP 17180595 A JP17180595 A JP 17180595A JP 3176258 B2 JP3176258 B2 JP 3176258B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
hole conductor
hole
sectional area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17180595A
Other languages
English (en)
Other versions
JPH0923068A (ja
Inventor
憲一 合原
隆志 奥ノ薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15930056&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3176258(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP17180595A priority Critical patent/JP3176258B2/ja
Publication of JPH0923068A publication Critical patent/JPH0923068A/ja
Application granted granted Critical
Publication of JP3176258B2 publication Critical patent/JP3176258B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子やコンデン
サ、抵抗器等の電子部品が搭載される多層配線基板に関
するものである。
【0002】
【従来の技術】従来、多層配線基板、特に配線導体の導
通抵抗を低抵抗とした多層配線基板は一般に酸化アルミ
ニウム質焼結体等の電気絶縁性のセラミック質焼結体か
ら成る絶縁基体の内部及び表面にタングステン、モリブ
デン、マンガン等の高融点金属粉末から成る複数個の配
線導体を多層に配設するとともに各配線導体を絶縁基体
内に設けたタングステン、モリブデン、マンガン等の高
融点金属粉末から成るスルーホール導体で接続した構造
を有しており、絶縁基体の上面に半導体素子やコンデン
サ、抵抗器等の電子部品を搭載させるとともに該電子部
品の電極を半田を介して配線導体に接続させることによ
って絶縁基体上面に搭載された各電子部品はその各々が
配線導体を介して電気的に接続されるようになってい
る。
【0003】尚、かかる従来の多層配線基板は通常、セ
ラミックスの積層技術及びスクリーン印刷等の厚膜技術
を採用することによって製作されており、具体的には以
下の方法によって製作されている。
【0004】即ち、 (1) まず、酸化アルミニウム、酸化珪素、酸化マグネシ
ウム等の原料粉末に適当な有機バインダー、可塑剤、溶
剤を添加混合して泥漿状となすとともにこれを従来周知
のドクターブレード法やカレンダーロール法等のテープ
成形技術を採用して複数枚のセラミックグリーンシート
( セラミック生シート) を得、しかる後、各セラミック
グリーンシートの所定位置に穴あけ加工法によりスルー
ホールを形成する。
【0005】(2) 次にタングステン、モリブデン等の高
融点金属粉末に適当なガラスフリット、有機バインダ
ー、可塑剤、溶剤を添加混合して金属ペーストを得ると
ともに該金属ペーストをスクリーン印刷法を採用するこ
とによって前記セラミックグリーンシートの表面に所定
パターンに印刷塗布するとともに各セラミックグリーン
シートのスルーホール内に充填する。
【0006】(3) そして最後に表面及びスルーホールに
金属ペーストが塗布充填されたセラミックグリーンシー
トを上下に積層し、しかる後、これを還元雰囲気中もし
くは中性雰囲気中、約1600℃の温度で焼成すること
によって製品としての多層配線基板が完成する。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の多層配線基板は配線導体及びスルーホール導体を形
成するタングステン、モリブデンの電気抵抗値が4×1
-6Ω・cm〜8×10-6Ω・cmと高いこと、配線導
体の幅方向の断面積は一般に250×10-3mm2 〜7
50×10-3mm2 であるのに対し、スルーホール導体
の断面積が2×10-3mm2 〜70×10-3mm2 と狭
いこと等から配線導体及びスルーホール導体を介して各
電子部品に電気信号を流した場合、スルーホール導体に
電気が流れる際に大きなジュール発熱が発生し、これが
絶縁基体を局部的に加熱して絶縁基体にクラックや割れ
を発生させてしまい、その結果、絶縁基体に取着されて
いる配線導体に断線等が招来し、絶縁基体上面に搭載さ
れている各電子部品の電気的接続の信頼性が低いものと
なる欠点を有してた。
【0008】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は配線導体やスルーホール導体に断線が招
来するのを有効に防止し、絶縁基体に搭載される各電子
部品の電気的接続を確実となすことができる多層配線基
板を提供することにある。
【0009】
【課題を解決するための手段】本発明の多層配線基板
は、セラミック質焼結体から成る絶縁基体内に、金属ペ
ーストを焼成して形成された複数個の配線導体を多層に
配設するとともに該各配線導体を金属ペーストを焼成し
て形成されたスルーホール導体を介して接続して成る多
層配線基板であって、前記配線導体の長さをL1、断面
積をS1、比抵抗をσ1、スルーホール導体の長さを
2、断面積をS2、スルーホール比抵抗をσ2としたと
き、前記スルーホール導体を形成する金属ペースト中の
金属粉末の比率を前記配線導体を形成する金属ペースト
中の金属粉末の比率より高くするか、または前記スルー
ホール導体の断面積S2を前記配線導体の断面積S1より
も30%以上広いものとするか、または前記スルーホー
ル導体の長さL2を前記配線導体の長さL1以下とするこ
とによって、σ1・L1/S1≧σ2・L2/S2としたこと
を特徴とするものである。
【0010】
【作用】本発明の多層配線基板によれば、スルーホール
導体を形成する金属ペースト中の金属粉末の比率を高く
することによってその材質の比抵抗を配線導体よりも小
さくする、或いはスルーホール導体の断面積を配線導体
の断面積よりも30%以上広く、或いは長さを配線導体
の長さ以下と短くすることによって、配線基板とスルー
ホール導体との関係を、配線導体の長さをL1、断面積
をS1、比抵抗をσ1、スルーホール導体の長さをL2
断面積をS2、スルーホール比抵抗をσ2としたとき、σ
1・L1/S1≧σ2・L2/S2となしたことから、スルー
ホール導体に電気が流れても該スルーホール導体におい
て大きなジュール発熱が発生することはなく、その結
果、絶縁基体に局部加熱によるクラックや割れ等の発生
はなく、これによって絶縁基体に取着されている配線導
体に断線等を招来することが有効に防止されて絶縁基体
上面に搭載されている各電子部品を配線導体及びスルー
ホール導体を介して電気的に接続することが可能とな
る。
【0011】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1は本発明の多層配線基板の一実施例を示し、1
は絶縁基体、2は配線導体、3はスルーホール導体であ
る。
【0012】前記絶縁基体1は酸化アルミニウム質焼結
体やムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等のセラミック質焼結体で形成
されており、その上面に半導体素子やコンデンサ、抵抗
器等の電子部品4が搭載される。
【0013】前記絶縁基体1はその内部及び表面に複数
個の配線導体2が多層に形成されており、各配線導体2
は絶縁基体1内に設けたスルーホール導体3を介して電
気的に接続されている。
【0014】前記配線導体2及びスルーホール導体3は
絶縁基体1の上面に搭載される各電子部品4同士を相互
に電気的に接続するとともに各電子部品4を外部電気回
路に電気的に接続する作用を為し、タングステン、モリ
ブデン、マンガン等で形成されている。
【0015】また前記各配線導体2とスルーホール導体
3は、スルーホール導体3の比抵抗を小さくする、或い
はスルーホール導体3の断面積を広く、長さを短くする
ことによって、配線導体2とスルーホール導体3との関
係が、配線導体の長さをL1、断面積をS1 、比抵抗を
σ1 、スルーホール導体の長さをL2 、断面積をS2
スルーホール比抵抗をσ2 としたとき、σ1 ・L1 /S
1 ≧σ2 ・L2 /S2となっており、スルーホール導体
3の電気抵抗値が配線基板2の電気抵抗値に比し極めて
小さなものとなっていることからスルーホール導体3に
電気が流れても該スルーホール導体3において大きなジ
ュール発熱が発生することはなく、その結果、絶縁基体
1に局部加熱によるクラックや割れ等の発生はなく、絶
縁基体1に取着されている配線導体2に断線等を招来す
ることが有効に防止されて絶縁基体1上面に搭載されて
いる各電子部品4を配線導体2及びスルーホール導体3
を介して確実に電気的接続することが可能となる。
【0016】尚、前記配線導体2及びスルーホール導体
3はタングステン、モリブデン等の高融点金属粉末にガ
ラスフリットを添加含有させて成り、スルーホール導体
3の比抵抗を配線導体2の比抵抗に対し小さくしてスル
ーホール導体3におけるジュール発熱の発生を有効に防
止するには、例えば、スルーホール導体3中に添加含有
されるガラスフリットの量を配線導体2中に添加含有さ
れる量より少なくし、タングステン等の高融点金属粉末
の比率を高くしておけばよい。
【0017】また前記スルーホール導体3の断面積は配
線導体2の断面積に対して30%以上広いものとなして
おくとスルーホール導体3の電気抵抗値が小さく、該ス
ルーホール導体3におけるジュール発熱の発生が有効に
防止される。従って、前記スルーホール導体3の断面積
は配線導体2の断面積に対して30%以上広いものとな
しておくことが好ましい。
【0018】更に前記スルーホール導体3の長さは配線
導体2の全長に対し100%以下の短いものとなしてお
くとスルーホール導体3の電気抵抗値が小さく、該スル
ーホール導体3におけるジュール発熱の発生が有効に防
止される。従って、前記スルーホール導体3の長さは配
線導体2の全長に対して100%以下の短いものとなし
ておくことが好ましい。
【0019】また更に前記配線導体2のうち絶縁基体1
の上面に形成されたものはその露出表面に更にニッケ
ル、金等の耐蝕性に優れ、且つ良導電性の金属をメッキ
法により1.0μm乃至20.0μmの厚みに被着させ
ておくと、配線導体2の酸化腐食が有効に防止されると
ともに配線導体2と電子部品4との電気的接続が良好と
なる。従って、前記配線導体2のうち絶縁基体1の上面
に形成されたものはその露出表面に更にニッケル、金等
の耐蝕性に優れ、且つ良導電性の金属をメッキ法により
1.0μm乃至20.0μmの厚みに被着させておくこ
とが好ましい。
【0020】かくして上述の多層配線基板によれば、絶
縁基体1の上面に半導体素子やコンデンサ、抵抗器等の
電子部品4を搭載するとともに各電子部品4の電極、端
子を半田等を介して配線導体2に接続すれば、絶縁基体
1の上面に搭載される半導体素子やコンデンサ等の電子
部品4はその各々が配線導体2及びスルーホール導体3
を介して電気的に接続され、これによって所定の電気回
路を形成することとなる。
【0021】次に上述した多層配線基板のうち、スルー
ホール導体3の比抵抗を配線導体2の比抵抗より小さく
することによってスルーホール導体3におけるジュール
発熱の発生を有効に防止するようになした多層配線基板
の製造方法について図2(a)乃至(c)に基づき説明
する。
【0022】まず、図2(a)に示す如く、3枚のセラ
ミックグリーンシート10a 、10b 、10C を準備するとと
もにセラミックグリーンシート10a 、10b の所定位置に
スルーホールaを形成する。
【0023】前記セラミックグリーンシート10a 、10b
、10c は例えば多層配線基板の絶縁基体が酸化アルミ
ニウム質焼結体で形成されている場合には、酸化アルミ
ニウム、酸化珪素、酸化マグネシウム、酸化カルシウム
等の原料粉末に適当な有機バインダー、可塑剤、溶剤を
添加混合して泥漿状となし、しかる後、前記泥漿物を従
来周知のドクターブレード法やカレンダーロール法等を
採用し、シート状に成形することによって形成される。
【0024】また前記セラミックグリーンシート10a 、
10b へのスルーホールaの形成はセラミックグリーンシ
ート10a 、10b に従来周知のプレス穴あけ加工法により
所定径の貫通孔を開けることによって各セラミックグリ
ーンシート10a 、10b の所定位置に形成される。
【0025】次に図2(b)に示す如く、前記セラミッ
クグリーンシート10a 、10b 、10cの各々の表面に金属
ペーストを所定パターンに被着させて配線導体パターン
20を形成し、同時にスルーホールa内に金属ペーストを
充填させてスルーホール用導体層21を形成する。
【0026】前記配線導体パターン20を形成する金属ペ
ーストはタングステンやモリブデン等の高融点金属粉末
に適当なガラスフリット、有機バインダー、可塑剤、溶
剤を添加混合し、ペースト状となすことによって形成さ
れ、またスルーホール用導体層21を形成する金属ペース
トは前記配線導体パターン20を形する金属ペーストと
実質的に同じ組成から成り、ガラスフリットの添加量を
減じたものが使用される。この場合、スルーホール用導
体層21を形成する金属ペーストのガラスフリットの添加
混合量が配線導体パターン20を形成する金属ペーストよ
り少なく、タングステン等の高融点金属粉末の比率が高
くなっていることから後述するスルーホール用導体層21
を焼成して形成されるスルーホール導体3の比抵抗を配
線導体2の比抵抗に対し小さい値となすことができる。
【0027】また前記配線導体パターン20は所定の金属
ペーストをセラミックグリーンシート10a 、10b 、10c
の各々の表面にスクリーン印刷法により印刷塗布するこ
とによって所定パターンに被着され、またスルーホール
用導体層21は所定の金属ペーストをセラミックグリーン
シート10a 、10b の各々に設けたスルーホールa内に充
填することによって行われる。
【0028】次に前記表面に配線導体パターン20が形成
され、スルーホールa内にスルーホール用導体層21が充
填された各セラミックグリーンシート10a 、10b 、10c
を図2(c)に示す如く、各セラミックグリーンシート
10a 、10b 、10c 表面に形成させた配線導体パターン20
がセラミックグリーンシート10a 、10b のスルーホール
a内に充填させたスルーホール用導体層21で電気的に接
続されるようにして上下に積層し積層体Lを形成する。
【0029】そして最後に前記積層体Lを還元雰囲気
中、約1600℃の温度で焼成し、各セラミックグリー
ンシート10a 、10b 、10c と配線導体パターン20とスル
ーホールa内に充填したスルーホール用導体層21とを焼
結一体化することによって図1に示す絶縁基体1の内部
及び表面にスルーホール導体3によって電気的に接続さ
れている配線導体2を配設した製品としての多層配線基
板が完成する。
【0030】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の製造方法ではス
ルーホール導体3の比抵抗を配線導体2の比抵抗に比べ
小さくすることによってスルーホール導体3の電気抵抗
値を小さくし、スルーホール導体3におけるジュール発
熱の発生を有効に防止するようにしたが、セラミックグ
リーンシート10a 、10b に設けるスルーホールaの径を
大きくして、スルーホール導体3の断面積を広くした
り、セラミックグリーンシート10a 、10b の厚みを薄く
し、スルーホール導体3の長さを短くすることによって
スルーホール導体3の電気抵抗値を配線導体2の電気抵
抗値より小さくし、スルーホール導体3におけるジュー
ル発熱の発生を有効に防止してもよい。
【0031】
【発明の効果】本発明の多層配線基板によれば、スルー
ホール導体を形成する金属ペースト中の金属粉末の比率
を高くすることによってその材質の比抵抗を配線導体よ
りも小さくする、或いはスルーホール導体の断面積を配
線導体の断面積よりも30%以上広く、或いは長さを配
線導体の長さ以下と短くすることによって、配線基板と
スルーホール導体との関係を、配線導体の長さをL1
断面積をS1、比抵抗をσ1、スルーホール導体の長さを
2、断面積をS2、スルーホール比抵抗をσ2としたと
き、σ1・L1/S1≧σ2・L2/S2となしたことから、
スルーホール導体に電気が流れても該スルーホール導体
において大きなジュール発熱が発生することはなく、そ
の結果、絶縁基体に局部加熱によるクラックや割れ等の
発生はなく、これによって絶縁基体に取着されている配
線導体に断線等を招来することが有効に防止されて絶縁
基体上面に搭載されている各電子部品を配線導体及びス
ルーホール導体を介して電気的に接続することが可能と
なる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施例を示す断面図
である。
【図2】(a)乃至(c)は図1に示す多層配線基板の
製造方法を説明するための各工程毎の断面図である。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・配線導体 3・・・・・・スルーホール導体 4・・・・・・電子部品

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】セラミック質焼結体から成る絶縁基体内
    に、金属ペーストを焼成して形成された複数個の配線導
    体を多層に配設するとともに該各配線導体を金属ペース
    トを焼成して形成されたスルーホール導体を介して接続
    して成る多層配線基板であって、前記配線導体の長さを
    1、断面積をS1、比抵抗をσ1、スルーホール導体の
    長さをL2、断面積をS2、スルーホール比抵抗をσ2
    したとき、前記スルーホール導体を形成する金属ペース
    ト中の金属粉末の比率を前記配線導体を形成する金属ペ
    ースト中の金属粉末の比率より高くするか、または前記
    スルーホール導体の断面積S 2 を前記配線導体の断面積
    1 よりも30%以上広いものとするか、または前記ス
    ルーホール導体の長さL 2 を前記配線導体の長さL 1 以下
    とすることによって、σ1・L1/S1≧σ2・L2/S2
    したことを特徴とする多層配線基板。
JP17180595A 1995-07-07 1995-07-07 多層配線基板 Expired - Lifetime JP3176258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17180595A JP3176258B2 (ja) 1995-07-07 1995-07-07 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17180595A JP3176258B2 (ja) 1995-07-07 1995-07-07 多層配線基板

Publications (2)

Publication Number Publication Date
JPH0923068A JPH0923068A (ja) 1997-01-21
JP3176258B2 true JP3176258B2 (ja) 2001-06-11

Family

ID=15930056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17180595A Expired - Lifetime JP3176258B2 (ja) 1995-07-07 1995-07-07 多層配線基板

Country Status (1)

Country Link
JP (1) JP3176258B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110492018B (zh) * 2019-08-09 2024-06-18 武汉华星光电半导体显示技术有限公司 一种显示装置

Also Published As

Publication number Publication date
JPH0923068A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
EP0569799B1 (en) Method for making via conductors in multilayer ceramic substrates
JPH06224560A (ja) セラミック多層配線基板
JP3176258B2 (ja) 多層配線基板
JPH0346978B2 (ja)
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP3250944B2 (ja) 配線基板
JPH08316638A (ja) 多層配線基板
JPS60117796A (ja) 多層配線基板及びその製造方法
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JP2004241432A (ja) 多層セラミック基板およびその製造方法
JPH0216004B2 (ja)
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JP2738603B2 (ja) 回路基板
JPH0464198B2 (ja)
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP2842707B2 (ja) 回路基板
JP3695769B2 (ja) 厚膜回路基板の製造方法
JP2001267743A (ja) セラミック積層基板の製造方法
JP2874685B2 (ja) 多層基板の製造方法
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法
JPH0923044A (ja) 配線基板
JPH066046A (ja) セラミック多層配線基板
JPH0544200B2 (ja)