JPH0544839B2 - - Google Patents

Info

Publication number
JPH0544839B2
JPH0544839B2 JP59031472A JP3147284A JPH0544839B2 JP H0544839 B2 JPH0544839 B2 JP H0544839B2 JP 59031472 A JP59031472 A JP 59031472A JP 3147284 A JP3147284 A JP 3147284A JP H0544839 B2 JPH0544839 B2 JP H0544839B2
Authority
JP
Japan
Prior art keywords
tungsten
alumina
layer
glass
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59031472A
Other languages
English (en)
Other versions
JPS60176297A (ja
Inventor
Tooru Ishida
Tatsuo Kikuchi
Taiji Kikuchi
Yasuhiko Horio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59031472A priority Critical patent/JPS60176297A/ja
Priority to KR1019840005623A priority patent/KR900004379B1/ko
Priority to GB08423483A priority patent/GB2149222B/en
Priority to DE19843434449 priority patent/DE3434449A1/de
Publication of JPS60176297A publication Critical patent/JPS60176297A/ja
Priority to US06/898,892 priority patent/US4732798A/en
Publication of JPH0544839B2 publication Critical patent/JPH0544839B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、厚膜部品、IC、LSIなどの高密度実
装に好適なハイブリツドIC用多層基板に関する
ものである。
(従来例の構成とその問題点) 近年、機器の小型化や多機能の要望が年を追つ
て強くなつてきているが、これらの要望に応える
ため、回路部品の高密度実装が重要な技術となつ
ている。特に、IC、LSIの発達や抵抗器、コンデ
ンサ等の厚膜化技術の発達に伴い、回路部品の実
相が益々高密度化へと移行しつつある。部品の高
密度実装を実現するためには、部品を小さくする
ことと同時に基板の配線密度を大きくすることが
重要である。基板の配線密度を高めるには、基板
を多層構造とし、配線層を基板内部に形成する方
法が最も効果が大きい。
従来の多層基板しては、アルミナとタングステ
ンまたはアルミナとモリブデンによる絶縁層、導
体層を交互に積層したものがある。しかし、これ
には次のような問題点がある。
部品の半田付を可能にするために、多層基板
表面のタングステンまたはモリブデンの導体層
上にニツケル、金などのメツキを施す必要があ
る。
厚素子としてのグレーズ抵抗素子やコンデン
サ素子を形成するためには、空気中で高温
(800〜900℃)処理する必要があるが、タング
ステンやモリブデンのような酸化され易い導体
材料は酸素雰囲気中での処理ができないため、
厚膜素子を直接形成する回路基板として不向き
である。
これらの理由から、アルミナ多層配線基板
は、その利用範囲が制限され、高密度実装用基
板としての十分な条件を備えていなかつた。
一方、上記のようなアルミナとタングステン
とからなる多層基板への、空気中、高温での厚
膜の形成を可能にするために、多層基板最上層
の必要箇所に小孔を設け、その中にPtまたは
Pdのような貴金属を充填した構造の焼結体基
板が提案されている。(特開昭54−54859号公報
参照)この構造の多層基板は、アルミナ、タン
グステン、PtまたはPdからなる未焼結多層構
造を形成し、これを還元雰囲気中で同時に焼結
する。この方法で最も重要な点は、異なる材料
を同時に焼結して一体構造とするとき、異なる
材料どうしの焼結収縮率が互いによくマツチン
グできるように材料を高度に管理すること、材
料どうしの密着性を保つ条件をつくり出すこと
である。従来、アルミナとタングステンとから
構成される系は、一般的にも良く用いられてお
り、材料や作製条件が十分制御され、かつ管理
された状態で製造されている。しかし、上記提
案の基板では、アルミナとタングステンに加え
PtまたはPdのマツチングの制御という問題が
発生する。したがつて実際にアルミナとタング
ステンとPtまたはPdという系からなり、かつ
これを一括焼結、一体構造とするには条件設定
の上でかなりの困難が伴うという欠点がある。
また、一体構造としたものに厚膜素子を形成す
るためには空気中で800〜900℃で処理する必要
があるが、この場合、多層基板表面層に形成し
た孔部分のPtまたはPdの充填構造としては、
空気の内部タングステン層への浸透を完全に防
ぐ必要がある。しかし、本発明者等が確認した
ところによれば、PtやPdとアルミナとの密着
性は十分高いものとは言えず、空気中、800〜
900℃で処理した場合、PtやPdとアルミナとの
界面から空気が徐々に浸透し、内部タングステ
ンを酸化させてしまうという欠点がある。
以上述べてきたように、多層基板は部品実装用
の基板としては非常に重要なものであるが、従来
のアルミナとタングステンまたはモリブデンから
構成される多層基板の表面層孔部にPtやPdを充
填し、このPt、Pdにより上部下部両導体層を継
ぐ方法では、厚膜素子形成に必要な空気中、800
〜900℃の焼成条件で内部導体層の酸化を十分防
止するとはできないものである。
(発明の目的) 本発明の目的は、高密度部品実装基板として半
田付用電極パツドへのメツキ処理を必要とせず、
グレーズ抵抗素子のような厚膜素子の形成も可能
な構造を実現し、かつ製造工程の簡略化、コスト
ダウンを可能にするハイブリツドIC用多層基板
を提供することにある。
(発明の構成) 本発明の多層配線基板は、アルミナを主成分と
する電気絶縁層と、タングステン金属からなる導
体層を交互に積層し、最上層の絶縁層に、内部タ
ングステン層の必要部分が露出するように形成さ
れた小孔に、タングステンに還元されない低融点
ガラスと貴金属とからなる材料を充填するととも
に同材料で最上層の配線層を形成し、その配線層
にはグレーズ抵抗素子を形成し、又、部品実装、
リードフレーム取付のための銀−パラジウム系の
導体パツドを形成したものである。これにより半
田付用のメツキ処理を必要とせず、かつ厚膜素子
を備えた多層配線基板を提供することができ、高
密度実装回路モジユールの作製を可能にするもの
である。
(実施例の説明) 以下本発明の実施例について、図面を参照しな
がら説明する。
第1図は、本発明の一実施例を示したものであ
り、1はアルミナベース、2及び3はアルミナ絶
縁層、4及び5はタングステン導体層、6はタン
グステンに還元されない低融点ガラスと貴金属と
からなる充填材、7,9は銀−パラジウム導体、
8はルテニウム系厚膜抵抗素子である。
次に、本実施例の多層基板の要部の作用・効果
について説明する。
第1図のように構成された多層基板では、タン
グステン導体層4,5とアルミナベース1、アル
ミナ絶縁層2,3は高温、還元雰囲気中で焼結さ
れたもので、組織的に十分に緻密な状態となつて
いる。したがつて、アルミナ絶縁層2,3は空気
に対して気密性を保つており、この層を通じて空
気中の酸素が内部に拡散することはない。つま
り、例え空気中、高温という条件下であつてもこ
のアルミナ絶縁層下のタングステン層が酸化され
ることはない。
本発明のねらいは、充填材6が内層及び表面層
の各導体層間を電気的に導通させるとともに、酸
素雰囲気中の高温焼結時においても、内部タング
ステン層が酸化されないように、空気の浸透を遮
断する作用をし、かつ、表面層において、前記充
填材6の延設した一部を電極としてグレーズ抵抗
素子を設け、又、延設した一部に部品実装用の
Ag−Pdパツド7とリードフレーム取付用電極9
を形成するところにある。
このことを第2図を用いてさらに詳細に説明す
る。第2図は、第1図の充填材6の近傍を拡大し
て示したもので、4はタングステンの導体層、3
は表面アルミナ層、6は充填材、8はグレーズ抵
抗素子、7はAg−Pd導体である。ここで最もポ
イントとなる点は、充填材6が、タングステンに
還元されない低融点ガラス10と貴金属粒子11
とから構成されていることであり、これにより、
下部導体層4と上層の抵抗素子8及びAg−Pd導
体7,9との間の電気的導通をとると共に、高温
空気中でもこの充填材6部分から空気が内部導体
層4に拡散するのを防止する。
先ず、電気的導通がとれることについて説明す
る。一般に流動性の材料に導電性粒子を分散する
と、導電性粒子どうしが一種の凝集現象を起こ
し、粒子相互間で接触を保つ構造となる。その結
果、導電性粒子分散体に電気的導通現象がみられ
ることとなる。したがつて、本発明の構成でも、
ある温度以上になると流動性を持つガラス中に貴
金属粒子を分散させたものであるため、低融点ガ
ラス粉末と貴金属粉末からなる材料を高温で処理
することにより、導電性を持つことになる。導電
性粒子として貴金属を用いるのは高温、空気中で
も酸化されないことが必要となるためである。
次に、充填材6を通して酸素が内部タングステ
ン導体層4に至らないことについて説明する。タ
ングステンは、融点が非常に高く、アルミナのよ
うに高温で焼結する必要のあるもののメタライズ
材料として最適である。しかし、この金属は酸化
に対してて極めて弱い性質を有しており、空気中
500〜600℃ですでに酸危が進むものである。本発
明では、内部タングステン層の酸化を防止するの
にガラス材料の果す役割が大い。つまり、第2図
のガラス10の相がアルミナ3によく濡れ、また
貴金属粒子11のまわりはガラス10で充填され
ているため、内部の気密性が保たれる。ここで、
ガラス材料として、一般によく用いられている鉛
系のガラスを考えてみると、ガラスは内部導体の
Wと次のような反応を起こす。
W+3PbO→WO3+3Pb すなわち、導体であるタングステンがガラスの
主成分である酸化鉛によつて酸化され、電気的不
導体となつてしまう。従つて、本発明に使用する
ガラスは、タングステンを酸化しない性質、別の
云い方をすれば、タングステンによつて還元され
ないガラス材料であることが重要な点である。こ
のような条件を満足するガラス系としてはアルカ
リ土系酸化物や族系酸化物を主成分とするもの
がある。
以上の理由から、本発明のもうひとつの大きな
ポイントである多層基板上層部へのルテニウム系
グレーズ抵抗素子8とAg−Pd導体7,9の形成
が可能となる。すなわち、ルテニウム系グレーズ
抵抗素子、Ag−Pd導体は、空気中高温で焼成さ
れ、形成するものであるが、上記で説明した理由
からこれらの形成が可能となる。この構成のなか
で、従来と最も異なる点は、ルテニウム系抵抗素
子の電極として、Ag−Pd導体を用いずに、前記
構成の充填材6の延設部を用いるところにある。
これにより、工程が簡略化されると同時に、例え
ば貴金属粒子にAgを用いたとき、従来のAg−Pd
の場合に比べ大幅なコストダウンが可能となる。
ここで、工程が簡略化される理由のひとつは、
作成時の印刷工程にある。すなわち、抵抗素子の
電極としてAg−Pdを用いた場合、内部導体層と
上層導体とを導通させるために上層アルミナ層の
孔部に印刷された貴金属−低融点ガラスのパツド
に、細い複雑な抵抗素子用にAg−Pd電極を接続
させるように印刷するには、印刷時の精度が極め
て厳しくなるが、充填材6の延設部を抵抗素子用
電極とすれば、その精度は大幅に余裕ができ、印
刷工程を簡略化することが可能となる。
次に具体例を示す。
アルミナ主成分とし、それに焼結助剤を添加し
た無機粉末と、POB(ポリビニルブチラール)
と、可塑剤とからなるグリーンシートをドクタブ
レード法で作製した。これに、タングステンペー
ストと、前記シートと同じ無機組成をもつアルミ
ナペーストとを交互に印刷し多層化した。この工
程で最上層のアルミナ層には下部タングステン導
体層の一部を露出するように300μm径の孔を設け
た。これを1580℃、還元雰囲気中で焼結した。焼
結後の基板の収縮率は約16%、基板密度は約3.7
であつた。次に、焼結多層構造体の表面孔部に、
軟化点が約540℃でB2O3とBaOを主成分とするガ
ラス粉末と銀粉末からなるペーストをスクリーン
印刷し、最上層アルミナ層の孔部を充填するとと
もに抵抗素子用の電極となる延設部を有するパタ
ーンを形成した。これを釣鐘状の温度プロフアイ
ルを有し、ピータ温度が850℃の厚膜焼成炉に通
した。次いで、ルテニウム系グレーズ抵抗膜と
Ag−Pd導体膜を必要パターンに印刷、形成し、
上記と同じ厚膜焼成炉に通した。
このようにして得られた多層基板では、銀−ガ
ラス材料から構成された充填材の導体層が基板表
面に強固に密着し更に下部導体層との電気的導通
が十分確保されていた。下部導体層と上部電極と
の間の電気抵抗を評価したところ3〜5mΩ程度
であつた。また、充填材の延設部を電極として形
成したルテニウム系抵抗素子は、従来のAg−Pd
を電極としたものとほぼ同じ抵抗値を示し、極め
て良いマツチング性を示した。また、充填材と部
品マウント用Ag−Pd電極界面の電気的導通にお
いても極めて良好な特性を示し、その界面で抵抗
が大きくなるような現象はみられなかつた。
(発明の効果) 以上説明したように、本発明によれば、内部導
体層としてタングステンを用い、層間絶縁層とし
てアルミナを使用した多層構造を採用し、かつ内
部導体層と、表面層に形成する抵抗素子や導体層
との間の電気的導通を、高温・空気中においても
安定な貴金属・ガラス材料で行ない、さらに、内
部導体層への空気の浸透を防止する構成となつて
いるため、空気中、高温(800〜900℃)で焼成す
る厚膜抵抗素子やコンデンサ素子を、最上層に形
成することが可能となる。しかも、内部配線層は
タングステンで多層化されているため、厚膜素子
のみならずチツプ部品やICを高密度で実装する
ことが可能である。そのため、この基板は小型、
軽量化を目的とした高密度回路基板の実現に大き
く寄与するものである。特に本発明では、貴金属
−ガラス材料がグレーズ抵抗素子用の電極も兼ね
ているため、製造工程が極めて簡略化されるとと
もに、コストダウンの効果が大きい。また、近年
は、形成した厚膜抵抗素子の抵抗値を調整するた
めにレーザトリミングが採用されているのが一般
的であるが、本発明の多層基板では、従来の厚膜
多層方式のようにガラスで絶縁層を形成するもの
ではないため、抵抗素子のトリミングの条件設定
が簡単である。すなわち、トリミング中抵抗体膜
の上をレーザビームが走るが、絶縁層がガラスで
ある場合、簡単にレーザで溶融され下部導体に損
傷を与え易いのに対し、本発明では、抵抗素子下
部の絶縁層が熱に対して安定なアルミナであるた
め絶縁層の損傷は小さく、従つて下部導体に影響
が与えることがないという大きな特徴がある。
【図面の簡単な説明】
第1図は、本発明の一実施例の多層基板の断面
図、第2図は、同基板の要部拡大断面図である。 1……アルミナベース、2,3……アルミナ絶
縁層、4,5……タングステン導体層、6……タ
ングステンに還元されない低融点ガラスと貴金属
とから構成された充填材、7,9……Ag−Pd導
体、8……ルテニウム系厚膜抵抗素子、10……
タングステンに還元されない低融点ガラス、11
……貴金属粒子。

Claims (1)

    【特許請求の範囲】
  1. 1 アルミナベース上に、アルミナを主成分とす
    る絶縁層とタングステン金属からなる導体層とを
    交互に積層してなる積層部と、該積層部の最上層
    絶縁層に形成された小孔に充填され、内部導体層
    と導通する、タングステンに還元されない低融点
    ガラス及び貴金属からなる導電性充填材と、前記
    最上層絶縁層に設けられ、前記充填材の延設部を
    電極とする厚膜抵抗素子及び前記延設部に電気的
    に接続された、電子部品装着用の銀−パラジウム
    系導体パツドとからなることを特徴とするハイブ
    リツドIC用多層基板。
JP59031472A 1983-09-16 1984-02-23 ハイブリツドic用多層基板 Granted JPS60176297A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59031472A JPS60176297A (ja) 1984-02-23 1984-02-23 ハイブリツドic用多層基板
KR1019840005623A KR900004379B1 (ko) 1983-09-16 1984-09-15 세라믹 다층기판 및 그 제조방법
GB08423483A GB2149222B (en) 1983-09-16 1984-09-17 Multilatered ceramic substrate and method of making the same
DE19843434449 DE3434449A1 (de) 1983-09-16 1984-09-17 Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
US06/898,892 US4732798A (en) 1983-09-16 1986-08-21 Multilayer ceramic substrate and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59031472A JPS60176297A (ja) 1984-02-23 1984-02-23 ハイブリツドic用多層基板

Publications (2)

Publication Number Publication Date
JPS60176297A JPS60176297A (ja) 1985-09-10
JPH0544839B2 true JPH0544839B2 (ja) 1993-07-07

Family

ID=12332202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59031472A Granted JPS60176297A (ja) 1983-09-16 1984-02-23 ハイブリツドic用多層基板

Country Status (1)

Country Link
JP (1) JPS60176297A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法

Also Published As

Publication number Publication date
JPS60176297A (ja) 1985-09-10

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JPH0714105B2 (ja) 混成集積回路基板及びその製造方法
KR19980701656A (ko) 세라믹 회로 보드 지지 기판용 글라스 본딩 층
KR900004379B1 (ko) 세라믹 다층기판 및 그 제조방법
JP3331083B2 (ja) 低温焼成セラミック回路基板
US5252519A (en) Multilayered ceramic substrate and method of manufacturing the same
US7110241B2 (en) Substrate
JPH0544839B2 (ja)
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH0137878B2 (ja)
JPH0544838B2 (ja)
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP4036932B2 (ja) 複合回路素子
JPH0464198B2 (ja)
JP2817873B2 (ja) 混成集積回路基板及びその製造方法
JPH0467360B2 (ja)
JPH0544200B2 (ja)
JPS6063988A (ja) 多層基板およびその製造方法
JP3176258B2 (ja) 多層配線基板
JPS6318356B2 (ja)
JPS6025290A (ja) 混成集積回路基板の製造方法
JPS625693A (ja) 多層回路基板
JPH069307B2 (ja) 複合回路基板の製造方法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPH0685457A (ja) セラミック多層回路基板及びその製造方法