JPH0464154A - 電子部品交換方法 - Google Patents
電子部品交換方法Info
- Publication number
- JPH0464154A JPH0464154A JP2175637A JP17563790A JPH0464154A JP H0464154 A JPH0464154 A JP H0464154A JP 2175637 A JP2175637 A JP 2175637A JP 17563790 A JP17563790 A JP 17563790A JP H0464154 A JPH0464154 A JP H0464154A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- circuit
- signal
- board
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 abstract 2
- 101150065817 ROM2 gene Proteins 0.000 abstract 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置におけるＲＯＭ等の電子部品
交換方法に関し、特にＲＯＭ交換不用時のコストを低下
させ、実装効率および交換作業の容易性を高める電子部
品交換方法に関する。
交換方法に関し、特にＲＯＭ交換不用時のコストを低下
させ、実装効率および交換作業の容易性を高める電子部
品交換方法に関する。
従来、ＲＯＭの交換が可能なシステムでは、ＩＣソケッ
トを使用し、ＲＯＭだけを取り除いて装着していた。ま
た、ＩＣソケットが使用できないパッケージを用いる場
合には、ＲＯＭ実装専用のボード（ＰＣＢ）を用い、そ
のボードを交換することによって、ＲＯＭを交換してい
た。
トを使用し、ＲＯＭだけを取り除いて装着していた。ま
た、ＩＣソケットが使用できないパッケージを用いる場
合には、ＲＯＭ実装専用のボード（ＰＣＢ）を用い、そ
のボードを交換することによって、ＲＯＭを交換してい
た。
例えば、第２図のように、ボード２０ａおよび２０ｂの
２枚のＰＣＢを用いる場合について述べる。なお、ボー
ド２０ａには、マイクロプロセッサ２１や、入出力装置
、ＲＯＭ２２以外のメモリ（第３図のＲＡＭ４１）等が
あり、第３図（ａ）のメモリマツプで示され、ボード２
０ｂには、ＲＯＭ２２があって、（ｂ）のメモリマツプ
で示される。
２枚のＰＣＢを用いる場合について述べる。なお、ボー
ド２０ａには、マイクロプロセッサ２１や、入出力装置
、ＲＯＭ２２以外のメモリ（第３図のＲＡＭ４１）等が
あり、第３図（ａ）のメモリマツプで示され、ボード２
０ｂには、ＲＯＭ２２があって、（ｂ）のメモリマツプ
で示される。
そして、これらを接続すると、ＲＯＭ２２はシステムバ
スとつながり、（Ｃ）に示すようなメモリマツプとなる
。
スとつながり、（Ｃ）に示すようなメモリマツプとなる
。
この方法では、ＲＯＭ２２の交換が不用な時も、常にＲ
ＯＭ専用ボード（ボード２０ｂ）が必要であるため、Ｐ
ＣＢの実装効率の低下と、コストアップという問題が生
じる。
ＯＭ専用ボード（ボード２０ｂ）が必要であるため、Ｐ
ＣＢの実装効率の低下と、コストアップという問題が生
じる。
また１例えばパッケージの２辺に外部端が下向きに配列
されているｌ） Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ
Ｐａｃｋａｇｅ）形パッケージのＲＯＭと、ＩＣソケッ
トとを用いる場合、第４図に示すようなＩＣソケット４
０ａをＰＣＢ上にハンダ付けし、これにＤＩＰ形パッケ
ージ４０ｂを取り付ける。
されているｌ） Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ
Ｐａｃｋａｇｅ）形パッケージのＲＯＭと、ＩＣソケッ
トとを用いる場合、第４図に示すようなＩＣソケット４
０ａをＰＣＢ上にハンダ付けし、これにＤＩＰ形パッケ
ージ４０ｂを取り付ける。
この場合、使用可能なＲＯＭのパッケージはＤＩＰ形の
みであり、他のパッケージ（例えばサイズや価格面で長
所の多いＳ ＯＰ （Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａ
ｃｋａｇｅ）形等）は使えない。また、ＤＩＰＩＣパッ
ケージＯＭを交換するには、専門の技術を要する。
みであり、他のパッケージ（例えばサイズや価格面で長
所の多いＳ ＯＰ （Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａ
ｃｋａｇｅ）形等）は使えない。また、ＤＩＰＩＣパッ
ケージＯＭを交換するには、専門の技術を要する。
なお、ＩＣパッケージについては、例えば“電子情報通
信ハンドブック、電子情報通信学会編（１９８８）、ｐ
ｐ、８４４〜８４８ ”において述べられている。
信ハンドブック、電子情報通信学会編（１９８８）、ｐ
ｐ、８４４〜８４８ ”において述べられている。
上記従来技術では、パッケージ形の制限があり、また、
交換作業が難しく、一般的ではないという問題があった
。
交換作業が難しく、一般的ではないという問題があった
。
また、常にＲＯＭ専用ボードが必要となるため、ＰＣＢ
の実装効率が低下し、コスト面でも問題があった。
の実装効率が低下し、コスト面でも問題があった。
本発明の目的は、このような問題点を改善し、ＲＯＭの
交換が可能なシステムにおいて、ＲＯＭ交換不用時のコ
ストを低下させ、実装効率および交換作業の容易性を高
める電子部品交換方法を提供することにある。
交換が可能なシステムにおいて、ＲＯＭ交換不用時のコ
ストを低下させ、実装効率および交換作業の容易性を高
める電子部品交換方法を提供することにある。
上記目的を達成するため、本発明の電子部品交換方法は
、交換前に用いられる第１の電子部品（ＲＯＭあるいは
回路）が実装された第１の装置と、交換後に使用される
第２の電子部品が実装された第２の装置と、第１の装置
と第２の装置を接続した場合、接続した旨を通知する手
段（選択回路（１）、選択回路（２））と、その通知手
段からの信号により、第１の電子部品を使用するか第２
の電子部品を使用するかを選択する手段（ＡＮＤ回路、
セレクト信号）とを備え、第１の装置と第２の装置を接
続した場合、その通知手段によって、第２の装置から第
１の装置へ接続を通知する信号を送出し、第１の装置で
は、その通知信号を受けると、その選択手段は第１の電
子部品の代わりに第２の電子部品を選択し、第１の電子
部品の使用を禁止して、第２の電子部品を使用すること
に特徴がある。
、交換前に用いられる第１の電子部品（ＲＯＭあるいは
回路）が実装された第１の装置と、交換後に使用される
第２の電子部品が実装された第２の装置と、第１の装置
と第２の装置を接続した場合、接続した旨を通知する手
段（選択回路（１）、選択回路（２））と、その通知手
段からの信号により、第１の電子部品を使用するか第２
の電子部品を使用するかを選択する手段（ＡＮＤ回路、
セレクト信号）とを備え、第１の装置と第２の装置を接
続した場合、その通知手段によって、第２の装置から第
１の装置へ接続を通知する信号を送出し、第１の装置で
は、その通知信号を受けると、その選択手段は第１の電
子部品の代わりに第２の電子部品を選択し、第１の電子
部品の使用を禁止して、第２の電子部品を使用すること
に特徴がある。
［作用］
本発明においては、交換される前のＲＯＭ、を実装した
第１の装置に、交換対象のＲＯＭ、が実装された第２の
装置を接続すると、第２の装置の選択回路（２）から第
１の装置の選択回路（１）１４に対して、接続を示す信
号が送られ、選択回路（１）は非選択を示す信号を出力
する。
第１の装置に、交換対象のＲＯＭ、が実装された第２の
装置を接続すると、第２の装置の選択回路（２）から第
１の装置の選択回路（１）１４に対して、接続を示す信
号が送られ、選択回路（１）は非選択を示す信号を出力
する。
この信号を受け、第１の装置のＡＮＤ回路では、ＲＯＭ
のセレクト信号に拘らず、常にＲＯＭ、に対して非選択
の信号を送る。
のセレクト信号に拘らず、常にＲＯＭ、に対して非選択
の信号を送る。
さらに、第２の装置では、第１の装置からのセレクト信
号をＲＯＭ、に入力する。
号をＲＯＭ、に入力する。
これらのＲＯＭ交換用回路（ＡＮＤ回路、選択回路（１
）、選択回路（２））は安価に構成でき、交換作業は容
易である。また、ＲＯＭを交換しない時には、第２の装
置は不要となるのでコストを低減することができる。
）、選択回路（２））は安価に構成でき、交換作業は容
易である。また、ＲＯＭを交換しない時には、第２の装
置は不要となるのでコストを低減することができる。
さらに、ＲＯＭを他の回路に変更することによって、回
路の交換作業を容易とし、システムの拡張性を向上させ
ることができる。
路の交換作業を容易とし、システムの拡張性を向上させ
ることができる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第１図は、本発明の一実施例におけるデータ処理装置の
構成図、第５図は本発明の一実施例におけるＡＮＤ回路
および選択回路の構成図、第６図は本発明の一実施例に
おけるＲＯＭ交換時のメモリマツプを示す説明図である
。
構成図、第５図は本発明の一実施例におけるＡＮＤ回路
および選択回路の構成図、第６図は本発明の一実施例に
おけるＲＯＭ交換時のメモリマツプを示す説明図である
。
第１図において、１０ａは交換可能なＲＯＭ部分を含む
ボード、１０ｂは交換対象のＲＯＭ部分を含むボードで
ある。また、ボードｌｏａは、マイクロプロセッサ１１
．交換されるＲＯＭ、１２、ＡＮＤ回路１３、選択回路
（１）１４を含み、ボード１０ｂは、交換後に使用され
るＲＯＭ、１５、選択回路（２）１６を含む。
ボード、１０ｂは交換対象のＲＯＭ部分を含むボードで
ある。また、ボードｌｏａは、マイクロプロセッサ１１
．交換されるＲＯＭ、１２、ＡＮＤ回路１３、選択回路
（１）１４を含み、ボード１０ｂは、交換後に使用され
るＲＯＭ、１５、選択回路（２）１６を含む。
また、ＲＯＭ ＋２は、マイクロプロセッサ１１のアド
レスバス１８およびデータバス１７に接続される。
レスバス１８およびデータバス１７に接続される。
また、選択回路（１）１４は、ボード１０ｂが接続され
た場合、選択回路（２）１６からの信号を受は取る。ま
た、接続されていない場合には、選択回路（２）１６か
らの信号が無い状態を検知して、出力をＡＮＤ回路１３
に送る。
た場合、選択回路（２）１６からの信号を受は取る。ま
た、接続されていない場合には、選択回路（２）１６か
らの信号が無い状態を検知して、出力をＡＮＤ回路１３
に送る。
また、ＡＮＤ回路１３には、選択回路（１）１４の出力
の他に、ＲＯＭのセレクト信号が入力される。そして、
ＡＮＤ回路１３の出力はＲＯＭ、１２のセレクト入力と
なる。
の他に、ＲＯＭのセレクト信号が入力される。そして、
ＡＮＤ回路１３の出力はＲＯＭ、１２のセレクト入力と
なる。
また、ＲＯＭ、ｌ ５は、ボード１０ａとボード１０ｂ
が接続された場合、アドレスバス１８およびデータバス
エフに接続されて、セレクト入力はボード］Ｏａからの
セレクト信号と接続される。
が接続された場合、アドレスバス１８およびデータバス
エフに接続されて、セレクト入力はボード］Ｏａからの
セレクト信号と接続される。
また、選択回路（２）１６は、ボード１０ａにボード１
０ｂが接続されていることを示す信号を送る。
０ｂが接続されていることを示す信号を送る。
次に、ＡＮＤ回路１３および選択回路１４．１６の構成
例について述べる。
例について述べる。
第５図のように、ボード１０ａ側にあるＡＮＤ回路】３
は１個のアンドゲートで構成され、選択回路（１）１４
は１個の抵抗で構成される。また、ボード１０ｂ側にあ
る選択回路（２）１６は、端子のみで素子は不要である
。
は１個のアンドゲートで構成され、選択回路（１）１４
は１個の抵抗で構成される。また、ボード１０ｂ側にあ
る選択回路（２）１６は、端子のみで素子は不要である
。
従って、本実施例では、ＲＯＭ、１２とＲＯＭ。
１５の交換用回路が安価に構成できる。
次に、ＲＯＭ交換時におけるシステムのメモリマツプに
ついて述べる。
ついて述べる。
本実施例では、ボード１０ａには、第６図（ａ）のよう
に、メモリマツプのＲＡＭ６１とＲＯＭ。
に、メモリマツプのＲＡＭ６１とＲＯＭ。
１２が実装され、ボード１０ｂには、（ｂ）のように、
ボード１０ａのＲＯＭ、１２とオーバラップする部分の
ＲＯＭ、１５が実装されている。
ボード１０ａのＲＯＭ、１２とオーバラップする部分の
ＲＯＭ、１５が実装されている。
まず、ボード１０ａだけの構成の時は、ＲＯＭ１２を使
用して動作する。この時、選択回路（１）１４は、選択
回路（２）１６からの入力が無いため、選択されている
ことを示すｒＯＪ を出力する。そして、ＡＮＤ回路１
３は、選択回路（１）１４からの入力を受けて、セレク
ト信号が選択を示した時はＲＯＭ、１２を選択する。す
なわち、（ａ）に示したメモリマツプで動作する。
用して動作する。この時、選択回路（１）１４は、選択
回路（２）１６からの入力が無いため、選択されている
ことを示すｒＯＪ を出力する。そして、ＡＮＤ回路１
３は、選択回路（１）１４からの入力を受けて、セレク
ト信号が選択を示した時はＲＯＭ、１２を選択する。す
なわち、（ａ）に示したメモリマツプで動作する。
次に、ボード１０ｂを接続した時は、選択回路（２）１
６から選択回路（１）１４に対し、ボードが接続された
ことを示す「１」の信号が送られる。
６から選択回路（１）１４に対し、ボードが接続された
ことを示す「１」の信号が送られる。
そして、選択回路（１）１４からは選択されないｒｌＪ
を出力し、ＡＮＤ回路１３では、一方の入力が選択され
ないため、セレクト信号に拘らず、常にＲＯＭ、１２に
非選択の信号を送る。一方、ボード１０ｂは、ボード１
０ａからのセレクト信号をＲＯＭ、１５に入力している
ので、セレクト信号が選択を示した時はＲＯＭ、１５が
選択される。すなわち、ボード１０ｂが接続された時の
メモリマツプは（Ｃ）のようになり、ＲＯＭ、１２とＲ
ＯＭ、１５は交換される。
を出力し、ＡＮＤ回路１３では、一方の入力が選択され
ないため、セレクト信号に拘らず、常にＲＯＭ、１２に
非選択の信号を送る。一方、ボード１０ｂは、ボード１
０ａからのセレクト信号をＲＯＭ、１５に入力している
ので、セレクト信号が選択を示した時はＲＯＭ、１５が
選択される。すなわち、ボード１０ｂが接続された時の
メモリマツプは（Ｃ）のようになり、ＲＯＭ、１２とＲ
ＯＭ、１５は交換される。
なお１本実施例では、ＲＯＭが交換可能なシステムにつ
いて述べたが、ＲＯＭ、１２とＲＯＭ、＋５をそれぞれ
回路に変更することにより、ＲＯＭ以外の回路が交換可
能なシステムにも適用することができる。
いて述べたが、ＲＯＭ、１２とＲＯＭ、＋５をそれぞれ
回路に変更することにより、ＲＯＭ以外の回路が交換可
能なシステムにも適用することができる。
［発明の効果］
本発明によれば、ＲＯＭの交換可能なシステムにおいて
、交換される前の第１のＲＯＭを実装した装置に変更を
加えることなく、交換される第２のＲＯＭが実装された
第２の装置を接続するだけで、第２のＲＯＭに交換する
ことができるので、交換作業が容易である。さらに、Ｒ
ＯＭを交換しない時には、第２の装置は不要となるので
コストを低減することができる。
、交換される前の第１のＲＯＭを実装した装置に変更を
加えることなく、交換される第２のＲＯＭが実装された
第２の装置を接続するだけで、第２のＲＯＭに交換する
ことができるので、交換作業が容易である。さらに、Ｒ
ＯＭを交換しない時には、第２の装置は不要となるので
コストを低減することができる。
また、ＲＯＭを他の回路に変更し、ＲＯＭ以外の回路が
交換可能なシステムに適用することによって、回路の交
換作業を容易とし、システムの拡張性を向上させること
ができる。
交換可能なシステムに適用することによって、回路の交
換作業を容易とし、システムの拡張性を向上させること
ができる。
第１図は本発明の一実施例におけるデータ処理装置の構
成図、第２図は従来のデータ処理装置の構成図、第３図
は従来のＲＯＭ交換時のメモリマツプを示す説明図、第
４図は従来のＲＯＭ交換方法を示す説明図、第５図は本
発明の一実施例におけるＡＮＤ回路および選択回路の構
成図、第６図は本発明の一実施例におけるＲＯＭ交換時
のメモリマツプを示す説明図である。 １０ａ、１０ｂ：ボード、１１ ：’イク口プロセッサ
、 Ｉ ２ ： ＲＯＭ、、 Ｉ ３ ：ＡＮＤ回
路、１４：選択回路（１）、 １５ ： ＲＯＭ、、
１６ ：選択回路（２）、１７：データバス、１８
ニアドレスバス。 ２０ａ、２０ｂ：ボード、２１：マイクロプロセッサ、
２２：ＲＯＭ、２３ニアドレスバス、２４：データバス
、３１ ：ＲＡＭ、４０ａ ： ＩＣソケット、４０ｂ
＋ＤＩＰ形パツケージ、６１：ＲＡＭ。 第 図 第 図 （ａｌ 第 第 図 セレク嬬号
成図、第２図は従来のデータ処理装置の構成図、第３図
は従来のＲＯＭ交換時のメモリマツプを示す説明図、第
４図は従来のＲＯＭ交換方法を示す説明図、第５図は本
発明の一実施例におけるＡＮＤ回路および選択回路の構
成図、第６図は本発明の一実施例におけるＲＯＭ交換時
のメモリマツプを示す説明図である。 １０ａ、１０ｂ：ボード、１１ ：’イク口プロセッサ
、 Ｉ ２ ： ＲＯＭ、、 Ｉ ３ ：ＡＮＤ回
路、１４：選択回路（１）、 １５ ： ＲＯＭ、、
１６ ：選択回路（２）、１７：データバス、１８
ニアドレスバス。 ２０ａ、２０ｂ：ボード、２１：マイクロプロセッサ、
２２：ＲＯＭ、２３ニアドレスバス、２４：データバス
、３１ ：ＲＡＭ、４０ａ ： ＩＣソケット、４０ｂ
＋ＤＩＰ形パツケージ、６１：ＲＡＭ。 第 図 第 図 （ａｌ 第 第 図 セレク嬬号
Claims (1)
- （１）データ処理装置の電子部品交換方法において、交
換前に用いられる第１の電子部品が実装された第１の装
置と、交換後に使用される第２の電子部品が実装された
第２の装置と、第１の装置と第２の装置を接続した場合
、接続した旨を通知する手段と、該通知手段からの信号
により、第１の電子部品を使用するか第２の電子部品を
使用するかを選択する手段とを備え、第１の装置と第２
の装置を接続した場合、該通知手段によって、第２の装
置から第１の装置へ通知信号を送出し、第１の装置では
、該選択手段によって第１の電子部品の使用を禁止し、
第１の電子部品の代わりに第２の電子部品を使用するこ
とを特徴とする電子部品交換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175637A JPH0464154A (ja) | 1990-07-03 | 1990-07-03 | 電子部品交換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175637A JPH0464154A (ja) | 1990-07-03 | 1990-07-03 | 電子部品交換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464154A true JPH0464154A (ja) | 1992-02-28 |
Family
ID=15999571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175637A Pending JPH0464154A (ja) | 1990-07-03 | 1990-07-03 | 電子部品交換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464154A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986249A (en) * | 1994-10-20 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | High frequency heating apparatus for providing a uniform heating of an object |
| US6274859B1 (en) | 1994-04-07 | 2001-08-14 | Matsushita Electric Industrial Co., Ltd. | High frequency heating apparatus for selective heating of a desired portion of an object |
| JPWO2016006249A1 (ja) * | 2014-07-10 | 2017-04-27 | パナソニックＩｐマネジメント株式会社 | マイクロ波加熱装置 |
-
1990
- 1990-07-03 JP JP2175637A patent/JPH0464154A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172348B1 (en) | 1994-04-07 | 2001-01-09 | Matsushita Electric Industrial Co., Ltd. | High frequency heating apparatus |
| US6274859B1 (en) | 1994-04-07 | 2001-08-14 | Matsushita Electric Industrial Co., Ltd. | High frequency heating apparatus for selective heating of a desired portion of an object |
| US5986249A (en) * | 1994-10-20 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | High frequency heating apparatus for providing a uniform heating of an object |
| JPWO2016006249A1 (ja) * | 2014-07-10 | 2017-04-27 | パナソニックＩｐマネジメント株式会社 | マイクロ波加熱装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030061428A1 (en) | Dynamic master/slave configuration for multiple expansion modules | |
| CN114089713A (zh) | 一种基于uds的通信方法、ecu及上位机 | |
| JPH0464154A (ja) | 電子部品交換方法 | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| US5511229A (en) | Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths | |
| JPH0333927A (ja) | 電子機器 | |
| JP2942967B2 (ja) | 基板ｃａｄ装置 | |
| US20050005048A1 (en) | Host apparatus, electronic device, and transmission system control method | |
| JP2531084B2 (ja) | 部品間隙チェック装置 | |
| JP3238835B2 (ja) | 部品シンボル表示方法及びそのプリント配線板 | |
| JPS6126159A (ja) | 情報処理装置 | |
| EP1059584A2 (en) | Method and apparatus for generating test pattern for circuit blocks | |
| JP2969836B2 (ja) | プリント板ｃａｄ装置の部品配置方法 | |
| JPH06324722A (ja) | プログラマブルコントローラ | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| CN114141765A (zh) | 集成电路布线方法、装置及终端设备 | |
| JPH11272607A (ja) | シリアルバスシステム | |
| JPH04222002A (ja) | 表示器 | |
| JP2859913B2 (ja) | エミュレーションテスタ | |
| JPH0355614A (ja) | 電子機器 | |
| JPS59170943A (ja) | プログラム修正ロ−ド方式 | |
| JPS62165261A (ja) | マイクロプロセツサボ−ド | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JP2005284848A (ja) | エミュレーション装置 |