JPH0462081B2 - - Google Patents
Info
- Publication number
- JPH0462081B2 JPH0462081B2 JP2883986A JP2883986A JPH0462081B2 JP H0462081 B2 JPH0462081 B2 JP H0462081B2 JP 2883986 A JP2883986 A JP 2883986A JP 2883986 A JP2883986 A JP 2883986A JP H0462081 B2 JPH0462081 B2 JP H0462081B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- controller
- synchronization
- data
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 42
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2重化コントローラの制御権の切換を
プロセスに悪影響を与えることなく速やかに行う
のに好適な2重化コントローラの制御方法に関す
る。
プロセスに悪影響を与えることなく速やかに行う
のに好適な2重化コントローラの制御方法に関す
る。
プロセス入出力装置のみを共用する2重化コン
トローラにおける制御権の切換時のワインドアツ
プ運転を防止する方法として、従来、特開昭57−
86972号公報や特開昭59−36801号公報に記載され
ているような方法が知られている。前者は、制御
権を有するコントローラ(以下制御側と略す)の
みが制御演算を行い、制御側がプラントデータベ
ースに書き込み動作を行つたアドレスを2重化制
御部がとらえ、アドレスに格納されたデータを制
御側から読み出し制御権を持たないコントローラ
(以下待機側と略す)の対応するアドレスに対し
書き込むようにしている。この方法では、制御側
から待機側へのプラントデータベースの転写は確
実に可能であり、制御権切換時のワインドアツプ
運転が防止できるものの、2重化制御部の動作に
は高速性が要求されるため、実用化するには専用
のハードウエアが必要であり高価なものとなる。
また後者は、制御側のコントローラのみが制御演
算を行い、同コントローラが2重系の切換部内の
メモリに自らの全プラントデータベースの内容を
周期的に書き込み、制御権が切換つたタイミング
にて2重系の切換部がメモリより、新たに制御権
を得たコントローラヘプラントデータベースの内
容を転写している。この方法においては2重系切
換部への書込動作およびコピー動作の高速性およ
び切換部内の充分なメモリ容量が必要であり実用
化するには専用のハードウエアが必要となる。ま
た、制御権が切換つたタイミングで待機側ヘプラ
ントデータベースのコピーを行うため待機側が制
御権を得てから制御演算を引き継ぐまでに時間を
要する。
トローラにおける制御権の切換時のワインドアツ
プ運転を防止する方法として、従来、特開昭57−
86972号公報や特開昭59−36801号公報に記載され
ているような方法が知られている。前者は、制御
権を有するコントローラ(以下制御側と略す)の
みが制御演算を行い、制御側がプラントデータベ
ースに書き込み動作を行つたアドレスを2重化制
御部がとらえ、アドレスに格納されたデータを制
御側から読み出し制御権を持たないコントローラ
(以下待機側と略す)の対応するアドレスに対し
書き込むようにしている。この方法では、制御側
から待機側へのプラントデータベースの転写は確
実に可能であり、制御権切換時のワインドアツプ
運転が防止できるものの、2重化制御部の動作に
は高速性が要求されるため、実用化するには専用
のハードウエアが必要であり高価なものとなる。
また後者は、制御側のコントローラのみが制御演
算を行い、同コントローラが2重系の切換部内の
メモリに自らの全プラントデータベースの内容を
周期的に書き込み、制御権が切換つたタイミング
にて2重系の切換部がメモリより、新たに制御権
を得たコントローラヘプラントデータベースの内
容を転写している。この方法においては2重系切
換部への書込動作およびコピー動作の高速性およ
び切換部内の充分なメモリ容量が必要であり実用
化するには専用のハードウエアが必要となる。ま
た、制御権が切換つたタイミングで待機側ヘプラ
ントデータベースのコピーを行うため待機側が制
御権を得てから制御演算を引き継ぐまでに時間を
要する。
一方、シーケンス制御に関しては例えば特開昭
59−11403号公報に記載されているような方法が
知られている。この方法は、特開昭59−36801号
公報に記載された方法と同じ切換方式を採用し、
シーケンス制御に関する実行個所を示すポインタ
値を2重制御演算部内のメモリに書込むことによ
つて、制御権切換におけるシーケンス制御の連続
性を保つようにしている。しかし、ポインタ値の
更新処理は、シーケンスの実行単位毎(プログラ
ムカウンタ等)に更新する必要があり、制御側の
処理負荷が問題となる。
59−11403号公報に記載されているような方法が
知られている。この方法は、特開昭59−36801号
公報に記載された方法と同じ切換方式を採用し、
シーケンス制御に関する実行個所を示すポインタ
値を2重制御演算部内のメモリに書込むことによ
つて、制御権切換におけるシーケンス制御の連続
性を保つようにしている。しかし、ポインタ値の
更新処理は、シーケンスの実行単位毎(プログラ
ムカウンタ等)に更新する必要があり、制御側の
処理負荷が問題となる。
以上説明した従来技術では待機側のコントロー
ルが制御演算を行つていないため、制御権の切換
時に生じるワインドアツプ運転を防止するため
に、制御側のメモリ内容を待機側に高速に転写す
る必要が生じ、専用のハードウエアの存在なしに
は実用化が困難である。
ルが制御演算を行つていないため、制御権の切換
時に生じるワインドアツプ運転を防止するため
に、制御側のメモリ内容を待機側に高速に転写す
る必要が生じ、専用のハードウエアの存在なしに
は実用化が困難である。
この問題点を解決するには、プロセス入出力装
置(以下PI/Oと略す)からの入力のみ制御側、
待機側のコントローラが入力可能な構成とし、制
御権の有無にかかわらずシーケンス制御演算を行
い、待機側のPI/Oへの出力のみを抑止する方
法が考えられる。しかしながら制御演算を同時に
実行した場合両コントローラのクロツクのずれ等
によつて、同期がとれなくなる可能性があり、制
御権切換時に生じるワインドアツプ運転を防止で
きない。
置(以下PI/Oと略す)からの入力のみ制御側、
待機側のコントローラが入力可能な構成とし、制
御権の有無にかかわらずシーケンス制御演算を行
い、待機側のPI/Oへの出力のみを抑止する方
法が考えられる。しかしながら制御演算を同時に
実行した場合両コントローラのクロツクのずれ等
によつて、同期がとれなくなる可能性があり、制
御権切換時に生じるワインドアツプ運転を防止で
きない。
本発明の目的は特別なハードウエアを設けるこ
となく2重系の切換の際に生ずるワインドアツプ
運転を防止することが可能な2重化コントローラ
の制御方法を提供することにある。
となく2重系の切換の際に生ずるワインドアツプ
運転を防止することが可能な2重化コントローラ
の制御方法を提供することにある。
2台のコントローラに一連のシーケンス制御演
算が終了する毎にカウントしてゆくエンドレス・
カウンタ(以下同期用カウンタと略す)を設け、
このカウタのカウント値を制御側から待機側へ送
信し、待機側のコントローラは自己のカウント値
と制御側から送られてきたカウント値を比較す
る。カウント値の比較によつて両コントローラ間
の制御演算に生じる同期ずれを検出し、待機側に
て同期ずれが検出された場合に、制御側に対して
同期ずれが生じた旨を通知する。待機側からの同
期ずれの報告を受けた制御側のコントローラは待
機側が同期をとるために必要なシーケンス制御演
算関連のワークデータを待機側コントローラに与
える。待機側コントローラはワークデータにもと
づいて同期処理を行つた後にシーケンス制御演算
を再開するようにする。
算が終了する毎にカウントしてゆくエンドレス・
カウンタ(以下同期用カウンタと略す)を設け、
このカウタのカウント値を制御側から待機側へ送
信し、待機側のコントローラは自己のカウント値
と制御側から送られてきたカウント値を比較す
る。カウント値の比較によつて両コントローラ間
の制御演算に生じる同期ずれを検出し、待機側に
て同期ずれが検出された場合に、制御側に対して
同期ずれが生じた旨を通知する。待機側からの同
期ずれの報告を受けた制御側のコントローラは待
機側が同期をとるために必要なシーケンス制御演
算関連のワークデータを待機側コントローラに与
える。待機側コントローラはワークデータにもと
づいて同期処理を行つた後にシーケンス制御演算
を再開するようにする。
ここで、ワークデータとはコントローラがシー
ケンス制御演算の一制御周期毎に関連して参照し
たりメモリに書込みされるデータのことで、例え
ばPI/O入出力データやシーケンス演算処理で
得られた結果によりメモリに書き込まれるデータ
のことである。
ケンス制御演算の一制御周期毎に関連して参照し
たりメモリに書込みされるデータのことで、例え
ばPI/O入出力データやシーケンス演算処理で
得られた結果によりメモリに書き込まれるデータ
のことである。
プロセス制御向コントローラの制御演算は、従
来の工業計器にて行われていたPID演算等のフイ
ードバツクループに対応する制御演算を行う
DDC(Direct Digital Control)演算と、バルブ、
モータ、リレー、スイツチ等のオン・オフ指令お
よび誤操作・誤動作に対するインターロツクをと
るためのシーケンス制御演算に分かれる。制御
側、待機側の切換がプロセスに対するワインドア
ツプ運転とならぬようにするために、DDC、シ
ーケンス両制御演算に関連するプラントデータベ
ースの内容を等しくする必要がある。本発明では
制御側、待機側とも同じ設定値、パラメータのも
とに、同じPI/Oからの入力によつて制御演算
を行うため、両コントローラのクロツク等のずれ
がなければプラントデータベースは等しくなる。
したがつて、両コントローラのプラントデータベ
ースを等しくするために制御側から待機側へ中間
ワーク等を伝送する必要がなくなり、結果的に制
御側から待機側へ伝送するデータ量が減らる。こ
のため、特別なハードウエアを設ける必要がなく
なる。クロツク等のずれによつて生じる同期ずれ
によつて、両コントローラのプラントデータベー
スの不一致が生じた場合に同期カウンタのカウン
ト値によつて同期ずれを検出することによつて、
とくに同期ずれがプロセスに与える影響が大きい
シーケンス制御演算の同期ずれの検出が可能とな
る。また、同期ずれの復旧方法は、コントローラ
で行われているシーケンス制御演算に関するプラ
ントデータベースについてのみ行うことにより、
シーケンス制御の同期化を維持できると同時に制
御側から待機側への伝送量を最少限におさえてい
る。シーケンス制御関連のプラントデータベース
はピツト情報が多く、伝送量は少なくなる。ま
た、DDC演算では、フイードエバツクループを
構成しているため、一時的なプラントデータベー
スの不一致があつた場合でも、これを小さくする
作用が制御演算自体にあるため、同期ずれの復旧
を行う必要がない。
来の工業計器にて行われていたPID演算等のフイ
ードバツクループに対応する制御演算を行う
DDC(Direct Digital Control)演算と、バルブ、
モータ、リレー、スイツチ等のオン・オフ指令お
よび誤操作・誤動作に対するインターロツクをと
るためのシーケンス制御演算に分かれる。制御
側、待機側の切換がプロセスに対するワインドア
ツプ運転とならぬようにするために、DDC、シ
ーケンス両制御演算に関連するプラントデータベ
ースの内容を等しくする必要がある。本発明では
制御側、待機側とも同じ設定値、パラメータのも
とに、同じPI/Oからの入力によつて制御演算
を行うため、両コントローラのクロツク等のずれ
がなければプラントデータベースは等しくなる。
したがつて、両コントローラのプラントデータベ
ースを等しくするために制御側から待機側へ中間
ワーク等を伝送する必要がなくなり、結果的に制
御側から待機側へ伝送するデータ量が減らる。こ
のため、特別なハードウエアを設ける必要がなく
なる。クロツク等のずれによつて生じる同期ずれ
によつて、両コントローラのプラントデータベー
スの不一致が生じた場合に同期カウンタのカウン
ト値によつて同期ずれを検出することによつて、
とくに同期ずれがプロセスに与える影響が大きい
シーケンス制御演算の同期ずれの検出が可能とな
る。また、同期ずれの復旧方法は、コントローラ
で行われているシーケンス制御演算に関するプラ
ントデータベースについてのみ行うことにより、
シーケンス制御の同期化を維持できると同時に制
御側から待機側への伝送量を最少限におさえてい
る。シーケンス制御関連のプラントデータベース
はピツト情報が多く、伝送量は少なくなる。ま
た、DDC演算では、フイードエバツクループを
構成しているため、一時的なプラントデータベー
スの不一致があつた場合でも、これを小さくする
作用が制御演算自体にあるため、同期ずれの復旧
を行う必要がない。
以下、本発明の一実施例を図面を用いて説明す
る。
る。
第1図において、2重化コントローラ10aお
よび10bは、PI/Oバス14を経由してPI/
O15を共用しており、データウエー16、制御
権の切換を行うための制御信号を授受する切換ロ
ジツク用バス13にて結合されている。ここでデ
ータウエー16は、2重化された両コントローラ
のみならず、マン・マシン・システムにも接続さ
れており、種々のデータ送受信に使用される。す
なわち、本発明では、制御側、待機側の制御演算
の同期化のための伝送情報が少なくてすむため、
多くのプロセス制御用コントローラが有するマ
ン・マシンおよび他コントローラとの通信用に設
けられたデータウエーを用いて制御側、待機側の
データ授受が可能となつている。また、データウ
エー16は本実施例では2重化しており、2重化
された両コントローラ間のデータ授受をより確実
なものとしている。
よび10bは、PI/Oバス14を経由してPI/
O15を共用しており、データウエー16、制御
権の切換を行うための制御信号を授受する切換ロ
ジツク用バス13にて結合されている。ここでデ
ータウエー16は、2重化された両コントローラ
のみならず、マン・マシン・システムにも接続さ
れており、種々のデータ送受信に使用される。す
なわち、本発明では、制御側、待機側の制御演算
の同期化のための伝送情報が少なくてすむため、
多くのプロセス制御用コントローラが有するマ
ン・マシンおよび他コントローラとの通信用に設
けられたデータウエーを用いて制御側、待機側の
データ授受が可能となつている。また、データウ
エー16は本実施例では2重化しており、2重化
された両コントローラ間のデータ授受をより確実
なものとしている。
以下の構成はコントローラ10a,10bとも
同一であるため、コントローラ10aについて説
明する。10aは中央演算装置(CPU)であり、
アドレス/データバス11eを通じて、メモリ1
1b、伝送コントローラ11d、診断回路11
f、PI/Oインターフエース(PI/OIF)11g
に接続されており、これらにアクセス可能となつ
ている。メモリ11bは、DDC、シーケンス制
御を行うための制御演算処理・2重化コントロー
ラの制御処理・データウエー16とのデータ送受
信処理等を行うプログラムおよびプラントデータ
ベース、同期用カウンタ、伝送用のバツフアエリ
アを有する。本実施例では、特別なハードウエ
ア、カウンタを用いることなし、メモリ11bの
特定の番地をカウンタとして使用している。
同一であるため、コントローラ10aについて説
明する。10aは中央演算装置(CPU)であり、
アドレス/データバス11eを通じて、メモリ1
1b、伝送コントローラ11d、診断回路11
f、PI/Oインターフエース(PI/OIF)11g
に接続されており、これらにアクセス可能となつ
ている。メモリ11bは、DDC、シーケンス制
御を行うための制御演算処理・2重化コントロー
ラの制御処理・データウエー16とのデータ送受
信処理等を行うプログラムおよびプラントデータ
ベース、同期用カウンタ、伝送用のバツフアエリ
アを有する。本実施例では、特別なハードウエ
ア、カウンタを用いることなし、メモリ11bの
特定の番地をカウンタとして使用している。
伝送コントローラ11dは伝送インターフエー
ス(伝送I/F)11cを通じてデータウエー1
6に、またアドレス/データバス11eを通じ
て、CPU10a、メモリ11bに接続されてお
り、メモリ10bとデータウエー16間のデータ
送受信処理を行う。PI/Oインターフエース1
1gは切換回路11h、PI/Oバス14を通じ
てプロセス入出力装置(PI/O)15に接続さ
れている。診断回路11fはアドレス/データバ
ス11e、切換回路11h、切換ロジツク用バス
13に接続されており、アドレス/データバス1
1eに接続されている構成要素の異常診断および
その結果の切換ロジツク用バス13を通じた診断
回路12fへの通知、自己の診断結果と、切換ロ
ジツク用バス13から検知した診断回路12fの
診断結果より、コントローラ10aが制御権を得
るべきか否かの判定を行い、制御権を有する場合
に限り切換回路11hによつてPI/OI/F11gと
PI/Oバス14を接続し、コントローラ10a
のPI/O15へのアクセスを可能とする。
ス(伝送I/F)11cを通じてデータウエー1
6に、またアドレス/データバス11eを通じ
て、CPU10a、メモリ11bに接続されてお
り、メモリ10bとデータウエー16間のデータ
送受信処理を行う。PI/Oインターフエース1
1gは切換回路11h、PI/Oバス14を通じ
てプロセス入出力装置(PI/O)15に接続さ
れている。診断回路11fはアドレス/データバ
ス11e、切換回路11h、切換ロジツク用バス
13に接続されており、アドレス/データバス1
1eに接続されている構成要素の異常診断および
その結果の切換ロジツク用バス13を通じた診断
回路12fへの通知、自己の診断結果と、切換ロ
ジツク用バス13から検知した診断回路12fの
診断結果より、コントローラ10aが制御権を得
るべきか否かの判定を行い、制御権を有する場合
に限り切換回路11hによつてPI/OI/F11gと
PI/Oバス14を接続し、コントローラ10a
のPI/O15へのアクセスを可能とする。
次に、動作を説明する。以下の説明ではコント
ローラ10aを制御側、コントローラ10bを待
機側とする。
ローラ10aを制御側、コントローラ10bを待
機側とする。
まず通常処理について説明する。コントローラ
10aは、PI/O15よりPI/Oバス14、切
換回路11h、PI/OI/F11gを通じてプロセス
データを入力し、CPU11aが、メモリ11b
のDDCおよびシーケンスの制御演算処理プログ
ラムを逐次参照、実行し、制御演算結果をプラン
トデータベースに反映し、さらにPI/OI/F11g、
切換回路11h、PI/Oバス14を通じPI/O
に出力する。ここでシーケンス制御演算終了時
に、同期用カウンタのカウント値を更新する。ま
た、メモリ11bの送信処理プログラムもCPU
11aにて実行され、PI/O15から入力した
プロセスデータおよび上記同期用カウンタのカウ
ント値をコントローラ10bに対して送信するこ
とを伝送コントローラ11dに対して要求する。
送信処理プログラムのフローを第3図に示す。第
3図のS31,S32,S33のバスがここでの
処理にあたる。伝送コントローラ11dは、要求
受付後、伝送I/F11c、データウエー16を
通して、メモリ11bの所定のエリアに格納され
たPI/O15からの入力データおよび同期用カ
ウンタのカウント値をコントローラ10bに対し
て送信する。以上の動作は、CPU11aのタイ
マー管理機能により、周期的に行われる。一方、
待機側のコントローラ10bにおいても同様に、
CPU12aが、メモリ12b内のDDCおよびシ
ーケンスの制御演算処理を逐次実行するが、切換
回路12hによりPI/Oバス14と切離されて
いるため、自らがPI/O15にアクセスして取込ん
だ入力データではなく、コントローラ10aより
送信された上記PI/Oからの入力データを用い
て制御演算を行い、演算結果はメモリ12bのプ
ラントデータベースに反映するのみでPI/O1
5への出力処理は行わない。また、コントローラ
10aよりデータウエー16経由で受信したデー
タの受信は、伝送I/F12cを通して伝送コン
トローラ12dが行う。伝送コントローラ12d
は、本受信データをメモリ12bの所定エリアに
転送し、CPU12aにアドレス/データバス1
2eを経由して、データ受信のあつたことを通知
する。CPU12aは、本データ受信にて、第4
図に示した受信処理プログラムを起動する。受信
処理プログラムはメモリ12bに格納されてい
る。本処理では自コントローラには制御権がない
ためステツプS41の判定処理にてステツプS4
1へ分岐し、PI/O入力データと同期用カウン
タ値の受信のためステツプS41ではステツプS
42に分岐する。ステツプS42にて、自コント
ローラ内のシーケンス制御演算終了時の同期用カ
ウンタ値と比較を行い同期ずれが起こつているか
否かの検定をする。偏差が許容範囲内であれば何
もせず、許容範囲を越えていれば同期ずれが起こ
つていると判断しステツプS43にて、コントロ
ーラ10aへ同期化要求を伝送コントローラ12
d、伝送I/F12c、データウエー16を通じ
て送信する。
10aは、PI/O15よりPI/Oバス14、切
換回路11h、PI/OI/F11gを通じてプロセス
データを入力し、CPU11aが、メモリ11b
のDDCおよびシーケンスの制御演算処理プログ
ラムを逐次参照、実行し、制御演算結果をプラン
トデータベースに反映し、さらにPI/OI/F11g、
切換回路11h、PI/Oバス14を通じPI/O
に出力する。ここでシーケンス制御演算終了時
に、同期用カウンタのカウント値を更新する。ま
た、メモリ11bの送信処理プログラムもCPU
11aにて実行され、PI/O15から入力した
プロセスデータおよび上記同期用カウンタのカウ
ント値をコントローラ10bに対して送信するこ
とを伝送コントローラ11dに対して要求する。
送信処理プログラムのフローを第3図に示す。第
3図のS31,S32,S33のバスがここでの
処理にあたる。伝送コントローラ11dは、要求
受付後、伝送I/F11c、データウエー16を
通して、メモリ11bの所定のエリアに格納され
たPI/O15からの入力データおよび同期用カ
ウンタのカウント値をコントローラ10bに対し
て送信する。以上の動作は、CPU11aのタイ
マー管理機能により、周期的に行われる。一方、
待機側のコントローラ10bにおいても同様に、
CPU12aが、メモリ12b内のDDCおよびシ
ーケンスの制御演算処理を逐次実行するが、切換
回路12hによりPI/Oバス14と切離されて
いるため、自らがPI/O15にアクセスして取込ん
だ入力データではなく、コントローラ10aより
送信された上記PI/Oからの入力データを用い
て制御演算を行い、演算結果はメモリ12bのプ
ラントデータベースに反映するのみでPI/O1
5への出力処理は行わない。また、コントローラ
10aよりデータウエー16経由で受信したデー
タの受信は、伝送I/F12cを通して伝送コン
トローラ12dが行う。伝送コントローラ12d
は、本受信データをメモリ12bの所定エリアに
転送し、CPU12aにアドレス/データバス1
2eを経由して、データ受信のあつたことを通知
する。CPU12aは、本データ受信にて、第4
図に示した受信処理プログラムを起動する。受信
処理プログラムはメモリ12bに格納されてい
る。本処理では自コントローラには制御権がない
ためステツプS41の判定処理にてステツプS4
1へ分岐し、PI/O入力データと同期用カウン
タ値の受信のためステツプS41ではステツプS
42に分岐する。ステツプS42にて、自コント
ローラ内のシーケンス制御演算終了時の同期用カ
ウンタ値と比較を行い同期ずれが起こつているか
否かの検定をする。偏差が許容範囲内であれば何
もせず、許容範囲を越えていれば同期ずれが起こ
つていると判断しステツプS43にて、コントロ
ーラ10aへ同期化要求を伝送コントローラ12
d、伝送I/F12c、データウエー16を通じ
て送信する。
次に、同期ずれが起こつた場合の動作を説明す
る。
る。
ステツプS43にて送られた同期化要求をデー
タウエー16経由で受信したコントローラ10a
は、同期化要求を受信した場合に限り、メモリ1
0aのプラントデータベースより、シーケンス制
御演算関連のワークデータをすべてをコントロー
ラ10bに対して送信する。第3図のフローにお
いて、ステツプS32の判定にて、待機側よりの
同期化要求有によつてシーケンス制御演算関連の
ワークデータを全点待機側のコントローラに送信
するステツプS34に分岐するパスに相当する。
ステツプS34にて送信されたワークデータを受
信した待機側コントローラ10bは、無条件に受
信データをメモリ12b内のプラントデータベー
スに反映させる。本処理によつて、再び、待機側
の制御演算が制御側と同期をとつて再開すること
が可能となる。第4図のステツプS41からステ
ツプS45へ分岐する処理がこれにあたる。
タウエー16経由で受信したコントローラ10a
は、同期化要求を受信した場合に限り、メモリ1
0aのプラントデータベースより、シーケンス制
御演算関連のワークデータをすべてをコントロー
ラ10bに対して送信する。第3図のフローにお
いて、ステツプS32の判定にて、待機側よりの
同期化要求有によつてシーケンス制御演算関連の
ワークデータを全点待機側のコントローラに送信
するステツプS34に分岐するパスに相当する。
ステツプS34にて送信されたワークデータを受
信した待機側コントローラ10bは、無条件に受
信データをメモリ12b内のプラントデータベー
スに反映させる。本処理によつて、再び、待機側
の制御演算が制御側と同期をとつて再開すること
が可能となる。第4図のステツプS41からステ
ツプS45へ分岐する処理がこれにあたる。
次に本処理におけるシーケンス制御演算処理プ
ログラムの動作フローを示したものが第2図
DDC制御演算処理プログラムの動作フローを示
したものが第5図である。
ログラムの動作フローを示したものが第2図
DDC制御演算処理プログラムの動作フローを示
したものが第5図である。
第2図のシーケンス制御演算処理では、ステツ
プS21およびステツプS25にて、自コントロ
ーラに制御権があるか否かを判断し、自コントロ
ーラに制御権がある場合に限り、PI/O15か
らの入力処理のステツプS22を行い、PI/O
15への出力処理のステツプS26を行う。自コ
ントローラに制御権のない場合は、PI/O15
からの入力処理の代わりにステツプS23によつ
て、相手側のコントローラから受信したデータを
使用してステツプS24のシーケンス制御演算処
理を行つている。また、前述の同期用カウンタの
更新処理はステツプS27によつてシーケンス制
御演算処理終了後に行う。
プS21およびステツプS25にて、自コントロ
ーラに制御権があるか否かを判断し、自コントロ
ーラに制御権がある場合に限り、PI/O15か
らの入力処理のステツプS22を行い、PI/O
15への出力処理のステツプS26を行う。自コ
ントローラに制御権のない場合は、PI/O15
からの入力処理の代わりにステツプS23によつ
て、相手側のコントローラから受信したデータを
使用してステツプS24のシーケンス制御演算処
理を行つている。また、前述の同期用カウンタの
更新処理はステツプS27によつてシーケンス制
御演算処理終了後に行う。
第5図のDDC制御演算処理も同様にステツプ
S51およびステツプS55にて、自コントロー
ラに制御権があるか否かを判断し、制御権ありに
てPI/O15への入力処理のステツプS52と
出力処理のステツプS56を実行する。制御権の
ない場合にはステツプS53にて相手コントロー
ラより受信したアナログデータによつて、制御演
算のステツプS53を実行する。
S51およびステツプS55にて、自コントロー
ラに制御権があるか否かを判断し、制御権ありに
てPI/O15への入力処理のステツプS52と
出力処理のステツプS56を実行する。制御権の
ない場合にはステツプS53にて相手コントロー
ラより受信したアナログデータによつて、制御演
算のステツプS53を実行する。
なお、本発明ではシーケンス制御演算処理プロ
グラムと送信処理プログラムの起動が非同期であ
るため、前者の処理のステツプS28で送信用バ
ツフアへ送信の可否にかかわらずカウンター値、
シーケンス制御関連のワークデータを転送し、後
者の処理のステツプS34が行われた際にのみ送
信用バツフアより待機側コントローラに対して送
信する方法を採つている。
グラムと送信処理プログラムの起動が非同期であ
るため、前者の処理のステツプS28で送信用バ
ツフアへ送信の可否にかかわらずカウンター値、
シーケンス制御関連のワークデータを転送し、後
者の処理のステツプS34が行われた際にのみ送
信用バツフアより待機側コントローラに対して送
信する方法を採つている。
本発明によれば、制御側から待機側に制御権が
切換えた際のワインドアツプ運転を防止するため
に必要な伝送データ量を最少限におさえることが
できるために、特殊なハードウエアを不要にでき
る。また、両コントローラとも制御権の有無にか
かわらず制御演算を行つているため、制御権切換
えによる制御演算処理の中断を無くす効果もあ
る。
切換えた際のワインドアツプ運転を防止するため
に必要な伝送データ量を最少限におさえることが
できるために、特殊なハードウエアを不要にでき
る。また、両コントローラとも制御権の有無にか
かわらず制御演算を行つているため、制御権切換
えによる制御演算処理の中断を無くす効果もあ
る。
第1図は本発明の一実施例を示す構成図、第2
図はシーケンス制御演算の動作フロー図、第3図
はプラントデータベース等値化送信処理の動作フ
ロー図、第4図はプラントデータベース等値化受
信フロー図、第5図はDDC制御演算処理の動作
フロー図である。 11a,12a……CPU、11b,12b…
…メモリ、11c,12c……伝送インターフエ
ース、11d,12d……伝送コントローラ、1
1e,12e……アドレス/データバス、11
f,12f……診断回路、11g,12g……プ
ロセス入出力装置インターフエース、11h,1
2h……切換回路、13……切換ロジツク用バ
ス、14……プロセス入出力装置バス、15……
プロセス入出力装置、16……データウエー。
図はシーケンス制御演算の動作フロー図、第3図
はプラントデータベース等値化送信処理の動作フ
ロー図、第4図はプラントデータベース等値化受
信フロー図、第5図はDDC制御演算処理の動作
フロー図である。 11a,12a……CPU、11b,12b…
…メモリ、11c,12c……伝送インターフエ
ース、11d,12d……伝送コントローラ、1
1e,12e……アドレス/データバス、11
f,12f……診断回路、11g,12g……プ
ロセス入出力装置インターフエース、11h,1
2h……切換回路、13……切換ロジツク用バ
ス、14……プロセス入出力装置バス、15……
プロセス入出力装置、16……データウエー。
Claims (1)
- 1 プロセス入出力装置を共有した2台のコント
ローラを伝送路で結び、両コントローラにそれぞ
れ動作監視を行う診断手段を有し、一方を制御側
として用いるとき他方を待機側として用いるよう
にした2重化コントローラにおいて、前記制御側
と待機側の両コントローラにそれぞれ同期カウン
タを設け、制御権を持たない待機側コントローラ
は前記プロセス入出力装置から入力するプロセス
データを制御権を有する制御側コントローラを介
して入力し、前期制御側コントローラと同様なシ
ーケンス制御演算を行つてシーケンス制御演算の
一制御周期分終了時毎にそれぞれ前記同期カウン
タのカウント値を更新するようになし、待機側コ
ントローラは制御側コントローラの同期カウンタ
のカウント値を取込み自己の同期カウンタのカウ
ント値を比較して偏差が許容範囲を越えたときに
制御側コントローラに対し同期化要求を発生し、
制御側コントローラがシーケンス制御演算の一制
御周期毎に関連するワークデータを制御側コント
ローラから受取り同期処理を行つた後にシーケン
ス制御演算を行うようにしたことを特徴とする2
重化コントローラの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2883986A JPS62187901A (ja) | 1986-02-14 | 1986-02-14 | 2重化コントロ−ラの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2883986A JPS62187901A (ja) | 1986-02-14 | 1986-02-14 | 2重化コントロ−ラの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62187901A JPS62187901A (ja) | 1987-08-17 |
JPH0462081B2 true JPH0462081B2 (ja) | 1992-10-05 |
Family
ID=12259535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2883986A Granted JPS62187901A (ja) | 1986-02-14 | 1986-02-14 | 2重化コントロ−ラの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62187901A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123202U (ja) * | 1988-02-15 | 1989-08-22 | ||
JP2526835B2 (ja) * | 1990-07-18 | 1996-08-21 | 株式会社安川電機 | プログラマブルコントロ―ラの二重化同期制御方式 |
JP3994239B2 (ja) * | 1997-12-24 | 2007-10-17 | 株式会社安川電機 | モータ駆動制御装置およびその制御方法 |
DE112013000263T5 (de) * | 2013-08-20 | 2015-07-02 | Komatsu Ltd. | Baumaschinensteuerungsvorrichtung |
JP7171126B2 (ja) * | 2019-02-28 | 2022-11-15 | 株式会社日立ハイテクソリューションズ | 制御システム |
-
1986
- 1986-02-14 JP JP2883986A patent/JPS62187901A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62187901A (ja) | 1987-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
WO2021035867A1 (zh) | 主备控制器的冗余控制方法 | |
US5912814A (en) | Redundant multitasking industrial controllers synchronized data tables | |
JPH04314138A (ja) | プロセス制御装置のフェイルオーバ方法 | |
JPH10154991A (ja) | Plcを用いた制御システム | |
US5406472A (en) | Multi-lane controller | |
JPH0462081B2 (ja) | ||
CN101430550B (zh) | 发动机冗余电控***切换控制方法 | |
JP3861769B2 (ja) | 二重化制御システムの二重化切換方法 | |
JP3884643B2 (ja) | プロセス制御装置 | |
JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
CN116909759B (zh) | 信息处理方法、装置及设备、介质和控制器集群 | |
JP3706332B2 (ja) | プロセス制御装置 | |
JPH0736720A (ja) | 二重化コンピュータ装置 | |
JP2941387B2 (ja) | 多重化装置の一致化制御方式 | |
JPH03179543A (ja) | データ等価方法および計算機システム | |
JPS60237523A (ja) | 内部時計の制御装置 | |
JP3232938B2 (ja) | 遠方監視制御システム | |
JPH08241286A (ja) | マルチ情報処理システムのクロック同期化システム | |
JP2645880B2 (ja) | システムクロック二重化方式 | |
CN117970778A (zh) | 一种可编程控制器***及其控制方法 | |
CN115803692A (zh) | 运行冗余自动化***的方法和冗余自动化*** | |
JPH04182801A (ja) | デジタル制御装置 | |
JP3903688B2 (ja) | バンク切替システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |