JP2941387B2 - 多重化装置の一致化制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 記憶するデータを保障するためシステム記憶装置を多
重化した多重化記憶装置の一致制御方式に関し、 多重化されたSSUによる高信頼性のシステムの信頼性
を更に向上する多重化記憶装置の一致化制御方式を目的
とし、 少なくとも中央処理装置をそれぞれ有する複数のクラ
スタと、該クラスタがそれぞれ共有し多重化されたシス
テム記憶装置とよりなる複合システムにおいて、前記多
重化されたシステム記憶装置へ同一のデータを書き込む
命令に応じて行われる該データの書き込み処理の処理中
に各々の該システム記憶装置で独立に検出された不良の
みを、該多重化されたシステム記憶装置の等価性が失わ
れたとして検出する等価性損傷検出手段と、該等価性損
傷検出手段の検出結果を前記複数のクラスタの少なくと
も１クラスタに送出する等価性損傷報告手段とを設ける
ように構成する。

〔産業上の利用分野〕

本発明は複数のクラスタに対してシステム記憶装置を
設けた複合システムに関し、更に詳しくは記憶するデー
タを保障するためシステム記憶装置を多重化した多重化
記憶装置の一致化制御方式に関する。

〔従来の技術〕

コンピュータ処理技術の発展により、中央処理装置
（CPU）、チャネルのデータ転送を制御するチャネル処
理装置（CHP）、主記憶装置（MSU）、処理装置の主記憶
アクセスとチャネル処理装置とのインタフェースを制御
する主記憶制御装置（MCU）等からなる複数のクラスタ
と、その複数のクラスタから任意にアクセスできるシス
テム記憶装置（SSU）から構成されるSCMP（System Coup
led Multi Processor）が実用化されている。このSCMP
においては、システムのデータを保障するために記載領
域が多重化されている。第８図、第９図は多重化された
SSUを有するSCMPの構成図である。

第８図、第９図において４台のクラスタ（CLE0〜CLE
3）が２台のSSU（SSU0,SSU1）を共有して高信頼性二重
化記憶システムを構成している。

第８図に示すＡタイプにおいては、クラスタCLE0,CLE
1からの書き込みに対してはSSU0に書き込むと共に、そ
のインタフェースを介してSSU1に同一のデータを書き込
んでいる。また、クラスタCLE2,CLE3はSSU1に記憶する
と共に、そのインタフェースを介してSSU0に同一のデー
タを記憶している。

第９図に示すＢタイプにおいては、それぞれクラスタ
CLE0〜CL3はSSU0,SSU1に接続するポートを２個有し、デ
ータを記憶する時に、それぞれのポートから出力してSS
U0,SSU1に同一内容を記憶している。

高信頼性を得るために、記憶領域を多重化することが
一般的に行われているが、１つの記憶装置内を多重化す
ることでは、その装置に他の要因によって障害が起こっ
た場合には対処できない。このため、前述した如く現在
のSCMPでは、第８図、第９図に示した如く２台のSSU（S
SU0,SSU1）をそれぞれ同一内容を保持する記憶領域とし
て二重化を行い、一方のSSUが障害等で切り離されても
システムの継続運用が可能な構成をしている。

〔発明が解決しようとする課題〕

上述した如く、２台のSSUによる二重化によってシス
テムの信頼性は高まっている。しかしながら、この二重
化によって、書き込みは両SSU（SSU0,SSU1）に同一デー
タを書き込まなければならず高速処理が期待できない。
このため現在のSCMPにおいては１つの命令で同時に２つ
のSSUに書き込む命令をハードウェアでサポートし高速
化を図っている。

第８図並びに第９図に示したSCMPの構成図においても
同様にハードウェアによって高速性を高めている。すな
わち、タイプＡにおいてはクラスタから書き込み命令が
発光されると、データはSSU間インタフェースを通じて
両SSUで受け取られ、同一の内容が両SSUに書き込まれ
る。また、タイプＢにおいて、該二重書き命令で、クラ
スタ側が両SSUにそれぞれ二重書き命令で発行して同一
データを両SSUに書き込んでいる。また、SSUの読み出し
は各クラスタ内にある制御用テーブル（SSU毎に読み出
し可能を示すフラグを含む）により片方のSSUを指定し
て読み出している。

前述したSCMPにおいて、二重化しているにもかかわら
ず両SSU間の記憶内容に不一致が生じることがある。例
えば、 クラスタ自身の障害またはSSUの障害が発生した場
合、SSUでエラーが検出されたデータはSSUに書き込まれ
ず、クラスタに対してエラーが報告される。

二重書き込み中のクラスタが他クラスタによりSCMP
から切り離された場合、SSUではその時点で処理を中止
し、クラスタに対しアドレス例外を報告する。

上述した、においては、１つの命令で両SSUに書
き込んでいるため、その命令の終了までは各SSUが自か
らの優先順位に従って独立に処理を行っており、前述の
、の状態が発生すると両SSU間で記憶内容の等価性
が崩れるという問題を有していた。、等の原因によ
って両SSU間で記憶内容に不一致が生じた状態を等価性
損傷状態、またその原因を等価性損傷エラーと呼んでお
り、この等価性損傷状態はSCMPの継続運用に支障をきた
すという問題を有している。それはSCMPでは障害等でク
ラスタの切り離しが行われた場合、他のクラスタにより
そのクラスタの処理の引き継ぎが行われるからである。
以下では更に詳細に説明する。

ある原因によってクラスタが切り離されると、切り離
されたクラスタの処理が他クラスタに引き継がれ、引き
継いだクラスタは引き継ぎデータをそのクラスタ内の読
み出しフラグに従い、一方のSSUから読み出している。
例えばそれがSSU0を指定していると、SSU0からその内容
を読み出し、その内容で処理を進めている。一方、保守
等何らかの原因によってSSU0からSCMPから切り離される
場合がおこる。この引き継ぎクラスタがその処理をSSU0
の内容で行っている時に、このSSU0切り離しがおこる
と、そのクラスタはもう一方のSSU1に同一情報があると
して読み出しフラグを書き換え、SSU1から読み出した内
容で処理を続けようとする。しかしながら、引き継いだ
内容が前述した如く、の理由から等価性損傷が起こ
りデータがSSU0とSSU1とで不一致となっている場合、処
理の継続が不可能となる。すなわち、前述した高信頼性
のための多重化システムにおいては、クラスタ間で処理
の引き継ぎを行うために常にSSU間で記憶内容が同一で
ある等価性が保障されていなければならないのに、等価
性が損なわれ、処理断となったのである。

更に例えば、がおきた場合には、SSU間で記憶内
容の不一致が起こっているので、何らかの等価性を復旧
する処理を行わなければならない。しかしながら、SCMP
では二重書き命令を用いてSSUに同時に書き込んでお
り、前述の、が発生してもエラー報告では二重書き
命令かどうかは判断することはできず、現状のインタフ
ェースでは等価製が崩れたことを報告できないという問
題を有していた。

本発明は多重化されたSSUによる高信頼性システムの
信頼性を更に向上する多重化記憶装置の一致化制御方式
を目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

本発明は少なくとも中央処理装置をそれぞれ有する複
数のクラスタと、該クラスタがそれぞれ共有し多重化さ
れたシステム記憶装置とよりなる複号システムにかかる
ものである。

等価性損傷検出手段３は前記多重化されたシステム記
憶装置２の等価性が失われたことを検出する。

等価性損傷報告手段４は、該等価性損傷検出手段３の
検出結果で前記複数のクラスタの少なくとも１クラスタ
に送出する。例えばこの等価性損傷報告手段４はクラス
タの全てに前記検出結果を送出する。

〔作用〕

多重化されたシステム記憶装置２の一方が例えば障害
等によって書き込み不良となった時、等価性損傷検出手
段３はシステム記憶装置２の等価性が失われたことを検
出する。その検出結果を等価性損傷報告手段４は前記複
数のクラスタの少なくとも１クラスタに送出する。ま
た、全数のクラスタに送出する。この報告によってクラ
スタは等価性損傷を認識できるので、例えば多重化され
たシステム記憶装置２の一方の切り離しを行ったり、或
いは等価性を復旧保障する処理を行うことができる。

〔実施例〕

以下、図面を用いて本発明を詳細に説明する。

第２図は本発明の実施例のSCMPのＡタイプの構成図、
第３図は本発明の実施例のSCMPのＢタイプの構成図であ
る。システム記憶装置SSU0にはクラスタからのデータを
記憶する記憶回路、それを制御する制御回路（共に図示
せず）を有し、基本的にはこの記憶回路にクラスタから
のデータを制御回路の制御によって記憶し、また読み出
す時には制御回路を介し読み出している。これらの回路
の他に、システム記憶装置SSU0,SSU1には等価性損傷エ
ラー伝搬回路C,C′と等価性損傷エラー検出回路a0〜a3,
a′０〜ａ′３と等価性損傷エラー報告回路b0〜b3,b′
０〜ｂ′３を有している。尚、等価性損傷エラー伝搬回
路C,C′は後述するがそれぞれのクラスタに対応した回
路に分割されたものによって構成される。これらの等価
性損傷エラー検出回路a0〜a3,a′０〜ａ′３はそれぞれ
クラスタCLE0〜CLE3に対応して設けられており、それぞ
れのクラスタCLE0〜CLE3からの書き込み等の要求に対
し、一方の書き込みが成されなかった時に、等価性損傷
エラーを検出する。等価性損傷エラー検出回路a0〜a3,
a′０〜ａ′３によって検出した結果は、等価性損傷エ
ラー伝搬回路C,C′に加わる。

等価性損傷エラー報告回路b0〜b3,b′０〜ｂ′３は等
価性損傷エラー伝搬回路C,C′に接続しており、この等
価性損傷エラー検出回路a0〜a3,a′０〜ａ′３の検出結
果が対応する等価性損傷エラー報告回路に加わる。尚、
等価性損傷エラー報告回路b0,b1,b′0,b′１はクラスタ
CLE0〜CLE3に接続しており、等価性損傷エラー報告回路
b0には等価性損傷エラー伝搬回路Ｃ′からの出力信号
（エラー報告）が等価性損傷エラー報告回路ｂ′２を介
し、さらに等価性損傷エラー伝搬回路Ｃからの出力信号
が加わりクラスタCLE0に出力する。また、等価性損傷エ
ラー伝搬回路Ｃと等価性損傷エラー伝搬回路Ｃ′から等
価性損傷エラー報告回路ｂ′３を介して加わる出力信号
を等価性損傷エラー報告回路b1はクラスタCLE1に出力す
る。また、クラスタ２、クラスタ３に対しても同様に対
応して信号を出力している。

また、第３図の場合においては、等価性損傷エラー検
出回路a0〜a3,a′０〜ａ′３は第２図の場合と同様に設
けられ、等価性損傷エラー報告回路b10〜b13,b′10〜
ｂ′13は等価性損傷エラー伝搬回路C,C′に接続しそれ
ぞれ対応する等価性損傷エラー伝搬回路C,C′からのエ
ラー報告をクラスタに別々に加える。クラスタCLE10に
は等価性損傷エラー報告回路b10,b′12の出力が加わ
る。また、クラスタ11には等価性損傷エラー報告回路b1
1,b′13,クラスタCLE12には等価性損傷エラー報告回路b
12,b′10,クラスタCLE13には等価性損傷エラー報告回路
b13,b′11の出力が加わる。Ａタイプにおいては、クラ
スタCLE0〜CLE3は１個のエラー報告によって等価性損傷
エラーが発生したことを検出し、このために等価性損傷
エラー報告回路b0,b1,b′0,b′１は２個のエラーを総合
して１本でクラスタに報告している。それに対し、Ｂタ
イプではクラスタCLE10〜CLE13は２個のポートを有し、
それぞれの等価性損傷エラー報告回路からの情報を入力
し、クラスタ内において等価性損傷エラーが発生したこ
とを纏めて認識している。

従来においてはこのような報告がないために、等価性
損傷エラーを求めることができなかったが、この等価性
損傷エラー検出回路a0〜a3,a′０〜ａ′３や等価性損傷
エラー報告回路b0〜b3,b′０〜ｂ′3,b10〜b13,b′10〜
ｂ′13によってその等価性損傷エラーを報告している。

第４図は本発明の実施例の等価性損傷エラー検出回路
a0〜a3,a′０〜ａ′３と等価性損傷エラー伝搬回路C,
C′の回路図である。等価性損傷エラー検出回路a0はエ
ラー検出回路30を複数有し、どの１個のエラー検出回路
30がエラーを検出してもオアゲート31を介しエラーが発
生したことを検出する。このオアゲート31の出力は二重
書き命令であるかを示す信号とともにアンドゲート32に
加わり二重書き命令である時には、エラーを出力し二重
書き命令でない時には、エラーを出力しない。本発明の
実施例においては多重化（二重化）におけるものであ
り、二重化の時にのみ等価性損傷エラー検出信号を出力
するため、アンドゲート32によって二重書き込み命令で
ない時にはゲートをオフにし、検出信号を出力しないよ
うにしている。

一方、クラスタCLE0によってONLINE信号がＧラッチ33
とアンドゲート34の判定入力に加わる。また、アンドゲ
ート34には二重書き込み命令であるかを示す信号が加わ
っており、アンドゲート34にはクラスタCLE0からONLINE
信号及びＧラッチ33の出力が加わり、オンライン信号が
ＨからＬに切り換わり更に二重書き込み命令であった時
にアンドゲート34はパルスを出力し、このパルスがＧラ
ッチ35に格納される。すなわち、二重書き込み命令でエ
ラーが発生した時にＧラッチ35はクラスタCLE0に対応す
る等価性損傷エラー検出信号を出力する。

前述した等価性損傷エラー検出回路a1〜a3,a′１〜
ａ′３は等価性損傷エラー検出回路a0と同様でありクラ
スタCLE1用、CLE2用、CLE3用とそれぞれのクラスタに対
応して設けられている。尚、エラーに対しては従来と同
様に対応するクラスタに報告している。

等価性損傷エラー検出信号は、信号損傷に対して等価
性が失われたことを報告する信号であり、等価性損傷エ
ラー伝搬回路ＣのCLE1用部においては、クラスタCLE1用
の等価性損傷エラー検出回路a1の出力を除いた３個のす
なわち、クラスタCLE0用、CLE2用、CLE3用の等価性損傷
エラー検出回路a0,a2,a3の出力が等価性損傷エラー伝搬
回路ＣのCLE1用部に加わる。

前述の３個の信号すなわち、対応する等価性損傷エラ
ー検出回路の等価性損傷エラー検出信号を除いた３個の
信号がオアゲート41に加わりオア加算される。そして、
クラスタCLE1のオンライン（ON LINE）信号と共にアン
ドゲート42に加わる。クラスタCLE1のオンライン信号に
よってゲートがオンとなり、前述の等価性損傷エラー検
出信号がオアゲート41、アンドゲート42を介してクロッ
ク同期化回路Ｈに加わる。アンドゲート42の出力はクロ
ック同期化回路ＨのＧラッチ43,Gラッチ44,Gラッチ45の
直列回路に加わり、そのＧラッチ43〜Ｇラッチ45の出力
がオアゲート46を介してＧラッチ47に加わる。Ｇラッチ
47はオアゲート46の出力によってアンドゲート42の出力
のレベルを取り込み記憶する。本発明の実施例の回路に
おいては、２種類のクロックCLOCKG,CLOCKCを有し、Ｇ
ラッチはクロックCLOCKGで、又ＣラッチはクロックCLOC
KCで入力データを取り込む。前述したＧラッチ33はゲー
ト34とともに１個のクロックCLOCKGの巾のパルスを発生
する為のものであり、Ｇラッチ43,44,45とオアゲート46
はクロックCLOCKGによりカウントし、時間等価性損傷エ
ラー検出信号が加わったＧラッチ47を一定時間後イネー
ブルとするためのディレイ回路である。

Ｇラッチ47の出力はオアゲート48に加わる。また、オ
アゲート48にはクラスタCLE1等価性損傷エラー検出信号
（等価性損傷エラー検出回路CLE1用より加わる）が加わ
っており、このどちらか一方がＨレベルになることによ
って、エラーが発生した後その信号をＨレベルとする。
オアゲート48の出力は２段のＣラッチ49,50を介しアン
ドゲート51に加わる。

このラッチ及びh1,h2のクロック同期化回路ＨはＧク
ロックCLOCKGで同期している回路とから各クラスタの動
作クロックであるクロックCLOCKCで動作している回路へ
信号を受け渡すための回路である。

アンドゲート51には、後述するＣラッチ55の出力が反
転入力端子に加わっており、Ｃラッチ55の出力がＬレベ
ルの時にアンドゲート51はオンとなり、Ｃラッチ52にＣ
ラッチ50の出力を取り込む。そしてＡタイプの場合、SS
Uに対する等価性損傷報告を他のSSU例えば第４図の場合
SSU1に出力する。また、Ｃラッチ52の第２の出力はアン
ドゲート53に加わっている。アンドゲート53にもＣラッ
チ55の出力が加わっており、この信号がＨレベルになる
まで、アンドゲート53は入力される信号を出力し、Ｃラ
ッチ52はこの一巡のループによって等価性損傷報告のデ
ータを記憶する。

更にＣラッチ52の出力はアンドゲート54に加わってい
る。アンドゲート54の他の反転入力にはクラスタ毎にそ
のクラスタが動作実行中であることを示すBUSY信号Ｊ
と、等価性損傷エラー報告回路ＢのローカルSSUエラー
記憶回路Ｍの記憶データとが加わり、クラスタCLE1が動
作実行中でなくかつローカルSSUエラーでない時にその
出力はＣラッチ52の出力と同レベルとなる。この信号を
Ｃラッチ55は取り込み等価性損傷エラー報告回路Ｂに出
力する。すなわち、Ｃラッチ52がＨレベルとなった次の
クロックCLOCKCによってＣラッチ55がそのレベルを記憶
するので、結果的には１クロック分のパルス中の等価性
損傷報告をＣラッチは出力する。

このアンドゲート54,56は後述する等価性損傷エラー
報告回路内のＣラッチ63より出力されるＬレベルによっ
てオンとなるが、Ｃラッチ63が等価性損傷エラー信号を
出力し、後述する等価性損傷エラー報告回路Ｂがその信
号を記憶するとオフとなる。このアンドゲート54,56が
オフとなるとＣラッチ55の出力をＬレベルとしてデータ
をクリアする。

また、等価性損傷エラー報告回路Ｂにはクラスタ１の
BUSY信号が加わっている。

前述した動作により、Ｃラッチ52には他のSSUへの等
価性損傷報告が記憶され、またＣラッチ55には等価性損
傷エラー信号が記憶される。以上の動作により、等価性
損傷エラー検出回路ａで検出された信号が等価性損傷エ
ラー伝搬回路Ｃに加わり記憶されて等価性損傷エラー報
告回路Ｂに加わる。

第５図は等価性損傷エラー報告回路とその周辺回路の
回路図である。等価性損傷エラー報告回路Ｂはローカル
SSUエラー記憶回路Ｍ並びにリモートSSUエラー記憶回路
Ｎを有している。これらの記憶回路M,Nはアンドゲート6
1,62とＣラッチ63、アンドゲート64,65とＣラッチ66よ
り成る。アンドゲート61,62の反転入力にはRESET−LSSU
−ERROR信号がアンドゲート64,65の反転入力にはRESET
−RSSU−ERROR信号が加わっており、リセットでないと
きにはこれらの信号はＬレベルであるのでアンドゲート
61,62,64,65はオンとなる。アンドゲート61の入力には
等価性損傷エラー信号が加わっており、RESET−LSSU−E
RROR信号がＬの時アンドゲート61がオンであるのでその
信号がＣラッチ63に加わり、その出力はアンドゲート62
を介して再度入力される。これによって等価性損傷エラ
ー信号を記憶する。また、アンドゲート64には他のSSU
からの等価性損傷報告が加わっており、RESET−RSSU−E
RROR信号がＨでない時には同様にＣラッチ66にその出力
が加わり、Ｃラッチ66の出力はアンドゲート65を介して
また入力部に加わり、結果的にこのＣラッチ66に記憶さ
れる。尚、アンドゲート64,65にはタイプを表わす信号n
1がそれぞれ加わっており、タイプＡの時は１となりSSU
1からの等価性損傷報告を記憶する。タイプＢの時には
このレベルn1は０であるのでアンドゲート64,65はオフ
となりそれらは記憶されない。尚、前述した如くアンド
ゲート54,56の反転入力にはＣラッチ63の出力が加わっ
ており、等価性損傷エラー信号のＨレベルをＣラッチ63
が記憶した時には、Ｈレベルとなって、アンドゲート5
4,56をオフとし、ラッチ55の内容をリセットする。

Ｃラッチ63,66の出力はオアゲート67を介しアンドゲ
ート68に加わっている。また、アンドゲート68の他方の
入力にはノアゲート69の出力が加わっている。このノア
ゲート69にはクラスタCLE1のBUSY信号,Cラッチ70,71の
出力が加わっている。ノアゲート69はＣラッチ70,71が
０を記憶，すなわちVALID1,2が共にＬレベルでかつBUSY
信号がＨでない時にＨレベルを出力する。換言するなら
ば、BUSY信号がＨでなくかつＣラッチ70,71が共にエラ
ーを記憶している時にアンドゲート68をオンとし、アン
ドゲート67を介して加わるローカル、リモートSSUエラ
ー記憶回路M,Nからのエラーを出力する。このエラーの
出力によってそのエラーをＣラッチ70,71はシフトす
る。Ｃラッチ70,71の出力はセレクタ72,73に加わり、SS
U−IDによってそれらの一方を選択し、RESET−LSSU−ER
R信号、RESET−RSSU−ERR信号として出力する。オアゲ
ート74にはこの他のアンドゲート68の出力が加わってお
り、この加わる信号の内１個でもエラーであるならばＣ
ラッチ75に加える。Ｃラッチ75はこのエラーを記憶し、
等価性損傷エラー信号としてクラスタCLE1に出力する。

前述した動作にはクラスタCLE1について説明したが他
のクラスタに対しても同様の回路によって信号を出力し
ている。

前述した動作を更に詳細に説明する。

例えば第４図に示す如くクラスタCLE0からの命令がど
ちらかのSSU、例えばSSU0でエラーになった時には、そ
のエラーはSSU内の各エラー検出回路で検出され、オア
加算されて他の等価性損傷エラー伝搬回路に加わる。ま
た、他のクラスタによる切断等は各クラスタがSCMPシス
テムに組込まれているか否かを示すSSU内の各クラスタ
のリクエスト制御部にあるONLINE信号の立下がりを検出
することで行っている。

CLEOの二重書き込み命令中、上記のエラーの少なくと
も一方のエラーが検出されると、等価性損傷エラー検出
回路ａのエラー検出信号がオンになり、自分対応以外の
全ての等価性損傷エラー伝搬回路Ｃにエラーを報告す
る。他クラスタの検出信号をオア加算した信号はクロッ
ク同期化回路Ｈでエラーを報告されるべきクラスタ側の
クロックに同期化される。SSU内には独自のクロックで
動作するラッチ回路を有する。前述したＧラッチはＧク
ロックCLOCKGであり、ＣラッチはクロックCLOCKCで動作
するラッチ回路である。オアゲート46の出力h1でラッチ
47のクロックを禁止制御してその検出信号を同期化して
いる。

図中BUSY信号Ｊはクラスタ対応に存在し、そのクラス
タ間のオペレーションを実行中であることを示す信号で
あり、本発明の実施例ではこの信号がオフ（Ｌレベル）
である時だけ等価性損傷エラーをクラスタに報告し、Ｃ
ラッチ52,55の出力K,Lでこの同期された検出信号が一時
的に保持される。また、タイプＡの場合、ラッチ52の出
力Ｋは他のSSU（図においてはSSU1）に接続されてい
る。これはタイプＡの場合、タイプＢと異なり各クラス
タは一方のSSUにした直接接続されていないからであ
る。

第５図におけるリモートSSUエラー記憶回路ＮのＣラ
ッチ66が他SSUからの出力Ｋを保持する回路である。
尚、タイプＢでは制御線n1によって該エラーが受付られ
ないようになっている。

このようにローカルSSUエラー記憶回路Ｍ、リモートS
SCエラー記憶回路Ｎに保存された等価性損傷エラーは論
理Ｐによってタイミングが作り出され、等価性損傷エラ
ーインタフェースでクラスタCLE1に等価性損傷割り込み
として報告される。

第６図は等価性損傷エラー報告のタイミングチャート
である。この等価性損傷割り込みが各クラスタで受付ら
れると、クラスタはSSU間で等価性が崩れたとして矛盾
を引き起こす不一致を解消しようと一致化のための復旧
処理を行う。SCMP内のクラスタはクラスタ間通信によっ
て１つの代表を決め、次のどちらかの処理を行う。

（イ）SSUの障害が原因であった場合、第５図において
一方のSSUのエラーだけがオンだった時にはクラスタは
そのSSUをSCMPから切り離す処理を行う。また、切り離
したSSUは点検部品交換等が行われ、その後システムに
再度組み込まれる。

（ロ）クラスタの障害、他クラスタによる二重書き込み
命令中のクラスタ切り離しが原因である時には、第５図
の両方のSSUのエラーがオンだった時であり、SSU自身は
障害ではないのでクラスタは等価性を復旧保障するため
の処理を行う。そして代表となったクラスタはまず一方
の例えばSSU1の読み出しを禁止する。次にSSU0の内容を
読み出してその内容を再び両SSU（SSU0,SSU1）に二重書
き命令で書き込む。これが完了した後、SSU1の読み出し
の禁止を解除する。これによってSSUの等価性が回復す
る。

第７図は前述の等価性損傷エラー時の処理をまとめた
処理フローチャートである。等価性損傷エラーが発生
し、等価性損傷割り込み込みがかかると、クラスタが原
因であるかSSUが原因であるか判別（S1）し、SSUが原因
である場合、まず代表クラスタを決め障害の起こったSS
UをSCMPシステムから切り離す（S2）。そしてそのSSUの
点検部品交換等の保守作業（S3）更にそのSSUのCPMシス
テムの再組み込み（S4）を行う。判別（S1）におけるク
ラスタが原因の場合、あるいは処理S4の後は代表クラス
タを決め一方のSSUの読み出しを禁止する。例えばSSU1
を禁止する（S5）。そして、代表クラスタがSSUの内容
を順次読み出し、二重き込み命令で両SSUに同一データ
を書き込む（S6）。そして、SSU1の読み出し禁止を解除
し等価性復旧を行う。

このように本発明の実施例の如く論理を構成すれば、
二重化された記憶装置内の内容の等価性が維持でき、高
信頼性システムが構築される。

〔発明の効果〕

以上述べた如く本発明によれば、等価性損傷状態をク
ラスタが的確に認識でき、またその報告によって等価性
損傷割り込みを発生し、割り込み報告されたクラスタに
よって等価性復旧のための一致化処理等を行うことで、
SSUの多重化による高信頼性システムの信頼性を向上す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のSCMP（Ａタイプ）の構成図、 第３図は本発明の実施例のSCMP（Ｂタイプ）の構成図、 第４図は本発明の実施例の等価性損傷エラー検出回路と
等価性損傷エラー伝搬回路の回路図、 第５図は等価性損傷エラー報告回路とその周辺回路の回
路図、 第６図は等価性損傷エラー報告のタイミングチャート、 第７図は等価性損傷エラー時の処理フローチャート、 第８図はSCMP（Ａタイプ）の構成図、 第９図はSCMP（Ｂタイプ）の構成図である。 １−１−1,1−１−２……中央処理装置、 １−1,1−２……クラスタ、 ２……システム記憶装置、 ３……等価性損傷検出手段、 ４……等価性損傷報告手段．

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも中央処理装置（１−１−1,1−
   １−２）をそれぞれ有する複数のクラスタ（１−1,1−
   ２）と、該クラスタがそれぞれ共通し多重化されたシス
   テム記憶装置（２）とより成る複合システムにおいて、 前記多重化されたシステム記憶装置（２）へ同一のデー
   タを書き込む命令に応じて行われる該データの書き込み
   処理の処理中に各々の該システム記憶装置（２）で独立
   に検出された不良のみを、該多重化されたシステム記憶
   装置（２）の等価性が失われたとして検出する等価性損
   傷検出手段（３）と、 該等価性損傷検出手段（３）の検出結果を前記複数のク
   ラスタの少なくとも１クラスタに送出する等価性損傷報
   告手段（４）と、 を設けて成ることを特徴とする多重化装置の一致化制御
   方式。
2. 【請求項２】前記等価性損傷報告手段（４）は前記複数
   のクラスタの全てに前記検出結果を送出することを特徴
   とする請求項１記載の多重化装置の一致化制御方式。
3. 【請求項３】前記複数のクラスタ（１−1,1−２）の少
   なくとも１クラスタは、前記検出結果が加わると、前記
   多重化されたシステム記憶装置（２）の一方の切り離し
   或いは等価性を復旧保障する処理の一方を行なうことを
   特徴とする請求項２記載の多重化装置の一致化制御方
   式。
4. 【請求項４】少なくとも中央処理装置をそれぞれ有する
   複数のクラスタと、該クラスタがそれぞれ共有し多重化
   されたシステム記憶装置とより成る複合システムにおけ
   る前記システム記憶装置であって、 前記多重化されたシステム記憶装置へ同一のデータを書
   き込む命令に応じて自らに行われる該データの書き込み
   処理の処理中に検出された不良のみを、該多重化された
   システム記憶装置の等価性が失われたとして検出する等
   価性損傷検出手段と、 該等価性損傷検出手段の検出結果を前記複数のクラスタ
   の少なくとも１クラスタに送出する等価性損傷報告手段
   と、 を設けて成ることを特徴とするシステム記憶装置。
5. 【請求項５】前記等価性損傷報告手段は前記複数のクラ
   スタの全てに前記検出結果を送出することを特徴とする
   請求項４記載のシステム記憶装置。
6. 【請求項６】前記システム記憶装置は、前記検出結果が
   加えられる前記複数のクラスタの少なくとも１クラスタ
   により、前記複合システムからの切り離し或いは前記等
   価性を復旧保障する処理の一方が行なわれることを特徴
   とする請求項５記載のシステム記憶装置。