JP2645880B2 - システムクロック二重化方式 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 二重化構成の装置において更にシステムクロックも二
重化するシステムクロック二重化方式に関し、 システムクロック障害によるシステムダウンを防止す
ると共にシステムクロック障害が正常なグループに影響
を与えないようにしてシステムの信頼性を向上させるこ
とを目的とし、 二つのグループによって二重化された装置において両
グループを同期化するシステムクロックを二重化するシ
ステムクロック二重化方式であって、各グループ毎にシ
ステムクロック発生回路を設け、かつ両回路のシステム
クロックを同期し、システムクロックに障害の発生した
障害グループのシステムクロック及び制御を止めると共
に、正常グループに障害発生を通知して正常グループに
よる制御に切換えさせ、障害グループは正常グループに
影響を与える箇所をすべてリセットし、正常グループは
障害グループにより影響を受ける箇所をすべてリセット
するように構成する。

〔産業上の利用分野〕

本発明は、二重化構成の装置において、更にシステム
クロックも二重化するようにしたシステムクロック二重
化方式に関する。

〔従来の技術〕

情報処理装置においては、ハードウェアの技術進歩に
伴い、高密度及び小型化が近年増々進みつつある。これ
により、従来は一つのロッカーで構成されていた装置
が、一つのロッカーに従来の２装置分あるいはそれ以上
の装置分の機能が組み込まれるようになってきた。

一つのロッカに組み込まれた複数組の装置では、高信
頼性を要求される部分は二重化構成とし、二重化構成の
一方の系に障害が発生しても他方の系により処理を正常
に続行させて、障害発生によるシステムダウンを防止し
ている。

しかしながら、このように複数分の装置の機能が集合
された一つのロッカ単位においても、システムクロック
は一つで構成され、各装置及び二重化された各構成部分
に共通のシステムクロックとして用いられている。これ
は、システムクロックは通常水晶発振器で構成されて一
般に信頼性が高いこと、二重化された二つの系間及び装
置間の同期が取りやすいこと、システムクロックの構成
が簡単化されること等によるものである。

このことは一つの二重化された情報処理装置において
も同様で、一つのシステムクロックを二重化された二つ
の系の各システムクロックとして共用していた。

〔発明が解決しようとする課題〕

従来の二重化された情報処理装置又はそのまとまった
集合体では、システムクロックは一つで構成されてい
た。

このため、前述のように、システムクロックの構成が
簡単、二重構造部分及び各装置間の同期が容易等の利点
があるが、反面、システムクロックに障害が発生したと
きは二重化された両系内の各装置が共にダウンし、シス
テムダウンを生じるという問題があった。特に多数の装
置の集合体であるシステムに対してシステムクロックが
一つであるとシステムの規模が増大したにもかかわらず
システムクロックの信頼性は向上されないために、シス
テムの信頼性が相対的に低下するという問題があった。

本発明は、二重化構成の装置において更にシステムク
ロックも二重化してシステムクロック障害によるシステ
ムダウンを防止するとともに、一方の系のシステムクロ
ック障害が他方の系の処理に影響を与えないようにして
システムの信頼性を向上させるようにしたシステムクロ
ック二重化方式を提供することを目的とする。

〔課題を解決するための手段〕

前述の課題を解決するために本発明が採用した手段
を、第１図を参照して説明する。第１図は、本発明の基
本構成をブロック図で示したものである。

第１図において、10は全体の装置で、グループ10A及
び10Bの両系により二重化されている。この装置10は、
単一の装置又は複数装置の集合体を一つの装置と見たも
のである。

11及び12はグループ10A及び10Bのシステムクロック発
生回路で、同期関係にあるシステムクロックを発生す
る。

13及び14はグループ10A及び10Bの論理回路で、両グル
ープの二重化構成によって装置10の制御を行う。

15及び16はグループ10A及び10Bのクロック障害検出回
路で、その属するグループに発生したシステムクロック
障害を検出して自グループ及び他グループに通知する。

17及び18はグループ10A及び10Bのクロックマスク回路
で、自グループのシステムクロック障害発生通知を受け
て自グループの論理回路に供給するシステムクロックを
停止する。

本発明のシステムクロック二重化方式は、第１図の装
置10によって実施されるものであって、以下のように構
成される。

すなわち、二つのグループ（10A,10B）によって二重
化された装置（10）において、両グループ（10A,10B）
を同期化するシステムクロックを二重化するシステムク
ロック二重化方式であって、 （ａ）各グループ（10A,10B）毎にシステムクロック発
生回路（13,14）を設け、かつ両システムクロック発生
回路（13,14）のシステムクロックを同期化し、 （ｂ）一方のグループのシステムクロックに障害が検出
されたときには、障害の発生したグループのシステムク
ロック及び当該グループによる制御を止めるとともに、
正常な他のグループにシステムクロック障害発生を通知
して、正常な他のグループのみによる処理に切り換えさ
せ、 （ｃ）障害の発生したグループは、正常な他のグループ
に影響を与える箇所をすべてリセットように構成され
る。

〔作 用〕

正常作動時は、グループ10A及び10Bのシステムクロッ
ク発生回路11及び12は、同期した状態でシステムクロッ
クをそれぞれ発生し、クロックマスク回路17及び18を通
して論理回路11及び12に供給する。

正常作動時は、クロック障害検出回路15及び16からは
クロック障害が検出されないので、クロックマスク回路
17及び18は、入力されたシステムクロックをマスクする
ことなく、そのまま論理回路13及び14に供給する。

論理回路13及び14は二重化構成になっており、システ
ムクロック発生回路11及び12から供給される各システム
クロックにより同一タイミングで同じ動作をし、通常時
は予め決められた一方（例えばグループ10A側の論理回
路11）を使用して装置10の行う処理や制御が実行され
る。

次にシステムクロック障害発生時の動作について説明
する。いま制御中のグループ10A側のシステムクロック
発生回路11に障害が発生すると、クロック障害検出回路
15は自グループ発生したシステムクロック障害を検出
し、論理回路13及び14並びにクロックマスク回路17に通
知して、装置10における制御をグループ10A側による制
御から論理回路12のみを使用するグループ10Bによる制
御に切り換えさせる。

クロックマスク回路17は、このクロック障害発生通知
を受けると、システムクロック発生回路13から障害のあ
るシステムクロックをマスクして論理回路13に行くのを
遮断する。これにより、システムクロック発生回路11が
障害システムクロックを出力し続けることによって引き
起される二次障害を回避することができる。

論理回路13は、クロック障害検出回路15からのクロッ
ク障害検出通知を受けると、グループ10Bの論理回路14
に影響を与える箇所をすべてリセットする。

これにより、システムクロック発生回路11におけるク
ロック障害の発生及び停止により論理回路13がグループ
10Bの論理回路14に影響を与える部分、例えばインタフ
ェース部分に誤った信号がセット状態となる場合があっ
ても、これらがすべてリセットされるので、そのシステ
ムクロック障害発生及び停止による誤動作を防止するこ
とができる。

一方、グループ10Bの論理回路14は、グループ10Aのク
ロック障害検出回路15からのクロック障害検出通知を受
けると、障害の発生したグループ10Aの論理回路13によ
り影響を受ける箇所をすべてリセットする。

これにより、システムクロック発生回路11における障
害クロックが、その発生から停止までの間に、その障害
クロックによりグループ10Bの論理回路14に誤りを発生
させる場合があっても、その誤りの部分はすべてリセッ
トされるので誤りない状態に戻すことができる。

逆に、グループ10B側のシステムクロック発生回路12
に障害が発生すると、クロック障害検出回路16は自グル
ープに発生したシステムクロック障害を検出し、論理回
路14及び13並びにクロックマスク回路18に通知し、前述
の場合と同様にして装置10における制御を論理回路13の
みを使用するグループ10Aによる制御に切り換えさせ
る。

以上のように二重化構成の装置において更にシステム
クロックも二重化するようにしたので、システムクロッ
ク障害による処理の中断，システムダウンを無くするこ
とができる。

また二重化された一方のグループのシステムクロック
障害が他方のグループの処理に与える影響を除去するよ
うにしたので、一方のグループのシステムクロックに障
害が発生しても他方のグループにより装置の処理が正常
に行われ、前記（１）と相まって装置の信頼性を一層向
上させることができる。

〔実施例〕

本発明の実施例を、第２図及び第３図を参照して説明
する。第２図は本発明の一実施例の実施装置の構成の説
明図、第３図は同実施装置の論理回路の説明図である。
以下、実施装置がデバイスの制御装置である場合を例に
とって、本発明の実施例について説明する。

（Ａ）実施装置の構成及び動作 第２図において、装置10,グループ10A及びグループ10
B,システムクロック発生回路11及び12、論理回路13及び
14,クロック障害発生回路15及び16,クロックマスク回路
17及び18については、第１図で説明したとおりである。

20は装置10の上位装置、21は上位装置20と装置10間の
データ転送を扱うチャネル、30は装置10の配下にある磁
気ディスク等のデバイスのあるデバイス部である。

システムクロック発生回路11において、111は基準発
振器で、水晶発振器のような高精度の発振器である。11
2は分周回路で、基準発振器11の発振周波数を所定シス
テムクロック周波数に分周する。113は遅延調整回路
で、グループ10A及び10Bのシステムクロック発生回路11
及び12の発生する両システムクロック間の遅延量を調整
する。114はパルス幅調整回路で、システムクロックの
パルス幅が所定パルス幅となるように調整する。

システムクロック発生回路12において、121はPLL回路
で、システムクロック発生回路11の分周回路112の発生
するクロックを入力し、これと周波数及び位相が共に同
期したシステムクロックを発生する。システムクロック
発生11の基準発振器111が障害により発振を停止する
と、PLL回路121は発振停止前の同期状態を保持して自走
する。したがって、このPLL回路121は、グループ10A側
のシステムクロックと同期したシステムクロックを発生
するグループ10B側の独立したシステムクロック共振器
を構成するものである。

122はパルス幅調整回路で、PLL回路121の発生したシ
ステムクロックが所定パルス幅となるように調整する。
パルス幅調整回路114及び122は、同じ構成のものであ
る。

クロック障害検出回路15及び16において、151及び161
はPLL回路で、入力されるシステムクロックに同期した
システムクロックを出力する。152及び162は比較回路
で、PLL回路151の入力側及び出力側のシステムクロック
を例えば排他論理和によって比較してクロック障害の有
無を検出し、クロック障害検出時にエラー信号を発生す
る。システムクロックが停止したり周波数ずれが生じる
と排他論理和は「１」出力となるのでクロック障害が検
出され、エラー信号がオン高（Ｈ）レベルになる。クロ
ック障害が検出されないときは低（Ｌ）レベルになる。

クロックマスク回路17及び18において、171及び181は
ANDゲート、172a〜172m及び182a〜182mはクロックバッ
ファ、173及び183はNOT回路である。ANDゲート171及び1
81は、クロック障害検出回路15及び16からのエラー信号
がオフ（Ｌレベル）のとき開いて、システムクロック発
生回路13及び14からのシステムクロックを通す。

この構成において、正常時グループ10Aの基準発振器1
11の発振出力は分周回路112で所定システムクロック周
波数に分周された後、遅延調整回路113で遅延されパル
ス幅調整回路114で所定パルス幅に調整されてシステム
クロックとなって出力をされる。

一方、グループ10BのPLL回路121は、システムクロッ
ク発生回路11の分周回路112の発生するクロックを入力
してこれと周波数及び位相が共に同期したシステムクロ
ックを発生し、パルス幅調整回路122でそのパルス幅を
所定パルス幅に調整して、システムクロックを出力す
る。

グループ10A及び10Bのシステムクロック発生回路11及
び12の発生する両システムクロックの発生タイミングが
一致するように、システムクロック発生回路11のシステ
ムクロックの発生タイミングが遅延調整回路113により
調整される。したがって、正常時のグループ10A及び10B
の両システムロックは正しく同期関係にある。

正常時は、システムクロック発生回路11及び12の発生
する両システムロックに異常は存在しないので、クロッ
ク障害検出回路15及び16の発生するエラー信号はオフ
（Ｌレベル）になる。このＬレベルのエラー信号はNOT
回路173でＨレベルに反転されるので、ANDゲート171及
び181は開き、システムクロックはクロックバッファ172
a〜172m及び182a〜182mを経由して、論理回路11及び12
内の必要な各箇所に供給される。

論理回路13及び14は二重化構成となっており、対応す
るシステムクロック発生回路11及び12からのシステムク
ロックを受けて同一タイミングで動作し、通常時は一方
の論理回路（以下、グループ10A側の論理回路13とす
る）を使用して制御が行われる。

論理回路13は、チャネル21を介して上位装置20からの
コマンドを受け、配下のデバイス30部内の所定デバイス
と上位装置20との間のデータ転送を制御する。

次に、グループ10A側の基準発振器111に障害が発生
（例えば停止）すると、クロック障害検出回路15のエラ
ー信号はオンとなり、ANDゲート171と論理回路13及び14
に送り、装置10における制御をグループ10A側による二
重構成制御から、論理回路14のみを使用するグループ10
B側の一重制御に切り換えさせる。

グループ10A側のADNゲート171は、エラー信号がオン
になることにより閉じ、障害のあるシステムクロックが
論理回路13に行くのを遮断する。これにより、システム
クロック発生回路13が障害システムクロックを出力し続
けることによって引き起される二次障害が防止される。

また論理回路13は、エラー信号がオンになると、グル
ープ10Bの論理回路14に影響を与える箇所をすべてリセ
ットする（詳細は次の（Ｂ）項で説明する）。

一方、グループ10B側のPLL回路121は、グループ10A側
のシステムクロックに障害が発生すると、障害発生前の
同期状態を保持して自走するので、グループ10B側は、
グループ10A側のシステムクロックに障害が発生しても
正常に動作する。

グループ10B側の論理回路14は、グループ10Aからエラ
ー信号を受けると、障害の発生したグループ10Aの論理
回路13により影響を受ける箇所をすべてリセットする
（詳細は、次の（Ｂ）項で説明する）。

以上のようにして、グループ10A側にシステムクロッ
ク障害が発生してもグループ10B側により処理を中断す
ることなく、かつ誤作動することなく装置10としての制
御動作が正常に続行される。

（Ｂ）論理回路の構成及び動作 第３図を参照して、グループ10A及び10Bの論理回路13
及び14の構成及び動作について説明する。

論理回路13及び14において、131及び141チャネルアダ
プタ（以下CAで示す）で、論理回路13及び14と上位装置
20との間のデータ転送を制御する。

132及び142はサービスアダプタ（以下SAで示す）で、
論理回路13及び14に対する各種制御信号（エラー信号も
含む）の授受を行う。

133及び143はシェアード・ストレッジ（以下、SSで示
す）、グループ10A及び10B側より共通にアクセスされる
共用のメモリで、図示しない共通メモリを共用してい
る。

134及び144はリソース・マネージャ（以下、RMで示
す）で、論理回路13及び14内のCA,SS等のリソース（資
源）を管理する。RM134及び144間はコピーバス135で接
続され、常に同一内容となるようにコピー処理が行われ
る。

SS133及び143並びにRM134及び144はグループ10A及び1
0Bより共通にアクセス可能な二重構成の共通モジュール
を構成し、共通バス136を介して論理回路13のCA131及び
SA132に接続され、共通バス146を介して論理回路14のCA
141及びSA142に接続される。二重化されたSS133,143及
びRM134,144は、正常時は一方がプライマリとして働き
他方はセコンダリとしてスタンバイ状態になっている
が、その内容は常にプライマリと同じである。

137及び147はデバイスアダプタ（以下DAで示す）で、
論理回路13及び14と配下のデイバス30部との間のデータ
転送を制御する。DA137は共通バス136に接続され、DA14
7は共通バス146に接続される。

この構成において、グループ10A側のシステムクロッ
クに障害が発生すると、前述の（Ａ）項で説明したよう
に、クロック障害検出回路15はエラー信号を発生して障
害システムクロックが論理回路13に供給されるのを停止
するとともに、エラー信号を論理回路13及び14に送り、
グループ10A側におけるシステムクロック障害発生を通
知する。

論理回路13のSA132はクロック障害発生回路15からの
エラー信号を受けると、CA131及びDA137の以降のデータ
転送制御を中止させる。更に、SS133,143及びRM134,144
に対し、システムクロック障害が発生したグループ10A
側のポート上の信号をすべてリセットさせる。

グループ10A側のシステムクロックに障害が発生する
と、クロックマスク回路17により障害システムクロック
が論理回路13に行くのが遮断されるが、障害発生から遮
断までの１〜数サイクルの障害システムクロックにより
論理回路13が誤動作し、システムクロックが停止したた
めにその誤動作信号状態が保持される危険がある。例え
ば共通モジュールのSS143及びRM144を切換え後のグルー
プ10B側よりアクセス不可能になる危険がある。

しかしながら、前述のようにグループ10A側のポート
上の信号をすべてリセットすることにより、この誤信号
状態は解除されて正常なグループ10B側よりSS143及びRM
144がアクセス可能になる。

一方、グループ10B側の論理回路14のSA142は、グルー
プ10A側よりエラー信号を受けとると、CA141及びDA147
にデータ転送制御を引き受けさせる。更にSA142はグル
ープ10Aからのエラー信号を割込信号として現在実行中
の処理を中断し、診断プログラムを起動して共通モジュ
ール部分の診断を行う。

これにより、グループ10Aにおけるシステムクロック
の障害発生から停止までの間に受けた１〜数サイクルの
障害システムクロックにより誤動作を生じた場合であっ
ても、その誤動作によって発生するエラーを訂正するこ
とができる。システムクロック障害は装置10の処理中に
一度あるかないかであるのでこの割込みも処理中に一度
あるかないかであるから、処理に与える影響は殆んどな
いとみてよい。

以上のようにして、正常なグループ10B側の論理回路1
4による制御に切換えられると、SS143及びRM144の一重
のみによるデータ転送が行われる。

また、SA132はグループ10A側のシステムクロックに障
害が発生したことを表示又はセンス情報等によりオペレ
ータ側に通知する。オペレータは処理終了後等の都合の
よいタイミングで電源をオフにしてグループ10A側の障
害発生箇所を修理し、障害復旧後は元の二重構成に戻っ
てデータ転送制御を行わせる。

以上グループ10A側のシステムクロックに障害が発生
した場合の実施例について説明したが、グループ10B側
のシステムクロック発生回路12に障害が発生した場合
は、クロック障害検出回路16は、自グループに発生した
システムクロック障害を検出し、クロックマスク回路18
に通知すると共に論理回路及び13に通知する。これによ
り前述の実施例の場合と同様に、グループ10Bのシステ
ムクロックは止められると共に、装置10における制御を
論理回路13のみを使用するグループ10Aによる一重制御
に切り換える処理が行われる。

〔発明の効果〕

以上説明したように、本発明によれば次の諸効果が得
られる。

（１）二重化構成の装置において更にシステムクロック
も二重化するようにしたので、システムクロック障害に
よる処理の中断，システムダウンを無くすることができ
る。

（２）二重化された一方のグループのシステムクロック
障害が他方のグループの処理に与える影響を除去するよ
うにしたので、一方のグループのシステムクロックに障
害が発生しても他方のグループにより装置の処理が正常
に行われ、前記（１）と相まって装置の信頼性を一層向
上させることができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例の実施装置の構成の説明図、 第３図は同実施装置の論理回路の説明である。 第１図〜第３図において、 10……装置、10A,10B……グループ、11,12……システム
クロック発生回路、13,14……論理回路、15,16……クロ
ック障害検出回路、17,18……クロックマスク回路、20
……上位装置、21……チャネル、30……デバイス部。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】二つのグループ（10A,10B）によって二重
   化された装置（10）において、両グループ（10A,10B）
   を同期化するシステムクロックを二重化するシステムク
   ロック二重化方式であって、 （ａ）各グループ（10A,10B）毎にシステムクロック発
   生回路（13,14）を設け、かつ両システムクロック発生
   回路（13,14）のシステムクロックを同期化し、 （ｂ）一方のグループのシステムクロックに障害が検出
   されたときは、障害の発生したグループのシステムクロ
   ック及び当該グループによる制御を止めるとともに、正
   常な他のグループにシステムクロック障害発生を通知し
   て、正常な他のグループのみによる処理に切り換えさ
   せ、 （ｃ）障害の発生したグループは、正常な他のグループ
   に影響を与える箇所をすべてリセットし、 （ｄ）正常な他のグループは、前記システムクロックの
   障害発生通知を受けて障害の発生したグループにより影
   響を受ける箇所をすべてリセットする、 ことを特徴とするシステムクロック二重化方式。
2. 【請求項２】一方のグループ（10A）は、基準発振器（1
   11）を設けて当該グループ（10A）のシステムクロック
   を発生し、他のグループは、前記基準発振器（111）の
   出力をPLL回路（121）で受けて一方のグループ（10A）
   のシステムクロックに同期したシステムクロックを発生
   することを特徴とする請求項１記載のシステムクロック
   二重化方式。