JPH0456135A - 積層構造の金属層を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電極及び配線等の積層構造の金属層を有する半
導体装置の製造方法に関する。

［従来の技術］ 従来、半導体装置の電極及び配線等の金属層には、層間
絶縁膜との密着性及び下地とのバリア性を向上させるた
めに、積層構造が広く使用されている。このような積層
構造の金属層を形成する場合、金属材料の組合せは蝕刻
工程の簡便さから、以下に示す考えに基づいて選定され
ている。即ち、第１の金属材料として塩素系ガスにより
蝕刻可能なもの、例えばアルミニウム又はアルミニウム
合金を使用する場合は、第２の金属材料も塩素ガス系に
より蝕刻可能なもの、例えばチタン又はチタン合金を使
用する。これにより、蝕刻工程においては主に塩素系ガ
スを使用することができ、連続して蝕刻処理できるため
、作業を簡略化することができる。一方、フッ素系ガス
により蝕刻する場合は、第１の金属材料としてタングス
テン等を使用し、これに組み合わせる第２の金属材料と
してタングステンシリサイド等を使用する。

第３図（ａ）及び（ｂ）は従来の積層構造の金属電極を
有する半導体装置の製造方法を工程順に示す断面図であ
る。

先ず、第３図（ａ）に示すように、シリコン基板２３上
にタングステンシリサイド膜２２及びタングステン膜２
１を順次積層形成する。次に、タングステン膜２１上に
フォトレジスト膜２４を被着した後に、フォトリソグラ
フィによりフォトレジスト膜２４をパターン形成する。

次に、第３図（ｂ）に示すように、フォトレジスト膜２
４をマスクとして、フッ素系ガスを使用した反応性イオ
ンエツチング（ＲＩＥ）により、タングステン膜２１及
びタングステンシリサイド膜２２を順次選択的に除去す
る。このようにして、積層構造の金属電極をパターン形
成することができる。なお、反応性イオンエツチングに
おいては、塩素系ガス又はフッ素系ガスを基本ガスとし
、必要に応じてフロン等の添加ガスを加えることができ
る。

［発明が解決しようとする課題］ しかしながら、上述した従来の積層構造の金属層を有す
る半導体装置の製造方法においては、積層された相互に
異なる金属間において、使用する反応ガス（塩素系ガス
又はフッ素系ガス）に対する蝕刻速度が異なる。このた
め、異種金属からなる積層構造の金属層を、同一種類の
ガスを使用した反応性イオンエツチングにより選択的に
除去すると、例えば、第３図に示すように、タングステ
ンシリサイド膜２２が選択的にサイドエツチングされて
しまう。そして、このようなサイドエツチングが生じる
と、電極及び配線等の金属層が剥がれ、又は金属層の電
気抵抗が増加するため、半導体装置の品質が低下すると
いう問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
サイドエツチング等の不良の発生を防止することができ
、品質を向上させることができる積層構造の金属層を有
する半導体装置の製造方法を提供することを目的とする
。

［課題を解決するための手段］ 本発明に係る積層構造の金属層を有する半導体装置の製
造方法は、半導体基板上にフッ素系ガスにより蝕刻可能
の第１の金属膜及び塩素系ガスにより蝕刻可能の第２の
金属膜を積層形成する工程と、前記フッ素系ガス及び前
記塩素系ガスにより夫々前記第１及び前記第２の金属膜
を蝕刻する工程とを有することを特徴とする。

［作用］ 本発明においては、第１の金属膜としてフッ素系ガスに
よる蝕刻速度が第２の金属膜よりも大きいものを使用し
、第２の金属膜として塩素系ガスによる蝕刻速度が第１
の金属膜よりも大きいものを使用する。そして、前記第
１及び前記第２の金属膜を適宜組み合わせて半導体基板
上に積層形成した後に、前記第１及び前記第２の金属膜
を夫々フッ素系ガス及び塩素系ガスにより蝕刻する。こ
のため、従来のように同一種類のガスを使用して多層構
造の金属層を連続的に蝕刻する場合とは異なって、第１
の金属膜（上層又は下層）を蝕刻する際に第２の金属膜
（下層又は上層）は蝕刻されに＜＜、第２の金属膜を蝕
刻する際に第１の金属膜は蝕刻されにくい。従って、本
発明によれば、電極及び配線等の多層構造の金属層を有
する半導体装置を製造する場合、サイドエツチング等の
不良の発生を防止することができるので、前記金属層の
剥離及び電気抵抗の増加を防止することができ、半導体
装置の品質を向上させることができる。

また、本発明においては、金属層は２層構造に限定され
ることはなく、第１及び第２の金属膜を交互に積層形成
することにより、２層以上の積層構造にすることができ
る。そして、この場合も、第１及び第２の金属膜を蝕刻
する場合は夫々フッ素系ガス及び塩素系ガスを使用する
。

フッ素系ガスとしては、六フッ化硫黄（ＳＦｓ）等の反
応ガスを使用することができる。一方、塩素系ガスとし
ては、三塩化ボロン（ＢＣ１３）等の反応ガスを使用す
ることができる。また、従来と同様にして、反応ガスに
は必要に応じてフロン２３（ＣＨＦ３）等の添加ガスを
加えることができる。そして、第１及び第２の金属膜は
、上述の反応ガスのプラズマを使用した乾式蝕刻法によ
り蝕刻することができる。

第１の金属膜はタングステン又はタングステンシリサイ
ド等により構成することができる。一方、第２の金属膜
はチタン又はチタン合金等により構成することができる
。特に、フッ素系ガスによるタングステン膜の蝕刻速度
はフッ素系ガスによるチタン膜の蝕刻速度に比して著し
く速く、塩素系ガスによるチタン膜の蝕刻速度は塩素系
ガスによるタングステン膜の蝕刻速度に比して著しく速
い。

このため、第１の金属膜としてタングステン膜を使用し
、第２の金属膜としてチタン膜を使用することが好まし
い。

［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
積層構造の金属電極を有する半導体装置の製造方法を工
程順に示す断面図である。なお、本実施例は主たる電極
材料としてタングステンを使用し、バリアメタルとして
チタンを使用した２層構造の電極を有するものである。

先ず、第１図（ａ）に示すように、スパッタリング法に
よりシリコン基板３上に厚さが例えば約１５００人のチ
タン膜２を成長させ、更にこのチタン膜２上に厚さが例
えば約８０００人のタングステン膜１を成長させる。

次に、第１図（ｂ）に示すように、タングステン膜１上
にフォトレジスト膜４を被着した後に、フォトリングラ
フィ工程においてフォトレジスト１１４をパターン形成
する。

次に、第１図（Ｃ）に示すように、フォトレジスト膜４
をマスクとして反応性イオンエツチング（ＲＩＥ）によ
り、タングステン膜１を選択的に平行平板電極を有する
ＲＩＥ装置により行うことができる。なお、タングステ
ン膜のエツチングはフッ素系ガスを使用することにより
一層促進され、高速のエツチング速度が得られることが
知られている（Ｓｏｌｉｄ　５ｔａｔｅ　Ｔｅｃｈｎｏ
ｌｏｇｙ、　日本版、１９８８年Ｂ月号、第２３乃至３
５頁）。この場合、反応ガスとして六フッ化硫黄（ＳＦ
６）及びフロン２３（ＣＨＦ３　）を夫々２０ｃｃ／分
及び２５ｃｃ／分の速度で前記ＲＩＥ装置に導入し、こ
れらの反応ガスの圧力を１５Ｐａに調整する。また、前
記平行平板電極に約３００Ｗの高周波電力（１３，５６
ＭＨ２）を供給することにより、前記反応ガスを励起さ
せてプラズマを発生させる。このガスプラズマによりタ
ングステンＩｌｌをエツチングする。このとき、タング
ステン膜１のエツチング速度は約２０００λ／分であり
、チタン膜２のエツチング速度は約５００λ／分である
。このように、上述のプラズマエツチングにおいて、タ
ングステン膜１のエツチング速度はチタン膜２のエツチ
ング速度に比して約４倍速いので、タングステン膜１は
高速でエツチングされるものの、チタン膜２に到達した
ときにエツチングが実質的に停止する。

次いで、第１図（ｄ）に示すように、フォトレジスト膜
４及びタングステン膜１をマスクとしてＲＩＥにより、
チタン膜２を選択的に除去する。

このチタン膜２のエツチングは平行平板電極を有するＲ
ＩＥ装置により行うことができる。なお、チタン膜のエ
ツチングは塩素系ガスを使用することにより一層促進さ
れ、高速のエツチング速度が得られることが知られてい
る（　ＪＪａｃ、５ｃｌｅｎｃｅＴｅｃｈｎｏ　ｌｏｇ
ｙ　、Ｂ７　（４）、１９８９年、第６２７乃至６３２
頁）。

この場合、反応ガスとして三塩化ボロン（ＢＣｌ２）を
２０ｃｃ／分の流量で前記ＲＩＥ装置に供給し、この反
応ガスの圧力を１ＯＰａに調整する。

また、前記平行平板電極に約２００Ｗの高周波電力（１
３，５６ＭＨｚ）を供給することにより、前記反応ガス
を励起させてプラズマを発生させる。このガスプラズマ
によりチタン膜２をエツチングする。このとき、チタン
膜２のエツチング速度は約１０００λ／分であり、タン
グステン膜１のエツチング速度は約１００λ／分である
。このように、上述のプラズマエツチングにおいて、チ
タン膜２のエツチング速度はタングステン膜１のエツチ
ング速度に比して約１０倍速いので、チタン膜２は高速
でエツチングされるものの、タングステン膜１は殆どエ
ツチングされない。このため、チタン膜２のエツチング
中にタングステン膜１にサイドエツチングが生しること
はない。

その後、第１図（ｅ）に示すように、フォトレジスト膜
３を剥離する。このようにして、タングステン膜１及び
チタン膜２からなる２層構造の電極が得られる。

本実施例においては、塩素系ガスにより工・ソチングさ
れやすいチタン膜２と、フッ素系ガスによりエツチング
されやすいタングステン膜１とを積層した後、先ずフッ
素系ガスによりタングステン膜１をエツチングし、次い
で塩素系ガスによりチタン膜２をエツチングする。この
ため、従来のように同一種類のエツチングガスを使用し
て連続的にエツチングする場合とは異なって、タングス
テン膜１及びチタン膜２にサイドエツチングが生じるこ
とはなく、垂直な側壁形状を有する積層構造の金属電極
を形成することができる。従って、配線の剥離及び電気
抵抗の増加を防止することができ、半導体装置の品質を
向上させることができる。

第２図（ａ）乃至（ｃ）は本発明の第２の実施例に係る
積層構造の金属層を有する半導体装置の製造方法を工程
順に示す断面図である。なお、本実施例はエツチングバ
ックによりピアホール内に金属層を埋め込む場合に応用
したものである。

先ず、第２図（ａ）に示すように、シリコン基板１４上
に厚さが例えば約１μｍの層間絶縁膜１３を形成した後
に、フォトリソグラフィ及びエツチングにより層間絶縁
膜１２を選択的に除去してピアホールを開孔する。その
後、全面に厚さが例えば約３０００人のチタン膜１２を
成長させる。このチタン膜１２は、タングステン膜と下
地との間の密着性を向上させると共に、双方のバリア性
を確保するものである。次いで、化学気相成長法（ＣＶ
Ｄ法）により、全面に眉間絶縁膜１２上での厚さが例え
ば約７０００人のタングステン膜１１を成長させ、前記
ピアホール内にタングステンを埋め込む。

次に、第２図（ｂ）に示すように、ＲＩＥによりタング
ステン膜１１をエツチングバックする。

このタングステン膜１１のエツチングバックは平行平板
電極を有するＲＩＥ装置により行うことができる。この
場合、反応ガスとして六フッ化硫黄（ＳＦ、）を５０ｃ
ｃ／分の速度で前記ＲＩＥ装置に導入し、この反応ガス
の圧力を１５Ｐａに調整する。

また、前記平行平板電極に約３００Ｗの高周波電力（ｘ
３．ｓｅ［Ｉｚ）を供給することにより、前記反応ガス
を励起させてプラズマを発生させる。このガスプラズマ
によりタングステン膜１１をエツチングバックする。こ
のとき、タングステン膜１１のエツチング速度は約４０
００λ／分であり、チタン膜１２のエツチング速度は約
３００λ／分である。このように、上述のプラズマエツ
チングにおいて、タングステン膜１１のエツチング速度
はチタンＭ１２のエツチング速度に比して約１０倍以上
速いので、タングステン膜１１は高速でエツチングされ
るものの、チタン膜２に到達したときにエツチングが実
質的に停止する。このようにして、タングステン膜１１
を所定の深さ（層間絶縁膜１３の上面）までエツチング
バックする。

次いで、第２図（Ｃ）に示すように、ＲＩＥによりチタ
ン膜１２をエツチングバックする。このチタン膜１２の
エツチングバックは平行平板電極を有するＲＩＥ装置に
より行うことができる。この場合、反応ガスとして三塩
化ボロン（ＢＣＬ　）を２０ｃｃ／分の流量で前記ＲＩ
Ｅ装置に導入し、この反応ガスの圧力を１ＯＰａに調整
する。また、前記平行平板電極に約２００Ｗの高周波電
力（１３，５８ＭＩＩＺ）を供給することにより、前記
反応ガスを励起させてプラズマを発生させる。このガス
プラズマによりチタン膜１２をエツチングバックする。

このとき、チタン膜１２のエツチング速度は約１０００
λ／分であり、タングステン膜１１のエツチング速度は
約１００λ／分である。このように、上述のプラズマエ
ツチングにおいて、チタン膜１２のエツチング速度はタ
ングステン膜１１のエツチング速度に比して約１０倍速
いので、チタン膜１２は高速でエツチングされるものの
、タングステン膜１１は殆どエツチングされない。

このようにして、ピアホール内にタングステン膜１１及
びチタン膜１２からなる金属層を埋め込むことができる
。

本実施例によれば、タングステン膜１１及びチタン膜１
２を夫々穴フッ化硫黄及び三塩化ボロンによりエツチン
グするため、エツチング速度の違いにより、タングステ
ン膜１１、チタン膜１２及び層間絶縁膜１３の上面に段
差が形成されることはない。従って、半導体装置の品質
を向上させることができる。

［発明の効果］ 以上説明したように本発明によれば、半導体基板上にフ
ッ素系ガスにより蝕刻可能の第１の金属膜と、塩素系ガ
スにより蝕刻可能の第２の金属膜とを交互に積層し、前
記第１の金属膜は前記フッ素系ガスにより蝕刻し、前記
第２の金属膜は前記塩素系ガスにより蝕刻するから、前
記第１及び前記第２の金属膜を蝕刻する際に夫々前記第
２及び前記第１の金属膜が蝕刻されることはない。従っ
て、電極及び配線等の多層構造の金属層を有する半導体
装置を製造する場合、サイドエツチング等の不良の発生
を防止することができるので、前記金属層の剥離及び電
気抵抗の増加を防止することができ、半導体装置の品質
を向上させることができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
積層構造の金属電極を有する半導体装置の製造方法を工
程順に示す断面図、第２図（ａ）乃至（Ｃ）は本発明の
第２の実施例に係る積層構造の金属層を有する半導体装
置の製造方法を工程順に示す断面図、第３図（ａ）及び
（ｂ）は従来の積層構造の金属電極を有する半導体装置
の製造方法を工程順に示す断面図である。 １．１１．２１；タングステン膜、２．１２；チタン膜
、３．１４，２３；シリコン基板、４゜２４；フォトレ
ジスト膜、１３：層間絶縁膜、２２；タングステンシリ
サイド膜 （ｂ）

Claims (5)

【特許請求の範囲】
1. （１）半導体基板上にフッ素系ガスにより蝕刻可能な第
   １の金属膜を形成する工程と、この第１の金属膜上に塩
   素系ガスにより蝕刻可能な第２の金属膜を形成する工程
   と、前記塩素系ガスにより前記第２の金属膜を蝕刻する
   工程と、前記フッ素系ガスにより前記第１の金属膜を蝕
   刻する工程とを有することを特徴とする積層構造の金属
   層を有する半導体装置の製造方法。
2. （２）半導体基板上に塩素系ガスにより蝕刻可能な第２
   の金属膜を形成する工程と、この第２の金属膜上にフッ
   素系ガスにより蝕刻可能な第１の金属膜を形成する工程
   と、前記フッ素系ガスにより前記第１の金属膜を蝕刻す
   る工程と、前記塩素系ガスにより前記第２の金属膜を蝕
   刻する工程とを有することを特徴とする積層構造の金属
   層を有する半導体装置の製造方法。
3. （３）半導体基板上にフッ素系ガスにより蝕刻可能な第
   １の金属膜と塩素系ガスにより蝕刻可能な第２の金属膜
   とを交互に積層形成する工程と、前記フッ素系ガス及び
   前記塩素系ガスにより夫々前記第１及び前記第２の金属
   膜を交互に蝕刻する工程とを有することを特徴とする積
   層構造の金属層を有する半導体装置の製造方法。
4. （４）金属膜を蝕刻する方法はプラズマを使用した乾式
   蝕刻法であることを特徴とする請求項１乃至３のいずれ
   か１項に記載の積層構造の金属層を有する半導体装置の
   製造方法。
5. （５）前記第１の金属膜はタングステン膜であると共に
   、前記第２の金属膜はチタン膜であることを特徴とする
   請求項１乃至４のいずれか１項に記載の積層構造の金属
   層を有する半導体装置の製造方法。