JPH04518A - Power supply control device - Google Patents
Power supply control deviceInfo
- Publication number
- JPH04518A JPH04518A JP2100894A JP10089490A JPH04518A JP H04518 A JPH04518 A JP H04518A JP 2100894 A JP2100894 A JP 2100894A JP 10089490 A JP10089490 A JP 10089490A JP H04518 A JPH04518 A JP H04518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- transistor
- current
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに電源電流を供給する電
源制御装置の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a power supply control device for supplying power supply current to a microcomputer.
従来、この種の電源制御装置として第８図に示すような
ものがあった。この第８図は従来装置の要部構成図を示
す。Conventionally, there has been a power supply control device of this type as shown in FIG. FIG. 8 shows a block diagram of the main parts of the conventional device.
同図において従来の電源制御装置は、はぼ一定値の電流
制御信号Ｓ３をベース電流として入力されるトランジス
タ（Ｔｒ）を有する電源供給回路５０で構成され、上記
トランジスタ（”ｒ１）のコレクターエミッタ間に流れ
るカーバッテリ （図示を省略）からの電流を所定値に
制御してＣＰＵＩに供給する構成である。In the same figure, the conventional power supply control device is constituted by a power supply circuit 50 having a transistor (Tr) to which a current control signal S3 of an almost constant value is input as a base current, and a power supply circuit 50 is provided between the collector and emitter of the transistor ("r1)". The current from the car battery (not shown) is controlled to a predetermined value and is supplied to the CPU.
次に、上記構成に基づく電源制御装置の動作について説
明する。常時はぼ一定値の“Ｈ”レベルの電流制御信号
Ｓ３が電源供給回路５０に人力される。この電流制御信
号Ｓ３は信号中のノイズ又は信号レベル変動をツェナダ
イオードＤ５又は平滑コンデンサＣ５により一定値とさ
れた後にトランジスタＴｒ５にベース電流として供給さ
れる。このトランジスタＴ、５は一定電流値の電流制御
信号Ｓ３に基づいてバッテリの電源電流を所定値に制御
してＣＰＵＩ側に供給する。このように所定値に調整さ
れた定電圧の電源電流に基づいてＣＰＵ１は安定した動
作を行なうことができることとなる。Next, the operation of the power supply control device based on the above configuration will be explained. A current control signal S3 of "H" level, which is approximately constant at all times, is manually supplied to the power supply circuit 50. This current control signal S3 is supplied to the transistor Tr5 as a base current after noise or signal level fluctuations in the signal are made constant by a Zener diode D5 or a smoothing capacitor C5. The transistors T, 5 control the power supply current of the battery to a predetermined value based on a current control signal S3 having a constant current value, and supply it to the CPUI side. The CPU 1 can operate stably based on the constant voltage power supply current adjusted to a predetermined value in this manner.
従来の電源制御装置は以上のように構成されていたこと
から、ＣＰＵＩの動作の有無に拘わらず一定電流値の電
流制御信号Ｓ３を常に電流調整回路５０のトランジスタ
”＋５に供給しなければならず、電源電流制御のための
消費電流が増加するという課題を有していた。Since the conventional power supply control device is configured as described above, it is necessary to always supply the current control signal S3 of a constant current value to the transistor "+5" of the current adjustment circuit 50 regardless of whether or not the CPU is in operation. However, there was a problem in that current consumption for power supply current control increased.
また、ＣＰＵＩが動作していない場合に電源電流の供給
を遮断する方法も考えられるが、ＣＰＵ１及び周辺装置
に含まれるＲＡＭ等に常時電流供給を必要とする部分が
あるため、データ破壊、処理エラー等が生じるという課
題を有していた。Another option is to cut off the power supply current when the CPU is not operating, but since there are parts of the CPU 1 and peripheral devices such as RAM that require constant current supply, data corruption and processing errors may occur. The problem was that problems such as the following occurred.
本発明は、上記課題を解決するためになされたものでマ
イクロコンピュータの電源供給制御のための制御電流の
消費を極力制御することができる電源制御装置を提供す
ることを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide a power supply control device that can control the consumption of control current for controlling the power supply of a microcomputer as much as possible.
第１図は第１の発明の原理説明図を示す。 FIG. 1 shows a diagram explaining the principle of the first invention.
同図において第１の発明に係る電源制御装置は、マイク
ロコンピュータ１への電源の供給を制御するトランジス
タ”＋４を有する電源制御装置において、上記マイクロ
コンピュータ１から出力される当該マイクロコンピュー
タ１の動作・非動作を示す動作状態信号Ｓ２に基づいて
、上記トランジスタＴｔ４の制御端子に入力する制御信
号の信号値を調整する制御信号調整回路４を備え、上記
調整後の制御信号で駆動する上記トランジスタＴＴ４を
介して電源を上記マイクロコンピュータ１に供給するも
のである。In the figure, a power supply control device according to a first aspect of the present invention is a power supply control device having a transistor "+4" that controls the supply of power to a microcomputer 1. The transistor TT4 is provided with a control signal adjustment circuit 4 that adjusts the signal value of the control signal input to the control terminal of the transistor Tt4 based on the operating state signal S2 indicating non-operation, and drives the transistor TT4 with the adjusted control signal. Power is supplied to the microcomputer 1 through the microcomputer 1.
第２図は第２の発明の原理説明図を示す。FIG. 2 shows a diagram explaining the principle of the second invention.
同図において第２の本発明に係る電源制御装置は、シス
テムを制御するマイクロコンピュータ１への電源の供給
を制御するトランジスタＴｔ４を有する電源制御装置に
おいて、上記システムを動作させるために外部から入力
される起動指令信号Ｓ１に基づいてシステム動作信号を
出力する動作信号生成回路２と、上記起動指令信号Ｓ１
の入力後にマイクロコンピュータ１から出力される当該
マイクロコンピュータ１の動作・非動作を示す動作状態
信号Ｓ２及び上記システム動作信号に基づいて、上記マ
イクロコンピュータ１の動作時に大電流値の大電流制御
信号Ｓ３１を上記トランジスタＴ＋４の制御端子に出力
し、非動作時に小電流値の小電流制御信号Ｓ を上記ト
ランジスタＴ＋４の制外端子に出力する制御信号調整回
路４とを備え、上記調整後の大電流又は小電流の各制御
信号Ｓ３１、Ｓ で駆動する上記トランジスタＴ＋４を
介して電源を上記マイクロコンピュータ１に供給するも
のである。In the figure, a power supply control device according to a second aspect of the present invention is a power supply control device having a transistor Tt4 that controls the supply of power to a microcomputer 1 that controls the system, and in which an input from the outside is used to operate the system. an operation signal generation circuit 2 that outputs a system operation signal based on the activation command signal S1;
A large current control signal S31 of a large current value is generated when the microcomputer 1 is operated, based on the operating state signal S2 indicating the operation/non-operation of the microcomputer 1 outputted from the microcomputer 1 after the input of the above system operating signal. and a control signal adjustment circuit 4 that outputs a small current control signal S having a small current value to the outside control terminal of the transistor T+4 when not in operation, and outputs a small current control signal S having a small current value to the outside control terminal of the transistor T+4 after the adjustment. Power is supplied to the microcomputer 1 through the transistor T+4 which is driven by small current control signals S31 and S2.
第１の発明においては、マイクロコンピュータ１から出
力されるバックアップ制御信号Ｓ２に基づいて大電流又
は小電流の各制御信号Ｓ ５Ｓを制御信号調整回路４か
ら出力し、マイクロコンピュータ１の動作時又は非動作
時に各制御信号Ｓ３１、Ｓ３２に基づいてトランジスタ
Ｔ＋４に流れる電源からの電流を制御することにより、
マイクロコンピュータ１の動作・非動作の各モードに応
じた制御電流をトランジスタＴ＋４に入力できることと
なり、制御電流の消費を極力抑制する。In the first invention, each control signal S5S of large current or small current is outputted from the control signal adjustment circuit 4 based on the backup control signal S2 outputted from the microcomputer 1, and when the microcomputer 1 is operating or not. By controlling the current from the power supply flowing through the transistor T+4 based on each control signal S31 and S32 during operation,
A control current corresponding to each operating/non-operating mode of the microcomputer 1 can be input to the transistor T+4, thereby suppressing control current consumption as much as possible.
第２の発明においては、外部から入力される起動指令信
号Ｓ１に基づいて動作信号生成回路２でシステムを動作
させるためのシステム動作信号を生成し、上記システム
動作信号及びマイクロコンピュータ１から出力される動
作状態信号Ｓ２に基づいて大電流又は小電流の各制御信
号Ｓ ＳＳを制御信号調整回路４から出力し、マイクロ
コンピュータ１の動作時又は非動作時に大電流・小電流
の各制御信号Ｓ １Ｓ に基づいてトランジスりＴ＋４
に流れる電源からの電流を制御することにより、マイク
ロコンピュータ１の動作・非動作の各モードに応じた制
御電流をトランジスタＴ＋４に入力できることとなり、
データ破壊、処理エラー等のエラーを生じさせることな
く制御電流の消費を極力抑制する。In the second invention, the system operation signal for operating the system is generated in the operation signal generation circuit 2 based on the activation command signal S1 inputted from the outside, and the system operation signal and the system operation signal are output from the microcomputer 1. The control signal adjusting circuit 4 outputs each large current or small current control signal S SS based on the operating state signal S2, and outputs each large current or small current control signal S 1S when the microcomputer 1 is operating or not operating. Based on transistor T+4
By controlling the current flowing from the power supply to the transistor T+4, a control current corresponding to each mode of operation or non-operation of the microcomputer 1 can be input to the transistor T+4.
To suppress control current consumption as much as possible without causing errors such as data destruction or processing errors.
（１）第１の発明の一実施例
第１の発明の一実施例を第３図及びび第４図に基づいて
説明する。この第３図は本実施例装置の要部回路構成図
、第４図は第３図記載装置の動作タイミングチャートを
示す。(1) An embodiment of the first invention An embodiment of the first invention will be described based on FIGS. 3 and 4. FIG. 3 is a circuit diagram of a main part of the apparatus of this embodiment, and FIG. 4 is an operation timing chart of the apparatus described in FIG.
上記各図において本実施例に係る電源制御装置は、ＣＰ
ＵＩから出力されるＣＰＵＩの動作・非動作の各モード
を示すバックアップコントロール信号Ｓ２に基づいて電
源からの電流を分流し、ＣＰＵＩの動作モード時に大電
流値の大電流制御信号Ｓ３１を出力し、非動作モード時
に小電流値の小電流制御信号Ｓ３２を出力する制御信号
調整回路４と、上記大電流・小電流の各制御信号Ｓ３１
、Ｓ を制御端子に入力されるトランジスタＴｒ４を有
し、このトランジスタＴｒ４に流れる電源（図示を省略
する）からの電流を上記ＣＰＵＩに出力する電源供給回
路５とを備える構成である。In each of the above figures, the power supply control device according to this embodiment is a CP
The current from the power supply is shunted based on the backup control signal S2 output from the UI indicating each mode of operation/non-operation of the CPU, and the large current control signal S31 with a large current value is output when the CPU is in the operation mode. A control signal adjustment circuit 4 that outputs a small current control signal S32 with a small current value in the operation mode, and each of the large current and small current control signals S31.
, S to the control terminal thereof, and a power supply circuit 5 that outputs a current from a power supply (not shown) flowing through the transistor Tr4 to the CPUI.
次に、上記構成に基づく本実施例装置の動作について説
明する。まず、ＣＰＵＩの動作モード時に“Ｈ″レベル
信号、また非動作モード時にＬ”レベルの信号となるバ
ックアップコントロール信号Ｓ２がＣＰＵＩから制御信
号調整回路４に出力される。Next, the operation of the apparatus of this embodiment based on the above configuration will be explained. First, the backup control signal S2 is outputted from the CPU to the control signal adjustment circuit 4, which is an "H" level signal when the CPU is in the operating mode, and is an L level signal when it is in the non-operating mode.
上記ＣＰＵＩが非動作モードの場合には、上記′Ｌ″レ
ベルのバックアップコントロール信号Ｓ が制御信号調
整回路４のトランジスタＴ＋３にベース電流として入力
されてカットオフ状態を維持する。このカットオフ状態
のトランジスタＴ＋３により、電源からの電流は大きな
抵抗値を有する抵抗Ｒで大きく減衰されて電流Ｉ、（約
２〜３［ｍＡ］ ）となり、小電流制御信号Ｓ３２とし
て出力される。この小電流制御信号Ｓ３２がツェナダイ
オードＤ 及び平滑コンデンサＣ５で上下の変動を抑制
されてトランジスタＴ＋４にベース電流として入力され
る。このトランジスタＴ、４のコレクタエミッタ間には
ＣＰＵＩの非動作モード時に最小限必要な電流が流れ、
ＣＰＵ１側に定電圧（約５Ｖ）の電力を供給する。この
最小限必要な電流によりＲＡＭのデータ保持等の動作が
確保されることとなる。When the CPUI is in the non-operating mode, the ``L'' level backup control signal S is input as a base current to the transistor T+3 of the control signal adjustment circuit 4 to maintain the cutoff state. At T+3, the current from the power supply is greatly attenuated by the resistor R having a large resistance value, becoming a current I (approximately 2 to 3 [mA]), which is output as a small current control signal S32.This small current control signal S32 The vertical fluctuation is suppressed by the Zener diode D and the smoothing capacitor C5, and the current is input to the transistor T+4 as a base current.The minimum required current flows between the collector and emitter of the transistor T and transistor 4 when the CPU is in the non-operating mode. ,
Supply constant voltage (approximately 5V) power to the CPU1 side. This minimum required current ensures operations such as data retention in the RAM.
また、上記ＣＰＵＩが動作モードの場合には、上記“Ｈ
”レベルのバックアップコントロール信号Ｓ２が出力さ
れ、制御信号調整回路４のトランジスタＴ、３がターン
オン状態となり、電源からの電流はトランジスタＴ＋３
のコレクタ・エミッタ及び抵抗Ｒ４２を介して電流弓が
分流されることとなる。この分流された電流ＩＡが上記
大抵抗値の抵抗Ｒを介して流れる電流ＩＢと合流し電流
値（Ｉ ＋Ｉ８＝約８＝０［ｍＡ］）の大電流制御人
信号Ｓ３２として出力される。この大電流制御信号Ｓ３
２がツェナダイオードＤ５及び平滑コンデンサＣ５で上
下の変動を抑制されてトランジスタＴ、４にベース電流
として入力され、ＣＰＵＩの動作時に必要な最大限の電
流をトランジスタＴ＋４のコレクターエミッタ間に流し
、ＣＰＵＩ側に定電圧（約５Ｖ）の電力を供給する。In addition, when the CPUI is in operation mode, the “H”
” level backup control signal S2 is output, the transistors T and 3 of the control signal adjustment circuit 4 are turned on, and the current from the power supply is transferred to the transistor T+3.
The current bow will be shunted through the collector-emitter of R42 and the resistor R42. This shunted current IA is combined with the current IB flowing through the resistor R having a large resistance value, and is output as a large current control signal S32 having a current value (I+I8=approximately 8=0 [mA]). This large current control signal S3
2 is inputted as a base current to transistors T and 4 with vertical fluctuations suppressed by Zener diode D5 and smoothing capacitor C5, and the maximum current required during CPU operation is passed between the collector emitter of transistor T+4, and the current is input to the CPUI side. Supply constant voltage (approximately 5V) power to the
さらに、上記ＣＰＵＩが非動作モードに戻った場合には
、バックアップコントロール信号Ｓ２が“Ｌ″レベルな
り、トランジスタＴ、３もカットオフ状態となり、トラ
ンジスタＴ＋４のベース電流が小電流制御信号Ｓ３１と
なる。Further, when the CPUI returns to the non-operating mode, the backup control signal S2 becomes "L" level, the transistors T and 3 are also cut off, and the base current of the transistor T+4 becomes the small current control signal S31.
なお、上記実施例における制御信号調整回路４及び電源
供給回路５のトランジスタをバイポーラトランジスタで
構成したが、上記各トランジスタをＦＥＴトランジスタ
で構成することもできる。Note that although the transistors of the control signal adjustment circuit 4 and the power supply circuit 5 in the embodiment described above are constructed of bipolar transistors, each of the transistors described above may also be constructed of FET transistors.
この場合には、上記トランジスタを制御する大電流及び
小電流の制御信号は、電圧値の異なる高電圧・低電圧の
制御信号となる。In this case, the large current and small current control signals that control the transistors are high voltage and low voltage control signals with different voltage values.
（２）第２の発明の一実施例
第２の発明の一実施例を第５図ないし第７図に基づいて
説明する。この第５図は本実施例装置を車載用ＣＰＵに
用いた場合の全体構成図、第６図は本実施例装置の要部
回路構成図、第７図は第６図記載実施例装置の動作タイ
ミングチャートを示す。(2) An embodiment of the second invention An embodiment of the second invention will be described based on FIGS. 5 to 7. FIG. 5 is an overall configuration diagram when the device of this embodiment is used in an in-vehicle CPU, FIG. 6 is a diagram of the main circuit configuration of the device of this embodiment, and FIG. 7 is an operation of the device of the embodiment described in FIG. 6. A timing chart is shown.
上記各図において本実施例にかかる電源制御装置は、イ
グニッションスイッチ１０を操作してＡＣＣからＯＮま
での間にＨ”レベルの信号として出力されるＡＣＣ状態
信号Ｓ１に基づいてターンオン状態となるトランジスタ
Ｔ＋ｌを有する動作信号生成回路２と、上記″Ｈ”レベ
ルのＡＣＣ状態信号Ｓ１が入力された後に、ＣＰＵＩの
動作モード時に“Ｈ”レベルの信号としてＣＰＵＩから
出力されるバックアップコントロール信号Ｓ２を遅延さ
せ、該遅延した信号に基づいてターンオン状態となるト
ランジスタＴ＋２を有する遅延回路３と、上記各トラン
ジスタＴＴ の駆動状態＋Ｉ’ １２
に基づき電源の電流を分流制御して大電流・小電流の各
制御信号Ｓ ＳＳ を出力する制御信号調整回路４と、
該大電流・小電流の各制御信号Ｓ３１、Ｓ を制御端子
に入力されるトランジスタｔ＋４を有し、このトランジ
スタＴ＋４に流れるカーバッテリ１１からの電流を制御
してＣＰＵＩ側に供給する電源供給回路５とを備える構
成である。In each of the above figures, the power supply control device according to the present embodiment has a transistor T+l that is turned on based on an ACC status signal S1 outputted as an H'' level signal from ACC to ON when the ignition switch 10 is operated. and an operation signal generation circuit 2 having the above-mentioned "H" level ACC state signal S1, which delays a backup control signal S2 outputted from the CPU as an "H" level signal in the CPU operation mode after the "H" level ACC state signal S1 is input; A delay circuit 3 having a transistor T+2 that turns on based on the delayed signal, and a control signal S for controlling the current of the power source by dividing the current of the power supply based on the drive state +I' 12 of each transistor TT described above. a control signal adjustment circuit 4 that outputs SS;
A power supply circuit 5 includes a transistor t+4 to which the large current and small current control signals S31 and S are inputted to a control terminal, controls the current from the car battery 11 flowing through the transistor T+4, and supplies the current to the CPUI side. The configuration includes the following.
次に、上記構成に基づく本実施例装置の動作について説
明する。Next, the operation of the apparatus of this embodiment based on the above configuration will be explained.
車両の操作者がイグニッションスイッチ１０を操作する
前のＯＦＦ状態の場合には、ＡＣＣ状態信号Ｓ１は“Ｌ
”レベルとしてＣＰＵＩ及び動作信号生成回路２に出力
される。上記動作信号生成回路２のトランジスタＴｒｌ
及び遅延回路３のトランジスタＴｒ２が共にカットオフ
状態であることから、制御信号調整回路４のトランジス
タＴ、３はカットオフ状態を維持し、電源からの電流Ｉ
Ｂを抵抗Ｒ４Ｉを介して小電流制御信号Ｓ３１として出
力する。In the OFF state before the vehicle operator operates the ignition switch 10, the ACC state signal S1 is “L”.
" level is output to the CPUI and the operation signal generation circuit 2. The transistor Trl of the operation signal generation circuit 2
Since the transistors T and Tr2 of the delay circuit 3 are both in the cutoff state, the transistors T and 3 of the control signal adjustment circuit 4 maintain the cutoff state, and the current I from the power supply is
B is output as a small current control signal S31 via a resistor R4I.
この小電流制御信号Ｓ３１か電源供給回路５のベース端
子に入力され、小電流制御信号Ｓ３１の電流値ＩＢ （
＝２〜３ ［ｍＡ］ ）によって制御される電流をトラ
ンジスタＴ、のコレクターエミッタ間に流してＣＰＵＩ
側に定電圧（５Ｖ）の電力を供給する。This small current control signal S31 is input to the base terminal of the power supply circuit 5, and the current value IB (
= 2 to 3 [mA]) is passed between the collector and emitter of the transistor T.
Supply constant voltage (5V) power to the side.
また、上記操作者のイグニッションスイッチ１０を操作
してＡＣＣからＯＮまでの間の状態の場合には、ＡＣＣ
状態信号Ｓ２が“Ｈ”レベルとしてＣＰＵＩ及び動作信
号生成回路２に出力される（時刻１．）。上記ＣＰＵＩ
は、ＣＰＵＩが動作モードであることを示す“Ｈ”レベ
ルのバックアップコントロール信号Ｓ２を遅延回路３へ
出力する（時刻ｔ２）。また、上記動作信号生成回路２
は、“Ｈ”レベルのＡＣＣ状態信号Ｓ２の立上り時（時
刻１．）と同時にトランジスタＴ＋１をターンオン状態
とする。In addition, when the operator operates the ignition switch 10 and the state is between ACC and ON, the ignition switch 10 is turned on.
The state signal S2 is output as an "H" level to the CPUI and the operation signal generation circuit 2 (time 1). Above CPUI
outputs an "H" level backup control signal S2 indicating that the CPU is in the operation mode to the delay circuit 3 (time t2). In addition, the operation signal generation circuit 2
simultaneously turns on the transistor T+1 at the rise of the ACC state signal S2 of "H" level (time 1.).
上記トランジスタＴ＋１のターンオン時（時刻１１）と
同時に制御信号調整回路４のトランジスタＴ＋３がター
ンオン状態となり、電源からの電流を抵抗Ｒに流れる電
流ＩＢとトランジスタＴ＋３に分流する電流■９とを流
すこととなる。上記各電流１ 、Ｉ により大きな
電流値（ＩＡ＋■８Ｂ
；約１００［ｍＡ］）の大電流制御信号Ｓ３２となり、
電源供給回路５のベース端子へ入力される。上記電源供
給回路５のトランジスタ１４は大電流制御信号Ｓ の電
流値Ｉ ＋ ＩＢ （＝１００３２
Ａ
［ｍＡ］ ）によって制御される大電流をコレクターエ
ミッタ間に流してＣＰＵ側へ定電圧の電力の供給を開始
する。Simultaneously with the turn-on of the transistor T+1 (time 11), the transistor T+3 of the control signal adjustment circuit 4 is turned on, and the current from the power supply is made to flow through the current IB flowing through the resistor R and the current ■9 which is shunted to the transistor T+3. Become. Each of the above currents 1 and I results in a large current control signal S32 with a large current value (IA+■8B; approximately 100 [mA]),
It is input to the base terminal of the power supply circuit 5. The transistor 14 of the power supply circuit 5 receives the current value I + IB (=10032
A large current controlled by A [mA]) is passed between the collector and emitter to start supplying constant voltage power to the CPU side.
また、上記バックツブコントロール信号Ｓ２の立上り時
（時刻ｔ２）と同時に遅延回路３のトランジスタｔ＋２
がターンオン状態となる。このトランジスタＴｒ２のタ
ーンオン状態は、バックアップコントロール信号Ｓ２が
“Ｈ″レベル状態ある場合及びバックアップコントロー
ル信号Ｓ２が“プレベル状態（時刻ｔ４）となった後、
遅延回路３の抵抗Ｒ及びコンデンサＣ２の時定数により
定まる遅延時間Ｔ（時刻ｔ５までの間）まで維持される
。Also, at the same time as the rise of the backtub control signal S2 (time t2), the transistor t+2 of the delay circuit 3
is turned on. The turn-on state of the transistor Tr2 is determined when the backup control signal S2 is in the "H" level state and after the backup control signal S2 is in the "low" state (time t4).
This is maintained until the delay time T (until time t5) determined by the time constant of the resistor R of the delay circuit 3 and the capacitor C2.
即ち、上記トランジスタＴ、２のターンオン状態をバッ
クアップコントロール信号Ｓ２の立下り時刻ｔ４以降も
維持するのは、ＣＰＵＩが現在実行している処理ステッ
プ以降の処理ステップを実行し、実行中のルーチンを確
実に完了させるためである。従って、上記遅延時間Ｔは
ＣＰＵＩが動作する最大のルーチンを実行するのに必要
な時間に基づいて定められている。That is, maintaining the turn-on state of the transistors T and 2 after the falling time t4 of the backup control signal S2 is to ensure that the CPUI executes the processing steps after the processing step currently being executed and the routine that is currently being executed is maintained. This is to complete the process. Therefore, the delay time T is determined based on the time required to execute the maximum routine operated by the CPUI.
さらに、上記トランジスタＴｒ２がターンオン状態を維
持している場合には、上記ＡＣＣ状態信号Ｓ１及びバッ
クアップコントロール信号Ｓ２が共に“Ｌ”レベルとな
った後においても、制御信号調整回路４のトランジスタ
Ｔｒ３をターンオン状態に維持する。このトランジスタ
”＋３がターンオン状態を維持して、大電流制御信号Ｓ
３□を電源供給回路５のトランジスタＴｔ４に入力し続
けることにより、大電流制御信号Ｓ３□で制御される大
電流をＣＰＵＩに供給できることとなる。Further, when the transistor Tr2 maintains the turned-on state, the transistor Tr3 of the control signal adjustment circuit 4 is turned on even after the ACC state signal S1 and the backup control signal S2 both become "L" level. maintain the condition. This transistor "+3 maintains the turn-on state, and the large current control signal S
By continuing to input 3□ to the transistor Tt4 of the power supply circuit 5, a large current controlled by the large current control signal S3□ can be supplied to the CPUI.
このＣＰＵＩは、上記ＡＣＣ状態信号Ｓｌ及びバックア
ップコントロール信号Ｓ２か“Ｌ”レベルとなった後に
おいても大電流が供給されることカラ、ＲＡＭ、ＲＯＭ
等のデータの格納処理、周辺ポートの整備等の基準スタ
ンバイ処理を実行すると共に、実行中のルーチンの途中
の処理ステップであっても実行中のルーチンを最終まで
実行するスタンバイ処理を確実に完了できることとなる
。This CPU is designed to ensure that a large current is supplied even after the ACC status signal Sl and backup control signal S2 are at the "L" level.
In addition to executing standard standby processing such as data storage processing such as data storage processing, maintenance of peripheral ports, etc., it is also possible to reliably complete standby processing that executes the currently executing routine to the end even if it is a processing step in the middle of the currently executing routine. becomes.
なお、上記第２の発明の一実施例を車載用のＣＰＵにつ
いて説明したが車載以外のＣＰＵ等についても適用する
ことができる。Although the embodiment of the second invention has been described with respect to an in-vehicle CPU, it can also be applied to CPUs other than in-vehicle CPUs.
また、上記実施例に係る遅延回路３において抵抗３１及
びコンデンサＣ２で所定時間遅延させる構成としたが、
この抵抗３１及びコンデンサＣ２を設けることなくこの
遅延の所定時間に相当する時間だけ長いバックアップコ
ントロール信号Ｓ２をＣＰＵから出力する構成とするこ
ともできる。Further, although the delay circuit 3 according to the above embodiment is configured to delay by a predetermined time using the resistor 31 and the capacitor C2,
It is also possible to adopt a configuration in which the CPU outputs the backup control signal S2 which is longer by the time corresponding to the predetermined delay time without providing the resistor 31 and the capacitor C2.
以上説明したように第１の発明においては、マイクロコ
ンピュータから出力されるバックアップ制御信号に基つ
いて大電流又は小電流の各制御信号を制御信号調整回路
から出力し、マイクロコンピュータの動作時又は非動作
時に各制御信号に基ついてトランジスタに流れる電源か
らの電流を制御することにより、マイクロコンピュータ
の動作・非動作の各モードに応じた制御電流をトランジ
スタに入力できることとなり、制御電流の消費を極力抑
制することができるという効果を有する。As explained above, in the first invention, each control signal of large current or small current is output from the control signal adjustment circuit based on the backup control signal output from the microcomputer, and when the microcomputer is operating or not operating. By controlling the current from the power supply that flows through the transistor based on each control signal, it is possible to input a control current to the transistor according to each mode of operation or non-operation of the microcomputer, thereby minimizing control current consumption. It has the effect of being able to
また、第２の発明においては、外部から入力される起動
指令信号に基づいて動作信号生成回路でシステムを動作
させるためのシステム動作信号を生成し、上記システム
動作信号及びマイクロコンピュータ１から出力される動
作状態信号に基づいて大電流又は小電流の各制御信号を
制御信号調整回路から出力し、マイクロコンピュータの
動作時又は非動作時に大電流・小電流の各制御信号に基
づいてトランジスタに流れる電源からの電流を制御する
ことにより、マイクロコンピュータの動作・非動作の各
モードに応じた制御電流をトランジスタに入力できるこ
ととなり、データ破壊、処理エラー等のエラーを生じさ
せることなく制御電流の消費を極力抑制する効果を有す
る。Further, in the second invention, the system operation signal for operating the system is generated by the operation signal generation circuit based on the activation command signal input from the outside, and the system operation signal and the system operation signal are output from the microcomputer 1. Each control signal of large current or small current is outputted from the control signal adjustment circuit based on the operating status signal, and the power source flows to the transistor based on each control signal of large current or small current when the microcomputer is operating or not operating. By controlling the current, it is possible to input a control current to the transistor according to each mode of operation or non-operation of the microcomputer, minimizing control current consumption without causing errors such as data destruction or processing errors. It has the effect of
第１図は第１の発明の原理説明図、
第２図は第２の発明の原理説明図、
第３図は第１の発明の一実施例に係る電源制御装置の要
部回路構成図、
第４図は第３図記載実施例の動作タイミングチャート、
第５図は第２の発明の一実施例に係る電源制御装置を車
載用ＣＰＵに用いた場合の全体構成図、第６図は第２の
発明の一実施例の要部構成図、第７図は第６図記載実施
例の動作タイミングチャート、
第８図は従来の電源制御装置の要部構成図を示す。
１・・・ＣＰＵ （マイクロコンピュータ）２・・・動
作信号生成回路
３・・・遅延回路
４・・・制御信号調整回路
５・・・電源供給回路
１０・・・イグニッションスイッチ
１１・・・カーバッテリFIG. 1 is a diagram explaining the principle of the first invention; FIG. 2 is a diagram explaining the principle of the second invention; FIG. 4 is an operation timing chart of the embodiment shown in FIG. 3, FIG. 5 is an overall configuration diagram when the power supply control device according to the embodiment of the second invention is used in a vehicle CPU, and FIG. 7 is an operation timing chart of the embodiment shown in FIG. 6, and FIG. 8 is a diagram showing the main part of a conventional power supply control device. 1... CPU (microcomputer) 2... Operation signal generation circuit 3... Delay circuit 4... Control signal adjustment circuit 5... Power supply circuit 10... Ignition switch 11... Car battery
Claims (1)
するトランジスタ（Ｔ＿ｒ＿４）を有する電源制御装置
において、 上記マイクロコンピュータ（１）から出力される当該マ
イクロコンピュータ（１）の動作・非動を示す動作状態
信号（Ｓ＿２）に基づいて、上記トランジスタ（Ｔ＿ｒ
＿４）の制御端子に入力する制御信号の信号値を調整す
る制御信号調整回路４を備え、上記調整後の制御信号で
駆動する上記トランジスタ（Ｔ＿ｒ＿４）を介して電源
を上記マイクロコンピュータ（１）に供給することを 特徴とする電源制御装置。 ２、システムを制御するマイクロコンピュータ（１）へ
の電源の供給を制御するトランジスタ（Ｔ＿ｒ＿４）を
有する電源制御装置において、上記システムを動作させ
るために外部から入力される起動指令信号（Ｓ＿１）に
基づいてシステム動作信号を出力する動作信号生成回路
（２）と、上記起動指令信号（Ｓ＿１）の入力後にマイ
クロコンピュータ（１）から出力される当該マイクロコ
ンピュータ（１）の動作・非動作を示す動作状態信号（
Ｓ＿２）及び上記システム動作信号に基づいて、上記マ
イクロコンピュータ（１）の動作時に大電流値の大電流
制御信号（Ｓ＿３＿１）を上記トランジスタ（Ｔ＿ｒ＿
４）の制御端子に出力し、非動作時に小電流値の小電流
制御信号（Ｓ＿３＿２）を上記トランジスタ（Ｔ＿ｒ＿
４）の制御端子に出力する制御信号調整回路（４）とを
備え、 上記調整後の大電流又は小電流の各制御信号（Ｓ＿３＿
１、Ｓ＿３＿２）で駆動する上記トランジスタ（Ｔ＿ｒ
＿４）を介して電源を上記マイクロコンピュータ（１）
に供給することを 特徴とする電源制御装置。 ３、上記動作状態信号（Ｓ＿２）をマイクロコンピュー
タ（１）のルーチン実行に要する時間だけ遅延させて遅
延制御信号を上記制御信号調整回路（４）に出力する遅
延回路（３）と、 上記遅延制御信号及びシステム動作信号に基づいて、上
記動作時に大電流の大電流制御信号（Ｓ＿３＿１）を上
記トランジスタ（Ｔ＿ｒ＿４）に出力し、非動作モード
時に小電流値の小電流制御信号（Ｓ＿３＿２）を上記ト
ランジスタ（Ｔ＿ｒ＿４に）出力する分流制御回路（４
）とを備えることを 特徴とする請求項１記載の電源制御装置。[Claims] 1. In a power supply control device having a transistor (T_r_4) that controls the supply of power to a microcomputer (1), the operation of the microcomputer (1) output from the microcomputer (1); - Based on the operating state signal (S_2) indicating non-movement, the transistor (T_r
It is equipped with a control signal adjustment circuit 4 that adjusts the signal value of the control signal input to the control terminal of _4), and supplies power to the microcomputer (1) via the transistor (T_r_4) driven by the adjusted control signal. A power control device characterized by supplying power. 2. In a power supply control device having a transistor (T_r_4) that controls the supply of power to a microcomputer (1) that controls the system, based on a start command signal (S_1) input from the outside to operate the system. an operation signal generation circuit (2) that outputs a system operation signal, and an operation state that indicates the operation or non-operation of the microcomputer (1), which is output from the microcomputer (1) after inputting the startup command signal (S_1). signal(
S_2) and the system operation signal, a large current control signal (S_3_1) having a large current value is applied to the transistor (T_r_
4) to the control terminal of the transistor (T_r_
A control signal adjustment circuit (4) outputs to the control terminal of 4), and each control signal (S_3_
1, S_3_2) is driven by the transistor (T_r
_4) Power the above microcomputer (1) through
A power control device characterized in that it supplies power to. 3. A delay circuit (3) that delays the operating state signal (S_2) by the time required for routine execution of the microcomputer (1) and outputs a delayed control signal to the control signal adjustment circuit (4); and the delay control circuit. Based on the signal and the system operation signal, a large current control signal (S_3_1) with a large current is output to the transistor (T_r_4) during the above operation, and a small current control signal (S_3_2) with a small current value is output to the transistor (T_r_4) during the non-operation mode. Shunt control circuit (4) that outputs (to T_r_4)
) The power supply control device according to claim 1, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04518A true JPH04518A (en) | 1992-01-06 |
| JPH0831002B2 JPH0831002B2 (en) | 1996-03-27 |
Family
ID=14286044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100894A Expired - Fee Related JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831002B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326701U (en) * | 1976-08-14 | 1978-03-07 | ||
| US4955901A (en) * | 1988-05-31 | 1990-09-11 | Canon Kabushiki Kaisha | Intraocular implant having coating layer |
| JP2020087232A (en) * | 2018-11-30 | 2020-06-04 | 株式会社デンソーテン | Information processing device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131827A (en) * | 1979-03-27 | 1980-10-14 | Bosch Gmbh Robert | Microprocessor current supply unit for controlling at least one load*using control signal |
| JPH03196319A (en) * | 1989-12-26 | 1991-08-27 | Clarion Co Ltd | Backup power unit |
-
1990
- 1990-04-17 JP JP2100894A patent/JPH0831002B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131827A (en) * | 1979-03-27 | 1980-10-14 | Bosch Gmbh Robert | Microprocessor current supply unit for controlling at least one load*using control signal |
| JPH03196319A (en) * | 1989-12-26 | 1991-08-27 | Clarion Co Ltd | Backup power unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326701U (en) * | 1976-08-14 | 1978-03-07 | ||
| US4955901A (en) * | 1988-05-31 | 1990-09-11 | Canon Kabushiki Kaisha | Intraocular implant having coating layer |
| JP2020087232A (en) * | 2018-11-30 | 2020-06-04 | 株式会社デンソーテン | Information processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831002B2 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8214670B2 (en) | Semiconductor integrated circuit device having internal circuit with plural power supply regions | |
| US4848876A (en) | Electronic control circuit for preventing abnormal operation of a slave control circuit | |
| JPH04518A (en) | Power supply control device | |
| JP2001256790A (en) | Detecting circuit for low power source voltage | |
| CN110171370B (en) | Starting circuit | |
| JPS63278416A (en) | Semiconductor integrated circuit | |
| JP2737452B2 (en) | Power system | |
| JP2007336310A (en) | Controller of sound mute circuit | |
| JPS6325710A (en) | Transistor circuit | |
| JP7042775B2 (en) | Startup circuit | |
| JPH1049257A (en) | Information processor | |
| JP7160463B2 (en) | Power sequence control circuit | |
| JP2001142508A (en) | Programmable controller | |
| JP3009236B2 (en) | Hot maintenance of devices | |
| JP3286566B2 (en) | Motor drive circuit | |
| JP3092126B2 (en) | Power supply switching circuit | |
| JPH0378708B2 (en) | ||
| KR920003017Y1 (en) | Memory back-up circuit | |
| JP2000156941A (en) | Power supply change-over control system | |
| JP2002091576A (en) | Power unit and power stabilization method | |
| JPS63245219A (en) | Electric source | |
| JPH05143479A (en) | Data holding controller | |
| JPH09102751A (en) | Voice muting circuit | |
| JPH0775328A (en) | Power control | |
| JPH08182207A (en) | Power supply circuit of electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |