JPH04518A - 電源制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに電源電流を供給する電
源制御装置の改良に関する。

〔従来の技術〕

従来、この種の電源制御装置として第８図に示すような
ものがあった。この第８図は従来装置の要部構成図を示
す。

同図において従来の電源制御装置は、はぼ一定値の電流
制御信号Ｓ３をベース電流として入力されるトランジス
タ（Ｔｒ）を有する電源供給回路５０で構成され、上記
トランジスタ（”ｒ１）のコレクターエミッタ間に流れ
るカーバッテリ　（図示を省略）からの電流を所定値に
制御してＣＰＵＩに供給する構成である。

次に、上記構成に基づく電源制御装置の動作について説
明する。常時はぼ一定値の“Ｈ”レベルの電流制御信号
Ｓ３が電源供給回路５０に人力される。この電流制御信
号Ｓ３は信号中のノイズ又は信号レベル変動をツェナダ
イオードＤ５又は平滑コンデンサＣ５により一定値とさ
れた後にトランジスタＴｒ５にベース電流として供給さ
れる。このトランジスタＴ、５は一定電流値の電流制御
信号Ｓ３に基づいてバッテリの電源電流を所定値に制御
してＣＰＵＩ側に供給する。このように所定値に調整さ
れた定電圧の電源電流に基づいてＣＰＵ１は安定した動
作を行なうことができることとなる。

〔発明が解決しようとする課題〕

従来の電源制御装置は以上のように構成されていたこと
から、ＣＰＵＩの動作の有無に拘わらず一定電流値の電
流制御信号Ｓ３を常に電流調整回路５０のトランジスタ
”＋５に供給しなければならず、電源電流制御のための
消費電流が増加するという課題を有していた。

また、ＣＰＵＩが動作していない場合に電源電流の供給
を遮断する方法も考えられるが、ＣＰＵ１及び周辺装置
に含まれるＲＡＭ等に常時電流供給を必要とする部分が
あるため、データ破壊、処理エラー等が生じるという課
題を有していた。

本発明は、上記課題を解決するためになされたものでマ
イクロコンピュータの電源供給制御のための制御電流の
消費を極力制御することができる電源制御装置を提供す
ることを目的とする。

〔課題を解決するための手段〕

第１図は第１の発明の原理説明図を示す。

同図において第１の発明に係る電源制御装置は、マイク
ロコンピュータ１への電源の供給を制御するトランジス
タ”＋４を有する電源制御装置において、上記マイクロ
コンピュータ１から出力される当該マイクロコンピュー
タ１の動作・非動作を示す動作状態信号Ｓ２に基づいて
、上記トランジスタＴｔ４の制御端子に入力する制御信
号の信号値を調整する制御信号調整回路４を備え、上記
調整後の制御信号で駆動する上記トランジスタＴＴ４を
介して電源を上記マイクロコンピュータ１に供給するも
のである。

第２図は第２の発明の原理説明図を示す。

同図において第２の本発明に係る電源制御装置は、シス
テムを制御するマイクロコンピュータ１への電源の供給
を制御するトランジスタＴｔ４を有する電源制御装置に
おいて、上記システムを動作させるために外部から入力
される起動指令信号Ｓ１に基づいてシステム動作信号を
出力する動作信号生成回路２と、上記起動指令信号Ｓ１
の入力後にマイクロコンピュータ１から出力される当該
マイクロコンピュータ１の動作・非動作を示す動作状態
信号Ｓ２及び上記システム動作信号に基づいて、上記マ
イクロコンピュータ１の動作時に大電流値の大電流制御
信号Ｓ３１を上記トランジスタＴ＋４の制御端子に出力
し、非動作時に小電流値の小電流制御信号Ｓ　を上記ト
ランジスタＴ＋４の制外端子に出力する制御信号調整回
路４とを備え、上記調整後の大電流又は小電流の各制御
信号Ｓ３１、Ｓ　で駆動する上記トランジスタＴ＋４を
介して電源を上記マイクロコンピュータ１に供給するも
のである。

〔作用〕

第１の発明においては、マイクロコンピュータ１から出
力されるバックアップ制御信号Ｓ２に基づいて大電流又
は小電流の各制御信号Ｓ　５Ｓを制御信号調整回路４か
ら出力し、マイクロコンピュータ１の動作時又は非動作
時に各制御信号Ｓ３１、Ｓ３２に基づいてトランジスタ
Ｔ＋４に流れる電源からの電流を制御することにより、
マイクロコンピュータ１の動作・非動作の各モードに応
じた制御電流をトランジスタＴ＋４に入力できることと
なり、制御電流の消費を極力抑制する。

第２の発明においては、外部から入力される起動指令信
号Ｓ１に基づいて動作信号生成回路２でシステムを動作
させるためのシステム動作信号を生成し、上記システム
動作信号及びマイクロコンピュータ１から出力される動
作状態信号Ｓ２に基づいて大電流又は小電流の各制御信
号Ｓ　ＳＳを制御信号調整回路４から出力し、マイクロ
コンピュータ１の動作時又は非動作時に大電流・小電流
の各制御信号Ｓ　１Ｓ　に基づいてトランジスりＴ＋４
に流れる電源からの電流を制御することにより、マイク
ロコンピュータ１の動作・非動作の各モードに応じた制
御電流をトランジスタＴ＋４に入力できることとなり、
データ破壊、処理エラー等のエラーを生じさせることな
く制御電流の消費を極力抑制する。

〔実施例〕

（１）第１の発明の一実施例 第１の発明の一実施例を第３図及びび第４図に基づいて
説明する。この第３図は本実施例装置の要部回路構成図
、第４図は第３図記載装置の動作タイミングチャートを
示す。

上記各図において本実施例に係る電源制御装置は、ＣＰ
ＵＩから出力されるＣＰＵＩの動作・非動作の各モード
を示すバックアップコントロール信号Ｓ２に基づいて電
源からの電流を分流し、ＣＰＵＩの動作モード時に大電
流値の大電流制御信号Ｓ３１を出力し、非動作モード時
に小電流値の小電流制御信号Ｓ３２を出力する制御信号
調整回路４と、上記大電流・小電流の各制御信号Ｓ３１
、Ｓ　を制御端子に入力されるトランジスタＴｒ４を有
し、このトランジスタＴｒ４に流れる電源（図示を省略
する）からの電流を上記ＣＰＵＩに出力する電源供給回
路５とを備える構成である。

次に、上記構成に基づく本実施例装置の動作について説
明する。まず、ＣＰＵＩの動作モード時に“Ｈ″レベル
信号、また非動作モード時にＬ”レベルの信号となるバ
ックアップコントロール信号Ｓ２がＣＰＵＩから制御信
号調整回路４に出力される。

上記ＣＰＵＩが非動作モードの場合には、上記′Ｌ″レ
ベルのバックアップコントロール信号Ｓ　が制御信号調
整回路４のトランジスタＴ＋３にベース電流として入力
されてカットオフ状態を維持する。このカットオフ状態
のトランジスタＴ＋３により、電源からの電流は大きな
抵抗値を有する抵抗Ｒで大きく減衰されて電流Ｉ、（約
２〜３［ｍＡ］　）となり、小電流制御信号Ｓ３２とし
て出力される。この小電流制御信号Ｓ３２がツェナダイ
オードＤ　及び平滑コンデンサＣ５で上下の変動を抑制
されてトランジスタＴ＋４にベース電流として入力され
る。このトランジスタＴ、４のコレクタエミッタ間には
ＣＰＵＩの非動作モード時に最小限必要な電流が流れ、
ＣＰＵ１側に定電圧（約５Ｖ）の電力を供給する。この
最小限必要な電流によりＲＡＭのデータ保持等の動作が
確保されることとなる。

また、上記ＣＰＵＩが動作モードの場合には、上記“Ｈ
”レベルのバックアップコントロール信号Ｓ２が出力さ
れ、制御信号調整回路４のトランジスタＴ、３がターン
オン状態となり、電源からの電流はトランジスタＴ＋３
のコレクタ・エミッタ及び抵抗Ｒ４２を介して電流弓が
分流されることとなる。この分流された電流ＩＡが上記
大抵抗値の抵抗Ｒを介して流れる電流ＩＢと合流し電流
値（Ｉ　　＋Ｉ８＝約８＝０［ｍＡ］）の大電流制御人 信号Ｓ３２として出力される。この大電流制御信号Ｓ３
２がツェナダイオードＤ５及び平滑コンデンサＣ５で上
下の変動を抑制されてトランジスタＴ、４にベース電流
として入力され、ＣＰＵＩの動作時に必要な最大限の電
流をトランジスタＴ＋４のコレクターエミッタ間に流し
、ＣＰＵＩ側に定電圧（約５Ｖ）の電力を供給する。

さらに、上記ＣＰＵＩが非動作モードに戻った場合には
、バックアップコントロール信号Ｓ２が“Ｌ″レベルな
り、トランジスタＴ、３もカットオフ状態となり、トラ
ンジスタＴ＋４のベース電流が小電流制御信号Ｓ３１と
なる。

なお、上記実施例における制御信号調整回路４及び電源
供給回路５のトランジスタをバイポーラトランジスタで
構成したが、上記各トランジスタをＦＥＴトランジスタ
で構成することもできる。

この場合には、上記トランジスタを制御する大電流及び
小電流の制御信号は、電圧値の異なる高電圧・低電圧の
制御信号となる。

（２）第２の発明の一実施例 第２の発明の一実施例を第５図ないし第７図に基づいて
説明する。この第５図は本実施例装置を車載用ＣＰＵに
用いた場合の全体構成図、第６図は本実施例装置の要部
回路構成図、第７図は第６図記載実施例装置の動作タイ
ミングチャートを示す。

上記各図において本実施例にかかる電源制御装置は、イ
グニッションスイッチ１０を操作してＡＣＣからＯＮま
での間にＨ”レベルの信号として出力されるＡＣＣ状態
信号Ｓ１に基づいてターンオン状態となるトランジスタ
Ｔ＋ｌを有する動作信号生成回路２と、上記″Ｈ”レベ
ルのＡＣＣ状態信号Ｓ１が入力された後に、ＣＰＵＩの
動作モード時に“Ｈ”レベルの信号としてＣＰＵＩから
出力されるバックアップコントロール信号Ｓ２を遅延さ
せ、該遅延した信号に基づいてターンオン状態となるト
ランジスタＴ＋２を有する遅延回路３と、上記各トラン
ジスタＴＴ　　の駆動状態＋Ｉ’　　１２ に基づき電源の電流を分流制御して大電流・小電流の各
制御信号Ｓ　ＳＳ　を出力する制御信号調整回路４と、
該大電流・小電流の各制御信号Ｓ３１、Ｓ　を制御端子
に入力されるトランジスタｔ＋４を有し、このトランジ
スタＴ＋４に流れるカーバッテリ１１からの電流を制御
してＣＰＵＩ側に供給する電源供給回路５とを備える構
成である。

次に、上記構成に基づく本実施例装置の動作について説
明する。

車両の操作者がイグニッションスイッチ１０を操作する
前のＯＦＦ状態の場合には、ＡＣＣ状態信号Ｓ１は“Ｌ
”レベルとしてＣＰＵＩ及び動作信号生成回路２に出力
される。上記動作信号生成回路２のトランジスタＴｒｌ
及び遅延回路３のトランジスタＴｒ２が共にカットオフ
状態であることから、制御信号調整回路４のトランジス
タＴ、３はカットオフ状態を維持し、電源からの電流Ｉ
Ｂを抵抗Ｒ４Ｉを介して小電流制御信号Ｓ３１として出
力する。

この小電流制御信号Ｓ３１か電源供給回路５のベース端
子に入力され、小電流制御信号Ｓ３１の電流値ＩＢ　（
＝２〜３　［ｍＡ］　）によって制御される電流をトラ
ンジスタＴ、のコレクターエミッタ間に流してＣＰＵＩ
側に定電圧（５Ｖ）の電力を供給する。

また、上記操作者のイグニッションスイッチ１０を操作
してＡＣＣからＯＮまでの間の状態の場合には、ＡＣＣ
状態信号Ｓ２が“Ｈ”レベルとしてＣＰＵＩ及び動作信
号生成回路２に出力される（時刻１．）。上記ＣＰＵＩ
は、ＣＰＵＩが動作モードであることを示す“Ｈ”レベ
ルのバックアップコントロール信号Ｓ２を遅延回路３へ
出力する（時刻ｔ２）。また、上記動作信号生成回路２
は、“Ｈ”レベルのＡＣＣ状態信号Ｓ２の立上り時（時
刻１．）と同時にトランジスタＴ＋１をターンオン状態
とする。

上記トランジスタＴ＋１のターンオン時（時刻１１）と
同時に制御信号調整回路４のトランジスタＴ＋３がター
ンオン状態となり、電源からの電流を抵抗Ｒに流れる電
流ＩＢとトランジスタＴ＋３に分流する電流■９とを流
すこととなる。上記各電流１　　、Ｉ　　により大きな
電流値（ＩＡ＋■８Ｂ ；約１００［ｍＡ］）の大電流制御信号Ｓ３２となり、
電源供給回路５のベース端子へ入力される。上記電源供
給回路５のトランジスタ１４は大電流制御信号Ｓ　の電
流値Ｉ　　＋　ＩＢ　　（＝１００３２　　　　　　　
　　　Ａ ［ｍＡ］　）によって制御される大電流をコレクターエ
ミッタ間に流してＣＰＵ側へ定電圧の電力の供給を開始
する。

また、上記バックツブコントロール信号Ｓ２の立上り時
（時刻ｔ２）と同時に遅延回路３のトランジスタｔ＋２
がターンオン状態となる。このトランジスタＴｒ２のタ
ーンオン状態は、バックアップコントロール信号Ｓ２が
“Ｈ″レベル状態ある場合及びバックアップコントロー
ル信号Ｓ２が“プレベル状態（時刻ｔ４）となった後、
遅延回路３の抵抗Ｒ及びコンデンサＣ２の時定数により
定まる遅延時間Ｔ（時刻ｔ５までの間）まで維持される
。

即ち、上記トランジスタＴ、２のターンオン状態をバッ
クアップコントロール信号Ｓ２の立下り時刻ｔ４以降も
維持するのは、ＣＰＵＩが現在実行している処理ステッ
プ以降の処理ステップを実行し、実行中のルーチンを確
実に完了させるためである。従って、上記遅延時間Ｔは
ＣＰＵＩが動作する最大のルーチンを実行するのに必要
な時間に基づいて定められている。

さらに、上記トランジスタＴｒ２がターンオン状態を維
持している場合には、上記ＡＣＣ状態信号Ｓ１及びバッ
クアップコントロール信号Ｓ２が共に“Ｌ”レベルとな
った後においても、制御信号調整回路４のトランジスタ
Ｔｒ３をターンオン状態に維持する。このトランジスタ
”＋３がターンオン状態を維持して、大電流制御信号Ｓ
３□を電源供給回路５のトランジスタＴｔ４に入力し続
けることにより、大電流制御信号Ｓ３□で制御される大
電流をＣＰＵＩに供給できることとなる。

このＣＰＵＩは、上記ＡＣＣ状態信号Ｓｌ及びバックア
ップコントロール信号Ｓ２か“Ｌ”レベルとなった後に
おいても大電流が供給されることカラ、ＲＡＭ、ＲＯＭ
等のデータの格納処理、周辺ポートの整備等の基準スタ
ンバイ処理を実行すると共に、実行中のルーチンの途中
の処理ステップであっても実行中のルーチンを最終まで
実行するスタンバイ処理を確実に完了できることとなる
。

なお、上記第２の発明の一実施例を車載用のＣＰＵにつ
いて説明したが車載以外のＣＰＵ等についても適用する
ことができる。

また、上記実施例に係る遅延回路３において抵抗３１及
びコンデンサＣ２で所定時間遅延させる構成としたが、
この抵抗３１及びコンデンサＣ２を設けることなくこの
遅延の所定時間に相当する時間だけ長いバックアップコ
ントロール信号Ｓ２をＣＰＵから出力する構成とするこ
ともできる。

〔発明の効果〕

以上説明したように第１の発明においては、マイクロコ
ンピュータから出力されるバックアップ制御信号に基つ
いて大電流又は小電流の各制御信号を制御信号調整回路
から出力し、マイクロコンピュータの動作時又は非動作
時に各制御信号に基ついてトランジスタに流れる電源か
らの電流を制御することにより、マイクロコンピュータ
の動作・非動作の各モードに応じた制御電流をトランジ
スタに入力できることとなり、制御電流の消費を極力抑
制することができるという効果を有する。

また、第２の発明においては、外部から入力される起動
指令信号に基づいて動作信号生成回路でシステムを動作
させるためのシステム動作信号を生成し、上記システム
動作信号及びマイクロコンピュータ１から出力される動
作状態信号に基づいて大電流又は小電流の各制御信号を
制御信号調整回路から出力し、マイクロコンピュータの
動作時又は非動作時に大電流・小電流の各制御信号に基
づいてトランジスタに流れる電源からの電流を制御する
ことにより、マイクロコンピュータの動作・非動作の各
モードに応じた制御電流をトランジスタに入力できるこ
ととなり、データ破壊、処理エラー等のエラーを生じさ
せることなく制御電流の消費を極力抑制する効果を有す
る。

【図面の簡単な説明】

第１図は第１の発明の原理説明図、 第２図は第２の発明の原理説明図、 第３図は第１の発明の一実施例に係る電源制御装置の要
部回路構成図、 第４図は第３図記載実施例の動作タイミングチャート、 第５図は第２の発明の一実施例に係る電源制御装置を車
載用ＣＰＵに用いた場合の全体構成図、第６図は第２の
発明の一実施例の要部構成図、第７図は第６図記載実施
例の動作タイミングチャート、 第８図は従来の電源制御装置の要部構成図を示す。 １・・・ＣＰＵ　（マイクロコンピュータ）２・・・動
作信号生成回路 ３・・・遅延回路 ４・・・制御信号調整回路 ５・・・電源供給回路 １０・・・イグニッションスイッチ １１・・・カーバッテリ

Claims (1)

1. 【特許請求の範囲】 １、マイクロコンピュータ（１）への電源の供給を制御
   するトランジスタ（Ｔ＿ｒ＿４）を有する電源制御装置
   において、 上記マイクロコンピュータ（１）から出力される当該マ
   イクロコンピュータ（１）の動作・非動を示す動作状態
   信号（Ｓ＿２）に基づいて、上記トランジスタ（Ｔ＿ｒ
   ＿４）の制御端子に入力する制御信号の信号値を調整す
   る制御信号調整回路４を備え、上記調整後の制御信号で
   駆動する上記トランジスタ（Ｔ＿ｒ＿４）を介して電源
   を上記マイクロコンピュータ（１）に供給することを 特徴とする電源制御装置。 ２、システムを制御するマイクロコンピュータ（１）へ
   の電源の供給を制御するトランジスタ（Ｔ＿ｒ＿４）を
   有する電源制御装置において、上記システムを動作させ
   るために外部から入力される起動指令信号（Ｓ＿１）に
   基づいてシステム動作信号を出力する動作信号生成回路
   （２）と、上記起動指令信号（Ｓ＿１）の入力後にマイ
   クロコンピュータ（１）から出力される当該マイクロコ
   ンピュータ（１）の動作・非動作を示す動作状態信号（
   Ｓ＿２）及び上記システム動作信号に基づいて、上記マ
   イクロコンピュータ（１）の動作時に大電流値の大電流
   制御信号（Ｓ＿３＿１）を上記トランジスタ（Ｔ＿ｒ＿
   ４）の制御端子に出力し、非動作時に小電流値の小電流
   制御信号（Ｓ＿３＿２）を上記トランジスタ（Ｔ＿ｒ＿
   ４）の制御端子に出力する制御信号調整回路（４）とを
   備え、 上記調整後の大電流又は小電流の各制御信号（Ｓ＿３＿
   １、Ｓ＿３＿２）で駆動する上記トランジスタ（Ｔ＿ｒ
   ＿４）を介して電源を上記マイクロコンピュータ（１）
   に供給することを 特徴とする電源制御装置。 ３、上記動作状態信号（Ｓ＿２）をマイクロコンピュー
   タ（１）のルーチン実行に要する時間だけ遅延させて遅
   延制御信号を上記制御信号調整回路（４）に出力する遅
   延回路（３）と、 上記遅延制御信号及びシステム動作信号に基づいて、上
   記動作時に大電流の大電流制御信号（Ｓ＿３＿１）を上
   記トランジスタ（Ｔ＿ｒ＿４）に出力し、非動作モード
   時に小電流値の小電流制御信号（Ｓ＿３＿２）を上記ト
   ランジスタ（Ｔ＿ｒ＿４に）出力する分流制御回路（４
   ）とを備えることを 特徴とする請求項１記載の電源制御装置。