JP3009236B2 - Hot maintenance of devices - Google Patents
Hot maintenance of devicesInfo
- Publication number
- JP3009236B2 JP3009236B2 JP3053759A JP5375991A JP3009236B2 JP 3009236 B2 JP3009236 B2 JP 3009236B2 JP 3053759 A JP3053759 A JP 3053759A JP 5375991 A JP5375991 A JP 5375991A JP 3009236 B2 JP3009236 B2 JP 3009236B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- terminal
- bus line
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、デバイスの活性保守方
式、詳しくは、コンピュータのバス線に接続されるデバ
イスの増設あるいは交換を、コンピュータが活性化した
状態のままで行うことができる回路方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active maintenance system for devices, and more particularly, to a circuit system capable of performing expansion or replacement of devices connected to a bus line of a computer while the computer is activated. About.
【０００２】[0002]
【従来の技術】一般に、コンピュータは、コンピュータ
全体の動作を制御するＣＰＵと、ＣＰＵにバス線を介し
て接続されＣＰＵの制御の下で動作する記憶装置および
各種入出力装置からなる。これ等の装置には、基板にプ
リントされたものや、匡体に収容されたもの等種々あ
り、デバイスと総称されている。2. Description of the Related Art In general, a computer comprises a CPU for controlling the operation of the entire computer, a storage device connected to the CPU via a bus line and operating under the control of the CPU, and various input / output devices. There are various types of these devices, such as those printed on a board and those housed in a housing, and are collectively referred to as devices.
【０００３】図６は、ＣＰＵとｍ個のデバイスの接続関
係を示す。図６において、ＣＰＵ１に、信号線および電
源線を含むバス線２が接続されており、バス線２には分
岐線２1 、２2 …２m が並列に接続されている。バス線
２の分岐線２1 、２2 …２m は、各々のコネクタ３を通
じてデバイス４1 、４2 …４m に接続されている。図６
においては、デバイス４1 および４2 はそれぞれコネク
タ３によってバス線２に既に接続されており、デバイス
４m は、増設のため、バス線２に接続されようとしてい
ることを示す。FIG. 6 shows a connection relationship between a CPU and m devices. In FIG. 6, a bus line 2 including a signal line and a power supply line is connected to a CPU 1, and branch lines 2 1 , 2 2 ... 2 m are connected to the bus line 2 in parallel. Branch line 2 1 of the bus line 2, 2 2 ... 2 m is connected to the device 4 1, 4 2 ... 4 m through each of the connector 3. FIG.
Shows that the devices 4 1 and 4 2 are already connected to the bus line 2 by the connector 3, respectively, and the device 4 m is about to be connected to the bus line 2 for expansion.
【０００４】図７は、デバイス４1 を例にとって、デバ
イスとバス線２との接続の様子を詳細に示す。図７にお
いて、５はパッチパネルを示す。コネクタ３は、パッチ
パネル５上に配列され、３つの接続部分３Ａ、３Ｂおよ
び３Ｃから構成される。接続部分３Ａ、３Ｂおよび３Ｃ
には、それぞれバス線２の＋５Ｖ線、信号線および０Ｖ
線が接続されている。[0004] Figure 7, the device 4 1 as an example, shows a connection state between the device and the bus line 2 in detail. In FIG. 7, reference numeral 5 denotes a patch panel. The connector 3 is arranged on the patch panel 5 and includes three connection portions 3A, 3B and 3C. Connection parts 3A, 3B and 3C
Have a + 5V line of the bus line 2, a signal line and 0V
Wires are connected.
【０００５】バス出力素子６は、デバイス４1 において
バス線２とのインタフェースを有するＩＣである。バス
出力素子６は電源端子６Ａおよび６Ｂ間に所定の電源電
圧が印加されると動作可能状態となり、信号を出力端子
６Ｃから出力する。なおコンデンサ７はバス出力素子６
の保護用である。[0005] bus output element 6 is an IC having an interface with the bus line 2 in the device 4 1. The bus output element 6 becomes operable when a predetermined power supply voltage is applied between the power supply terminals 6A and 6B, and outputs a signal from the output terminal 6C. The capacitor 7 is a bus output element 6
It is for protection.
【０００６】[0006]
【発明が解決しようとする課題】コンピュータにおい
て、デバイスを増設あるいは交換する場合、従来は、コ
ンピュータ本体の動作を停止し、電源を切断した後にデ
バイスをバス線に接続し、その後あらためて電源を投入
していた。これは、電源を入れたままでデバイスを接続
すると、デバイスの動作にエラーを起こしたり、場合に
よっては、バス線に既に接続されている他のデバイスの
バス出力素子を破壊する可能性があるからである。Conventionally, when a device is added or replaced in a computer, the operation of the computer itself is stopped, the power is turned off, the device is connected to a bus line, and then the power is turned on again. I was This is because connecting a device while the power is on may cause an error in device operation or, in some cases, destroy the bus output element of another device already connected to the bus line. is there.
【０００７】デバイスをバス線に接続する時に発生する
エラーの原因は、コンデンサ７の使用により、接続直後
のしばらくの間、バス出力素子６に供給される電源電圧
が、安定動作に必要な大きさに達しないことである。図
８はコネクタ３を接続した後に、バス出力素子６の端子
６Ａおよび６Ｂ間に印加される電源電圧の変化を示す。
接続の時刻をｔ０とすれば、電圧は時刻ｔ２で正規な値
（５Ｖ）になるまでゆるやかな曲線を描いて上昇する。The cause of an error that occurs when a device is connected to a bus line is that the use of the capacitor 7 causes the power supply voltage supplied to the bus output element 6 to be large enough for stable operation for a while immediately after the connection. Is not reached. FIG. 8 shows a change in the power supply voltage applied between the terminals 6A and 6B of the bus output element 6 after the connector 3 is connected.
Assuming that the connection time is t0, the voltage rises along a gentle curve until it reaches a normal value (5 V) at time t2.
【０００８】一般に使用されているバス出力素子は、電
源電圧が規定範囲内にない間は動作が不安定なため、そ
の出力電圧を制御することができない。例えば、バス出
力素子６の規定電源電圧がＶa 以上であるとすれば、図
８において、電圧がＶa になる時点ｔ１までは、バス出
力素子６の出力電圧を制御することはできず、従って、
誤った信号を出力し他のデバイスに悪影響を与える可能
性がある。The operation of a generally used bus output element cannot be controlled because the operation is unstable while the power supply voltage is not within a specified range. For example, if specified supply voltage of the bus output device 6 is greater than or equal to V a, 8, until the time t1 when the voltage drops V a, it is impossible to control the output voltage of the bus output element 6, Therefore,
It may output an erroneous signal and adversely affect other devices.
【０００９】上記の理由により、従来、デバイスを増設
あるいは交換する場合には、一旦コンピュータ本体の電
源を切断しなければならなかったものである。しかし、
複数のコンピュータが相互に接続されたマルチコンピュ
ータシステムにおいては、１つのコンピュータの電源切
断が、他のコンピュータの動作に影響を与えるため、単
独で電源切断を行うことはなかなかできない。従って、
このようなシステムにおいて、同じコンピュータ内の他
のデバイスにも他のコンピュータにも悪影響を与えるこ
となく、デバイスの増設や交換を行うことができるよう
な回路方式が要求されている。本発明は、上記要求に応
ずるためになされたもので、コンピュータの電源を切断
をすることなく活性化したままで、デバイスの増設ある
いは交換を行うことができるデバイス活性保守方式を提
供することを目的とする。For the reasons described above, conventionally, when adding or replacing a device, the power supply of the computer body must be once turned off. But,
In a multi-computer system in which a plurality of computers are connected to each other, power-off of one computer affects the operation of another computer. Therefore,
In such a system, there is a demand for a circuit system that can add or replace devices without adversely affecting other devices in the same computer or other computers. SUMMARY OF THE INVENTION The present invention has been made in order to meet the above-described demand, and has as its object to provide a device active maintenance system capable of adding or replacing a device while being activated without turning off a computer. And
【００１０】[0010]
【課題を解決するための手段】本発明によるデバイスの
活性保守方式は、コンピュータのバス線に取りはずし可
能に接続されるデバイスのインタフェース出力回路に対
して、デバイスをバス線に接続する前から、電源を供給
するバッテリと、デバイスをバス線に接続したとき、バ
ス線を通じてデバイスに外部から供給される電源の電圧
を監視し、その電圧値によりインタフェース出力回路か
らバス線への信号出力を抑止する手段とを備えて構成さ
れる。SUMMARY OF THE INVENTION According to the present invention, there is provided an active maintenance method for a device, wherein an interface output circuit of a device detachably connected to a bus line of a computer is connected to a power supply before the device is connected to the bus line. And a means for monitoring the voltage of a power supply externally supplied to the device through the bus line when the device is connected to the bus line and for suppressing the signal output from the interface output circuit to the bus line based on the voltage value. And is provided.
【００１１】[0011]
【作用】上記構成により、コンピュータのバス線に接続
されるデバイスの、バス線とのインタフェースをなすイ
ンタフェース出力回路に対して、デバイスをバス線に接
続する前から、バッテリによって電源電圧を供給してお
く。これによって、インタフェース出力回路は動作可能
となり、従ってその出力電圧を制御することが可能とな
る。According to the above configuration, a power supply voltage is supplied from a battery to an interface output circuit which interfaces with a bus line of a device connected to the bus line of a computer before the device is connected to the bus line. deep. This allows the interface output circuit to operate and thus control its output voltage.
【００１２】デバイスをバス線に接続したとき、バス線
を通じて外部から供給される電源電圧を監視する手段
は、外部電源の電圧値を監視し、その値に応じてインタ
フェース出力回路の出力電圧を制御する。すなわち、電
圧値が規定範囲内にない間はインタフェース出力回路か
ら信号が出力されないようにし、電圧値が規定範囲内に
あることを確認した後に、インタフェース出力回路から
バス線へ信号を出力することを許す。これにより、デバ
イスの接続時に不要な信号が出力されるのを抑止し、他
のデバイスおよび他のコンピュータへの悪影響を防止す
る。When a device is connected to a bus line, a means for monitoring a power supply voltage supplied from outside through the bus line monitors a voltage value of an external power supply and controls an output voltage of an interface output circuit according to the value. I do. That is, while the voltage value is not within the specified range, no signal is output from the interface output circuit, and after confirming that the voltage value is within the specified range, the signal is output from the interface output circuit to the bus line. forgive. This prevents unnecessary signals from being output when the device is connected, and prevents adverse effects on other devices and other computers.
【００１３】[0013]
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図１は、本発明の基本構成を示
す。図１において、バス出力素子８の８Ａおよび８Ｂは
電源用の端子、８Ｃは出力信号用の端子、８Ｄは制御信
号入力用の端子を示す。バス出力素子８は、端子８Ａお
よび８Ｂ間に規定範囲内の電圧が印加されているとき制
御可能の状態になる。そして、バス出力素子８の出力端
子８Ｃから出力される信号の電圧は、端子８Ｄに供給さ
れる制御信号によって制御される。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a basic configuration of the present invention. In FIG. 1, 8A and 8B of the bus output element 8 are power supply terminals, 8C is an output signal terminal, and 8D is a control signal input terminal. Bus output element 8 is in a controllable state when a voltage within a specified range is applied between terminals 8A and 8B. The voltage of the signal output from the output terminal 8C of the bus output element 8 is controlled by a control signal supplied to the terminal 8D.
【００１４】バス出力素子８の端子８Ａおよび８Ｂに
は、それぞれ、バッテリ９のプラス端子およびマイナス
端子が接続される。コネクタ３の接続部分３Ａとバス出
力素子８の端子８Ａとの間には、ダイオード１０が、外
部電圧の順方向に接続される。バス出力素子８の端子８
Ｂは、コネクタの接続部分３Ｃに接続される。そして、
コネクタの出力部分３Ａおよび３Ｃ間にはコンデンサ７
が接続される。A positive terminal and a negative terminal of a battery 9 are connected to terminals 8A and 8B of the bus output element 8, respectively. A diode 10 is connected between the connection portion 3A of the connector 3 and the terminal 8A of the bus output element 8 in the forward direction of the external voltage. Terminal 8 of bus output element 8
B is connected to the connection portion 3C of the connector. And
A capacitor 7 is provided between the output portions 3A and 3C of the connector.
Is connected.
【００１５】バス出力素子８の端子８Ｄは出力素子制御
回路１１の制御信号出力端子１１Ｂに接続される。出力
素子制御回路１１の電源モニター用端子１１Ａは、コネ
クタ３の接続部分３Ａに接続される。出力素子制御回路
１１は、端子１１Ａを通じて外部の電源電圧を監視し、
その電圧値によって制御信号を端子１１Ｂから出力す
る。A terminal 8D of the bus output element 8 is connected to a control signal output terminal 11B of the output element control circuit 11. The power monitor terminal 11A of the output element control circuit 11 is connected to the connection portion 3A of the connector 3. The output element control circuit 11 monitors an external power supply voltage through the terminal 11A,
A control signal is output from the terminal 11B according to the voltage value.
【００１６】図１の回路は下記のように動作する。バッ
テリ９は、バス出力素子８の動作に必要な規定範囲内の
出力電圧を有する。従って、バス出力素子８は、コネク
タ３が接続される前から、規定範囲内の電圧が供給され
ているので、制御可能な状態にある。コネクタ３を接続
すると、バス線２から外部電源電圧がダイオード１０を
通じてバス出力素子８に印加される。The circuit of FIG. 1 operates as follows. Battery 9 has an output voltage within a specified range necessary for operation of bus output element 8. Therefore, the voltage within the specified range is supplied to the bus output element 8 before the connector 3 is connected, so that the bus output element 8 is in a controllable state. When the connector 3 is connected, an external power supply voltage is applied from the bus line 2 to the bus output element 8 through the diode 10.
【００１７】出力素子制御回路１１は外部電源電圧を監
視しており、外部電源電圧が正規の値（５Ｖ）になり、
コネクタ３の接続が完了したことを示すまでは、制御信
号によってバス出力素子８から信号を出力させないよう
に制御する。そして、コネクタの接続が完了し、正規の
外部電源電圧が供給されていることが確認されたとき、
出力素子制御回路１１は、制御信号によって、バス出力
素子８からの信号の出力を許可する。The output element control circuit 11 monitors the external power supply voltage, and the external power supply voltage becomes a normal value (5 V).
Until it indicates that the connection of the connector 3 has been completed, the control is performed so that no signal is output from the bus output element 8 by the control signal. When the connection of the connector is completed and it is confirmed that the proper external power supply voltage is supplied,
The output element control circuit 11 permits the output of the signal from the bus output element 8 according to the control signal.
【００１８】上述のように、コネクタ３の接続前から、
バス出力素子８は制御可能の状態におかれ、コネクタ３
の接続後に外部電源電圧が正規の値であることが確認さ
れるまで不要な信号を出力しないように制御される。従
って、コンピュータ本体の電源を切断しないまま、デバ
イスをバス線に接続しても他のデバイスに影響を与える
ことがない、また、マルチコンピュータシステムにおい
ても同様に他のコンピュータに悪影響を与えることはな
い。As described above, before the connector 3 is connected,
The bus output element 8 is placed in a controllable state and the connector 3
Is controlled so that an unnecessary signal is not output until the external power supply voltage is confirmed to be a regular value after connection. Therefore, even if the device is connected to the bus line without turning off the power of the computer main body, the other devices will not be affected, and the other computers will not be adversely affected in the multi-computer system. .
【００１９】図２は、本発明の一実施例の回路構成を示
す。図２において、デバイス内部回路１４は、デバイス
固有の機能を果たすための信号を生成する回路である。
電源端子１４Ａおよび１４Ｂ間に電源電圧が印加された
とき動作可能となり、動作可能を示す信号、例えば低レ
ベル（“Ｌ”）の信号を端子１４Ｄから出力する。ま
た、ＣＰＵへ送ろうとする信号を出力端子１４Ｃから出
力する。FIG. 2 shows a circuit configuration of an embodiment of the present invention. In FIG. 2, a device internal circuit 14 is a circuit that generates a signal for performing a function unique to the device.
Operation is enabled when a power supply voltage is applied between the power supply terminals 14A and 14B, and a signal indicating the operation availability, for example, a low-level (“L”) signal is output from the terminal 14D. A signal to be sent to the CPU is output from the output terminal 14C.
【００２０】インタフェース出力回路１２は、デバイス
内部回路１４とバス線２との間のインタフェースを形成
し、デバイス内部回路１４の出力信号に関してゲートの
役割を有する。インタフェース出力制御回路１３は、イ
ンタフェース出力回路１２のゲートの開閉を制御する役
割を有する。The interface output circuit 12 forms an interface between the device internal circuit 14 and the bus line 2 and has a role of a gate with respect to an output signal of the device internal circuit 14. The interface output control circuit 13 has a role of controlling opening and closing of the gate of the interface output circuit 12.
【００２１】コネクタ３の接続部分３Ａは、ダイオード
１５を介してインタフェース出力回路１２の電源端子１
２Ａに、また直接に、インタフェース出力制御回路１３
の電圧モニタ用端子１３Ｃおよびデバイス内部回路１４
の電源端子１４Ａと接続される。コネクタ３の接続部分
３Ｃは、インタフェース出力回路１２の接地端子１２
Ｂ、インタフェース出力制御回路１３の接地端子１３
Ｂ、バッテリ９のマイナス端子、およびデバイス内部回
路１４の接地端子１４Ｂに接続される。The connection portion 3 A of the connector 3 is connected to the power supply terminal 1 of the interface output circuit 12 through the diode 15.
2A and directly to the interface output control circuit 13
Voltage monitoring terminal 13C and device internal circuit 14
Power terminal 14A. The connection portion 3C of the connector 3 is connected to the ground terminal 12 of the interface output circuit 12.
B, ground terminal 13 of interface output control circuit 13
B, the negative terminal of the battery 9 and the ground terminal 14B of the device internal circuit 14.
【００２２】バッテリ９のプラス端子は、ダイオード１
６を介してインタフェース出力回路１２の電源端子１２
Ａおよびインタフェース出力制御回路１３の電源端子１
３Ａと接続される。これにより、インタフェース出力回
路１２およびインタフェース出力制御回路１３は、コネ
クタ３の接続前に、規定範囲内の電源電圧を供給され、
動作可能状態にある。インタフェース出力制御回路１３
の電源モニタ端子１３Ｃは外部電源電圧を監視するため
にコネクタ３の接続部分３Ａと接続される。制御信号を
出力する端子１３Ｄはインタフェース出力回路１２の制
御信号入力端子１２Ｄと接続されるThe positive terminal of the battery 9 is a diode 1
6, the power supply terminal 12 of the interface output circuit 12
A and power supply terminal 1 of interface output control circuit 13
3A. Thereby, the interface output circuit 12 and the interface output control circuit 13 are supplied with a power supply voltage within a specified range before the connector 3 is connected,
It is operable. Interface output control circuit 13
The power supply monitor terminal 13C is connected to the connection portion 3A of the connector 3 to monitor the external power supply voltage. Terminal 13D for outputting a control signal is connected to control signal input terminal 12D of interface output circuit 12.
【００２３】デバイス内部回路１４の信号出力端子１４
Ｃおよび１４Ｄは、それぞれ、インタフェース出力回路
１２の信号入力端子１２Ｅおよび１２Ｆと接続される。
図２に示す回路は、下記のように動作する。コネクタ３
の接続前において、インタフェース出力回路１２および
インタフェース出力制御回路１３は、バッテリ９から規
定範囲内の電源電圧が印加されるので、それぞれ制御可
能および動作可能の状態にある。つまり、インタフェー
ス出力回路１２は端子１２Ｄから入力する制御信号の制
御の下で、入力端子１２Ｅに入力する信号を出力端子１
２Ｃから出力する。また、インタフェース出力制御回路
１３は接続部分３Ａの電圧を監視している。Signal output terminal 14 of device internal circuit 14
C and 14D are connected to signal input terminals 12E and 12F of interface output circuit 12, respectively.
The circuit shown in FIG. 2 operates as follows. Connector 3
Before the connection, the interface output circuit 12 and the interface output control circuit 13 are in a controllable and operable state, respectively, since a power supply voltage within a specified range is applied from the battery 9. That is, the interface output circuit 12 outputs the signal input to the input terminal 12E to the output terminal 1E under the control of the control signal input from the terminal 12D.
Output from 2C. Further, the interface output control circuit 13 monitors the voltage of the connection portion 3A.
【００２４】コネクタ３を接続すると、接続部分３Ａお
よび３Ｃを通じて、図８に示すような外部電源電圧がイ
ンタフェース出力回路１２、インタフェース出力制御回
路１３およびデバイス内部回路１４に供給される。デバ
イス内部回路１４は出力端子１４Ｃおよび１４Ｄから信
号をインタフェース出力回路１２を介してコネクタ３の
接続部分３Ｂへ出力しようとする。しかし、インタフェ
ース出力制御回路１３は外部電源電圧を監視し、外部電
源電圧が正規の値になるまで制御信号によってインタフ
ェース出力回路１２の出力端子１２Ｃからの出力を抑止
するように働く。When the connector 3 is connected, an external power supply voltage as shown in FIG. 8 is supplied to the interface output circuit 12, the interface output control circuit 13, and the device internal circuit 14 through the connection portions 3A and 3C. The device internal circuit 14 attempts to output signals from the output terminals 14C and 14D to the connection portion 3B of the connector 3 via the interface output circuit 12. However, the interface output control circuit 13 monitors the external power supply voltage, and operates so as to suppress the output from the output terminal 12C of the interface output circuit 12 by the control signal until the external power supply voltage becomes a normal value.
【００２５】図３は、インタフェース出力回路１２の実
施例を示す。図３において、端子１２Ｅはインバータ１
７の入力端子と接続される。このインバータ１７の出力
端子は端子１２Ｃと接続される。端子１２ＦはＮＯＲ回
路１８の一方の入力端子と接続される。ＮＯＲ回路１８
の他方の入力端子は端子１２Ｄと接続される。ＮＯＲ回
路１８の出力端子はインバータ１７の制御端子に接続さ
れる。FIG. 3 shows an embodiment of the interface output circuit 12. In FIG. 3, a terminal 12E is connected to the inverter 1
7 input terminal. The output terminal of inverter 17 is connected to terminal 12C. Terminal 12F is connected to one input terminal of NOR circuit 18. NOR circuit 18
Is connected to the terminal 12D. An output terminal of the NOR circuit 18 is connected to a control terminal of the inverter 17.
【００２６】デバイス内部回路１４は電源が供給される
と、出力端子１４Ｄから動作可能を示す“Ｌ”の信号を
インタフェース出力回路１２の端子１２Ｆへ出力する。
インタフェース出力制御回路１３は外部電源電圧が正規
の値になるまでは高レベル（“Ｈ”）の制御信号を出力
する。端子１２Ｄに供給される制御信号が“Ｈ”の間
は、ＮＯＲ回路１８の出力信号は“Ｌ”であり、従って
インバータ１７は動作しない。外部電源電圧が正規の値
になると、インタフェース出力制御回路１３は制御信号
のレベルを“Ｌ”にする。これによってＮＯＲ回路１８
の出力は“Ｈ”となり、これによってインバータ１７は
動作可能となり、デバイス内部回路１４の出力端子１４
Ｃから端子１２Ｅに入力する信号を反転し、端子１２Ｃ
へ出力する。上記のようにインタフェース出力回路１２
は、端子１２Ｄに入力する制御信号の論理値によって、
デバイス内部回路１４の出力信号を通過させあるいは阻
止するゲートの機能を果たす。When power is supplied to the device internal circuit 14, the device internal circuit 14 outputs an "L" signal indicating operability from the output terminal 14D to the terminal 12F of the interface output circuit 12.
The interface output control circuit 13 outputs a high-level (“H”) control signal until the external power supply voltage becomes a normal value. While the control signal supplied to the terminal 12D is "H", the output signal of the NOR circuit 18 is "L", and the inverter 17 does not operate. When the external power supply voltage becomes a normal value, the interface output control circuit 13 sets the level of the control signal to “L”. Thereby, the NOR circuit 18
Becomes "H", whereby the inverter 17 becomes operable, and the output terminal 14 of the device internal circuit 14 is output.
Invert the signal input from C to the terminal 12E,
Output to As described above, the interface output circuit 12
Is determined by the logical value of the control signal input to the terminal 12D.
The gate functions to pass or block the output signal of the device internal circuit 14.
【００２７】図４は、インタフェース出力制御回路１３
の実施例を示す。図４において、コネクタ３の接続部分
３Ａと接続される端子１３Ｃと接地端子１３Ｂとの間
に、ツエナダイオード２１と抵抗器２２の直列回路が接
続される。ツエナダイオード２１と抵抗器２２の接続点
は、トランジスタ１９のベースに接続される。トランジ
スタ１９のエミッタは接地端子１３Ｂと接続され、コレ
クタは抵抗器２３を通じて電源端子１３Ａと接続される
と共に、制御信号の出力端子１３Ｄと接続される。FIG. 4 shows the interface output control circuit 13.
The following shows an example. 4, a series circuit of a Zener diode 21 and a resistor 22 is connected between a terminal 13C connected to the connection portion 3A of the connector 3 and a ground terminal 13B. The connection point between the Zener diode 21 and the resistor 22 is connected to the base of the transistor 19. The emitter of the transistor 19 is connected to the ground terminal 13B, the collector is connected to the power terminal 13A through the resistor 23, and is connected to the control signal output terminal 13D.
【００２８】コネクタ３の接続前は、端子１３Ｃには外
部電源が印加されておらず、トランジスタ１９はオフで
ある。従って、制御信号出力端子１３Ｄからは、端子１
３Ａのバッテリ電圧を抵抗器２３により分圧した“Ｈ”
の制御信号が出力される。コネクタ３が接続され、端子
１３Ｃの電圧が上昇して行く。ツエナダイオード２１の
両端電圧は一定に保持され、従って、トランジスタ１９
のベースーエミッタ間電圧の上昇によりトランジスタ１
９はオンとなる。その結果、端子１３Ｄの電圧は接地電
圧となる。図３のインタフェース出力回路１２および図
４のインタフェース出力制御回路１３を、図２に適用す
ることにより図１で述べたような機能を有する回路が得
られる。Before the connector 3 is connected, no external power is applied to the terminal 13C, and the transistor 19 is off. Therefore, from the control signal output terminal 13D, the terminal 1
“H” obtained by dividing the battery voltage of 3A by the resistor 23
Is output. The connector 3 is connected, and the voltage of the terminal 13C increases. The voltage across the Zener diode 21 is kept constant, and thus the transistor 19
Of the transistor 1
9 turns on. As a result, the voltage at the terminal 13D becomes the ground voltage. By applying the interface output circuit 12 of FIG. 3 and the interface output control circuit 13 of FIG. 4 to FIG. 2, a circuit having the function described in FIG. 1 can be obtained.
【００２９】図５は、本発明の他の実施例を示す。図５
において、インタフェース出力回路２４、インタフェー
ス出力制御回路２５およびデバイス内部回路２６の機能
は、基本的に図２における各回路１２、１３および１４
と同じである。図５の回路においては、バッテリ９は、
ダイオード２８を介して、インタフェース出力回路２４
およびインタフェース出力制御回路２５のみならず、デ
バイス内部回路２６にも接続される。これによって、デ
バイス内部回路２６は、コネクタ３を接続したときに、
より確実な起動が保証される。インタフェース出力回路
２４およびインタフェース出力制御回路２５として、図
３および図４に示す各回路を適用することができる。FIG. 5 shows another embodiment of the present invention. FIG.
2, the functions of the interface output circuit 24, the interface output control circuit 25, and the device internal circuit 26 basically correspond to the circuits 12, 13, and 14 in FIG.
Is the same as In the circuit of FIG.
Through the diode 28, the interface output circuit 24
And the interface output control circuit 25 as well as the device internal circuit 26. Thus, when the connector 3 is connected, the device internal circuit 26
A more reliable activation is guaranteed. Each of the circuits shown in FIGS. 3 and 4 can be applied as the interface output circuit 24 and the interface output control circuit 25.
【００３０】[0030]
【発明の効果】本発明により、コンピュータ本体の電源
を切断することなくデバイスの増設あるいは交換を行う
ことが可能となるのでマルチコンピュータシステムの保
守作業の効率向上ならびにデバイス接続時における不要
のトラブル除去に寄与する。According to the present invention, it is possible to add or replace devices without turning off the power of the computer main body, thereby improving the efficiency of maintenance work of the multi-computer system and eliminating unnecessary troubles when connecting devices. Contribute.
【図１】本発明の基本構成を示す図である。FIG. 1 is a diagram showing a basic configuration of the present invention.
【図２】本発明の実施例の構成を示す図である。FIG. 2 is a diagram showing a configuration of an example of the present invention.
【図３】図２のインタフェース出力回路の実施例を示す
図である。FIG. 3 is a diagram showing an embodiment of the interface output circuit of FIG. 2;
【図４】図２のインタフェース出力制御回路の実施例を
示す図である。FIG. 4 is a diagram showing an embodiment of the interface output control circuit of FIG. 2;
【図５】本発明の他の実施例の構成を示す図である。FIG. 5 is a diagram showing a configuration of another embodiment of the present invention.
【図６】従来の技術を説明するための図である。FIG. 6 is a diagram for explaining a conventional technique.
【図７】従来の技術を説明するための図である。FIG. 7 is a diagram for explaining a conventional technique.
【図８】従来の技術を説明するための図である。FIG. 8 is a diagram for explaining a conventional technique.
１ ＣＰＵ ２ バス線 ３ コネクタ ３Ａ，３Ｂ，３Ｃ 接続部分 ４1 〜４m デバイス ５ パッチパネル ６ バス出力素子 ７ コンデンサ ８ バス出力素子 ９ バッテリ １０，１５，１６，２７，２８ ダイオード １１ 出力素子制御回路 １２ インタフェース出力回路 １３ インタフェース出力制御回路 １４ デバイス内部回路 １７ インバータ １８ ＮＯＲ回路 １９ トランジスタ ２１ ツエナダイオード ２２，２３ 抵抗器 ２４ インタフェース出力回路 ２５ インタフェース出力制御回路 ２６ デバイス内部回路1 CPU 2 bus line 3 connectors 3A, 3B, 3C connection portion 4 1 to 4 m device 5 patch panel 6 bus output device 7 capacitor 8 bus output element 9 battery 10,15,16,27,28 diode 11 output element control circuit Reference Signs List 12 Interface output circuit 13 Interface output control circuit 14 Device internal circuit 17 Inverter 18 NOR circuit 19 Transistor 21 Zener diode 22, 23 Resistor 24 Interface output circuit 25 Interface output control circuit 26 Device internal circuit
Claims (2)
に接続されるデバイスのインタフェース出力回路に対し
て、前記デバイスをバス線に接続する前から電源を供給
する手段と、前記デバイスを前記バス線に接続したと
き、前記バス線を通じて前記デバイスに外部から供給さ
れる電源の電圧を監視し、その電圧値により前記インタ
フェース出力回路から前記バス線への信号出力を抑止す
る手段とを備えることを特徴とするデバイスの活性保守
方式。1. A means for supplying power to an interface output circuit of a device detachably connected to a bus line of a computer before connecting the device to the bus line, and connecting the device to the bus line. Means for monitoring a voltage of a power supply externally supplied to the device via the bus line, and suppressing a signal output from the interface output circuit to the bus line based on the voltage value. Active maintenance method for devices.
フェース出力回路に接続されたバッテリであることを特
徴とする請求項１のデバイスの活性保守方式。2. The active maintenance method for a device according to claim 1, wherein said means for supplying power is a battery connected to said interface output circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053759A JP3009236B2 (en) | 1991-02-26 | 1991-02-26 | Hot maintenance of devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053759A JP3009236B2 (en) | 1991-02-26 | 1991-02-26 | Hot maintenance of devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271420A JPH04271420A (en) | 1992-09-28 |
| JP3009236B2 true JP3009236B2 (en) | 2000-02-14 |
Family
ID=12951747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053759A Expired - Fee Related JP3009236B2 (en) | 1991-02-26 | 1991-02-26 | Hot maintenance of devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009236B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017500255A (en) * | 2014-01-13 | 2017-01-05 | スリングマックス・インコーポレイテッド | Round sling with RFID (Radio Frequency Identification) pre-fault warning indicator |
| RU2610791C1 (en) * | 2016-02-29 | 2017-02-15 | Акционерное общество "Военно-промышленная корпорация "Научно-производственное объединение машиностроения" | Aircraft model to study impact of jet stream at aerodynamic characteristics of aircraft |
| RU213367U1 (en) * | 2022-04-15 | 2022-09-07 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | AERODYNAMIC MODEL OF THE AIRCRAFT |
-
1991
- 1991-02-26 JP JP3053759A patent/JP3009236B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017500255A (en) * | 2014-01-13 | 2017-01-05 | スリングマックス・インコーポレイテッド | Round sling with RFID (Radio Frequency Identification) pre-fault warning indicator |
| RU2610791C1 (en) * | 2016-02-29 | 2017-02-15 | Акционерное общество "Военно-промышленная корпорация "Научно-производственное объединение машиностроения" | Aircraft model to study impact of jet stream at aerodynamic characteristics of aircraft |
| RU213367U1 (en) * | 2022-04-15 | 2022-09-07 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | AERODYNAMIC MODEL OF THE AIRCRAFT |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04271420A (en) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210191492A1 (en) | Method of supplying electric power to a computer system | |
| JP2862591B2 (en) | Inrush current prevention circuit | |
| JP6638068B2 (en) | System power supply circuit, electronic device, and protection method for electronic device | |
| JP3009236B2 (en) | Hot maintenance of devices | |
| US6903583B1 (en) | Power supply shutdown control | |
| CN217606356U (en) | Switching control circuit, mainboard and electronic equipment | |
| JP3076239B2 (en) | On-board writing control method | |
| US6721150B1 (en) | Clamping circuit for use in computer system | |
| JPH0519911A (en) | Power supply circuit | |
| JP2548183B2 (en) | Memory card | |
| CN111427719B (en) | Method and device for improving reliability and abnormal restarting performance of SOC (system on chip) system | |
| JPH04143817A (en) | Exchange module capable of active exchange | |
| JP3158413B2 (en) | Power supply for absolute encoder | |
| JP2879400B2 (en) | Switch reset circuit | |
| KR930003907Y1 (en) | Stabilization circuit of power source control relay | |
| KR950004201B1 (en) | System safety apparatus and method therefor | |
| JP4854121B2 (en) | IIC bus control circuit | |
| KR0127560Y1 (en) | Memory back up device | |
| KR950008457B1 (en) | S-ram back-up circuit using transistor | |
| JP2953103B2 (en) | In-vehicle control device | |
| JPH0118446B2 (en) | ||
| JPS62157955A (en) | Memory protecting circuit | |
| KR200203112Y1 (en) | A error preventing apparatus of processor Unit | |
| JPS63200220A (en) | Switching system for working speed of electronic equipment | |
| JPS61278785A (en) | Electronic timer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| LAPS | Cancellation because of no payment of annual fees |