JPH0444484A - 時間軸誤差補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ＶＴＲ等の記録媒体から読取られたビデオ信
号に含まれる時間軸誤差を補正する時間軸誤差補正装置
に関するものである。

［従来の技術フ ビデ第４３号の水平区間に時間軸誤差が存在する場合、
同じ時間軸誤差を有するクロックでビデオ信号をメモリ
に書込み、時間軸誤差を有しないクロックで読出すこと
により、時間軸誤差を補償することかでとる。

第７図に、ビデオ信号の時間軸誤差を補正する時間軸誤
差補正装置の一例を示す。図において入力ビデオ信号は
Ａ／Ｄ変換器１に入力きれ、書込みりＯツク発生器２て
発生される入力ビデオ信号に同期した書込みクロックに
よりＡ／Ｄ変換される。Ａ／Ｄ変換きれたビデオ信号は
前記書込みクロックによってメモリ３に書込まれた後、
基準クロック発生器４により発生される基準の読出しク
ロックによって読み出され、Ｄ／Ａ変換器５でアナログ
信号に変換される。通常読出しクロックは水晶発振によ
る固定クロックを用いるため水晶発振精度で安定してい
るので、時間軸補正能力は−般に書込みクロックの精度
に依存することになる。

入力信号に同期した書込みクロック、すなわち時間軸誤
差に応じて位相の変動する書込みクロックは、例えば第
８図に示すようなＡＦＣ回路により生成すること、がで
きる。

すなわち、同期分離回路６によりビデオ信号から水平同
期信号を分離し、ＡＦＣ回路７に入力する。ＡＦＣ回路
７は、位相比較腑８、ループフィルタ９、ＶＣＯＩＯ，
分周器１１．ｌなるＰＬＬ回路により構成されており、
ＶＣＯｌｏは水平同期信号と同じ時間軸誤差を有するク
ロックを出力する。

このクロックにより入力ビデオ信号をメモリに書込み、
時間軸誤差のないクロックで読出すことにより、時間軸
誤差のないビデオ信号を得ることができる。しかしなが
らＡＦＣ回路はループフィルタ９の時定数や周波数特性
によってループ帯域が定まるため、安定した性能を示す
ためには応答速度を上げることが出来ず、高速な時間変
動には追従させることが出来ない。

そこで、ＡＦＣ回路が１水平走査期間の長さの伸縮に応
じて発振周波数を可変させて、クロックを入力信号に位
相同期きせるのに対して、ＡＰＣ方式と呼ばれるクロッ
ク発生回路が近年用いられている。

ＡＰＣ回路は例えば第９図に示すように構成されている
。

同期分離回路６は入力されたビデオ信号から水平同期信
号を分離し、位相検出器１２に供給する。

発振器１３が出力する発振周波数が固定の基準クロック
信号は遅延器１４に入力され、相互に異なる所定の時間
だけ遅延され、複数の位相のクロック信号が生成きれる
。この複数の位相のクロック信号は位相検出器１２と位
相選択器１５に入力される。

位相検出器１２は同期分離回路６と遅延器１４から入力
された信号の位相を比較し、その比較結果（位相誤差）
を位相選択器１５に出力する。位相選択器１５は位相検
出器１２の出力に対応して、最も位相誤差の小ざいクロ
ック信号を選択し、出力する。

これにより、第１０図に示すように、水平同期信号のエ
ツジか到来する度にリセットされる、水平同期信号に同
期したクロック信号が生成される。

従って、第１１図に示すように、このクロック信号に対
応して、ビデオ信号の各ラインの信号をメモリに書込む
ようにすれば、時間軸誤差を補正することかできる。す
なわち、水平同期信号の工・ンジ部分てリセットするよ
うにしながらメモリ空間に書込み、基準クロックにてや
はり水平走査区間ことにリセットするように読み出せば
、Ｄ／Ａ変換後の信号が正しく再現きれる（ｓ＋’Ｅ］
２図Ａ及びＢ）。

ここでＡＦＣ方式およびＡＰＣ方式における時間軸補正
の特性について考えてみる。第１３図Ｇよ時間軸誤差補
正装置のδす定に用いる回路の一例であり、可変遅延線
１６には、時間軸誤差のなし）ビデオ信号が供給されて
おり、ざらに正弦波発振器１７から出力される単一周波
数の正弦波が制御４８号として供給されている。従って
時間軸変動のない入力ビデオ信号は、可変遅延線１６に
よって時間軸方向に正弦波状に伸縮することになり、こ
れか時間軸誤差補正袋ｆｆ１１８に供給される。そして
この時間軸誤差補正装置１８の入出力間の変動成分（正
弦波成分）比率を求めれば、その時間軸誤差補正装置の
補正能力か測定できることになる。

第１４図はこの方法で測定した前記ＡＦＣ回路、及びＡ
ＰＣ回路による時間軸補正能力を表したグラフである。

図において横軸は変動成分周波数、縦軸が時間軸誤差補
正装置による変動成分の補正能力（抑圧比）をそれぞれ
示している。すなわち、縦軸がＯｄＢ以下であれば時間
軸補正能力があることを示し、ＯｄＢよりも大きければ
時間軸誤差補正能力が不足していることを意味している
。そして実線はＡＰＣ回路を用いた時間軸補正能力を、
点線はＡＦＣ回路を用いた時間軸補正能力をそれぞれ示
している。

この結果１にＨｚ近傍以下の低域成分においては、ＡＰ
Ｃ回路を用いた時間軸誤差補正装置の方がＡＦＣ回路を
用いた場合よりも、７乃至８ｄＢ程度時間軸誤差の改善
効果が上回っており、３にＨｚ付近まで補正能力を有す
ることが理解される。

一方ＡＦＣ回路を用いた時間軸誤差補正装置は、約Ｉ　
ＫＨ２よりも高い周波数成分では時間軸誤差が改悪され
、ＡＰＣ回路を用いた場合に比べて、特性的に劣ること
が理解される。

一般に変動成分は高域になるほど視覚上目立たなくなり
、かつ変動成分自体が高域になるほど少なくなる傾向に
ある。

［発明が解決しようとする課題］ しかしながらＡＰＣ方式では、第１２図Ｃのように水平
走査区間の伸縮などの時間軸変動があった場合に出力映
像は第１２図りに示すように、水平走査区間の初め（Ｔ
Ｖモニタ上の左端）では垂直方向の位相ずれは補正され
るものの、水平走査区間の終わり（ＴＶモニタ上の右端
）では充分補正されず垂直方向の位相が不揃いになると
いう問題があった。この残留成分をベロシティエラーと
呼ぶ。従ってベロシティエラーは画面左端で最小で、右
端にいくほど大となっていた。したがって、ベロシティ
エラーを発生きせないＡＦＣ方式を用いた場合には、十
分な時間軸誤差補正効果を得られず、ＡＰＣ方式を用い
た場合にはベロシティエラーか発生するという問題があ
り、ＶＴＲのヘッドインパクトやヘッドスイッチング等
に起因する瞬時的な時間軸誤差には十分な時間軸補正能
力かあるとは言えなかった。

本発明はこのような状況に鑑みてなきれなものであり、
簡単な構成で迅速な応答が可能なりロック発生回路を用
い、もって時間軸誤差補正装置の時間軸補正能力を向上
きせることを目的とする。

［課題を解決するための手段］ 本発明の時間軸誤差補正装置は、入力ビデオ信号の時間
軸誤差を補正する装置であって、入力ビデオ信号を遅延
量制御信号に応じて遅延する可変遅延線と、入力ビデオ
信号の１水平走査線当たりの時間軸変動に応じた制御信
号を発生する制御信号発生回路と、制御信号に応じた遅
延量制御信号を発生する遅延量制御手段と、入力ビデオ
信号又。

は可変遅延線の出力ビデオ１５号の１水平走査ごとにそ
の基準位置に基準クロック信号を位相同期させて位相同
期クロック信号を得る手段と、位相同期クロックで可変
遅延線の出力ビデオ信号をＡ／Ｄ変換する手段とを備え
ることを特徴とするものである。

［作用］ 上記構成の時間軸誤差補正装置においては、入力ビデオ
信号の１水平走査線当たりの時間軸変動に対応する遅延
量制御信号によって可変遅延線の遅延量を制御するので
、ＡＰＣ回路を用いた時間軸補正回路においても除去し
きれなかったベロシティエラーを抑圧することが出来、
時間軸補正特性を改善することが出来る。

［実施例］ 以下本発明の一実施例を図面を参照しながら説明する。

尚従来の場合と対応する部分には同一の符号を付してあ
り、その説明は適宜省略する。

第１図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図である。

従来例と重複する部分については説明を省略す入力ビデ
オ信号は遅延回路２３により１水平走査区間よりも若干
短い期間（ＩＨ−α）遅延きれたのち、後述する遅延量
制御信号に応じて遅延量の変化する可変遅延線１９を介
してＡ／Ｄ変換器１に１共給される。

また入力ビデオ信号は同期分離回路２０にも供＄８きれ
、水平同期信号が分離抽出される。２１は分離された水
平同期信号のリーディングエツジによりトリガきれて、
１水平走査区間よりも短い所定時間ｔの期間パルスを出
力するモノマルチバイブレータ（ＭＭＶ）である。２２
はＭＭＶ２１のトレーリングエツジから三角波を発生す
る三角波発生器であり、その出ノｊはサンプルホールド
回路２４に供給されている。サンプルホールド回路２４
は、ＭＭＶ２１の出力のリーディングエツジでの三角波
の電圧をサンプリングする。この三角波は、入力ビデオ
信号の１水平走査区間が基準の水平走査区間に等しいと
きに、サンプリングされる電圧がＯレベルになるように
調整されている。すなわち、入力ビデオ信号の時間変動
により１水平走査区間が短くなれば、サンプリングされ
る電圧は低く、逆に１水平走査区間が長くなればサンプ
リングされる電圧は高くなる。

２５は、サンプルホールド回路２４の出力を制御電圧と
して、極性と最大値の変化する三角波を発生する電圧制
御型三角波発生器である。電圧制御型三角波発生器２５
０入出力特性は周期が１水平走査区間に等しく、また極
性と最大値は制御入力に対して第２図に示すような特性
となるようにしている。すなわち最大値はサンプルホー
ルド回路２４の出力に対してリニアな特性を示し、極性
もサンプルホールド回路２４の極性と同じ極性となるよ
うにしている。従って、三角波発生器２５の出力は、第
３図に示すように、サンプルホールド値が正または負の
とき、最大振幅が正または負になる三角波となり、零の
とき、その最大振幅も零となる。電圧制御型三角波発生
！２５の出力は遅延量制御信号として可変遅延線１９に
供給されている。

可変遅延ＩＪＡ　１９は第４図に示すようなバリキャッ
プ４１．４２とコイル４３よりなる周知のアナログ遅延
回路を用いることができる。

遅延回路の出力が、ＡＰＣ方式のＴＢＣ回路へ供給され
る。

次に上記実施例の動作の説明をする。

三角波発生器２２は、ＭＭＶ２１によって所定時間ｔだ
け水平同期信号のエツジから遅れて三角波を発生するも
のであるから、時間軸変動によって次の水平同期信号の
リーディングエツジが早く到来したときにはサンプルホ
ールド回＃！１２４により負極性の電圧がサンプルホー
ルドされる。この電圧を制御電圧とする電圧制御型三角
波発生器２５は負極性の三角波を発生し、これを遅延量
制御信号として可変遅延線１９に供給する。

遅延量制御信号は１水平走査区間を周期とする三角波で
あるため、１水平走査区間の開始部分では可変遅延線に
よる入力ビデオ信号の遅延は行なわれず、モニタ画面上
の左端の位相に変動はない。

その後１水平走査区間にわたって徐々に遅延量が変化し
ていき、やがて時間軸変動量に応じた遅延量だけ遅延さ
れる。従って、各水平走査区間のモニタ画面上の右端に
あられれる時間軸の変動がＡ／Ｄ変換器１に入力される
前に抑圧されるので、ＡＰＣ回路を用いた時間軸誤差補
正装置だけでは除去できないベロシティエラーを補正す
ることが出来る。もちろん、時間軸変動によって次の水
平同期信号のリーディングエツジか遅くなった場合であ
っても、電圧制御型三角波発生器２５の出力が逆極性に
なるだけで、同様の制御がなされる。

なお、上記実施例では可変遅延線１９の前段に遅延回路
１８を設けているが、これはサンプルボールド回路２４
による検出後の変動成分と入力１７１４８号との時間差
を考慮して信号遅延を行なうためのものである。

また同期分離回路の入力は入力ビデオ信号からとっても
良い。

第５図は１．上記実施例における電圧制御型三角波発生
Ｍ２５の他の実施例の構成を示すブロック図である。サ
ンプルホールド回路２４から入力されるＩＩＪｔｌｌ電
圧はＡ／Ｄ変換器２６でデジタル信号に変換される。こ
のデジタル化された制御電圧によって、あらかじめＲＯ
Ｍ２７に記憶しである三角波のパターンをアドレス指定
して読出し、読み出された三角波パターンをＤ／Ａ変換
器２８によってアナログ信号に変換するのである。

第６図はさらに本発明の時間軸誤差補正装置の他の実施
例の構成を示すものであり、ＭＭＶ２１のリーディング
エツジでトリガされ、トレーリングエツジで停止するカ
ウンタ２９のカウント値によってＲＯＭ２？のアドレス
を制御して三角波パターンを読出して、これをＤ／Ａ変
換したものを遅延量制御信号とするものである。

上記第５図、第６図の実施例のように可変遅延線を制御
する三角波パターンをＲＯＭに記憶しておくことにより
、次の効果が得られる。

すなわち、バリキャップを用いた可変遅延線はバリキャ
ップの容量がリニアに変化する範囲が限られているもの
の、あらかじめＲＯＭに可変遅延線の出力がリニアにな
るような制ａＩ＋電圧のパターンを記憶しておくことが
出来るので正確な時間軸補正が可能となる。

［発明の効果］ 以上のように本発明の時間軸誤差補正装置によれば簡単
な可変遅延線を用いることにより、１水平走査区間の長
ざの時間軸変動成分を補正することが出来、ＡＰＣ回路
による時間軸誤差補正装置だけでは取り除くことのでき
ないベロシティエラーを抑圧することが出来、したがっ
て、時間軸補正特性を改善して、補正能力を向上すると
ともに高域の時間軸変動成分をも補正することができる
。

【図面の簡単な説明】

第１図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図、第２図及び第３図は第１図の実施例
の電圧制御型三角波発生器の入出力特性を表す図、第４
図は第１図の可変遅延線の一実施例の構成を示す回路図
、第５図は第１図の電圧制御三角波発生器の他の実施例
の構成を示すブロック図、第６図は第１図のサンプルボ
ールド回路および電圧制御三角波発生器の他の実施例の
構成を示すブロック図、第７図は一般的な時間軸誤差補
正装置の一例の構成を示すブロック図、第８図はＡＦＣ
回路の一例の構成を示すブロック図、第９図はＡＰＣ回
路の一例の構成を示すブロック図、第１０図は第８図の
例の動作を説明するタイミングチャート、第１１図は時
間軸補正の動作を説明するメモリの説明図、第１２図Ａ
乃至りはモニタ画面上の時間軸誤差を表す概念図、第１
３図は時間軸誤差補正装置の測定装置の一例の構成を示
すブロック図、第１４図はＡＦＣ回路を用いた時間軸誤
差補正装置とＡＰＣ回路を用いた時間軸誤差補正装置と
の時間軸補正能力を比較するグラフである。 １・・・Ａ／Ｄ変換器、１９・・・可変遅延線、２０・
・・同期分離回路、２２・・・三角波発生器、２４・・
・サンプルボールド回路、２５・・・電圧制御型三角波
発生器。 特許出願人　日本ビクター株式会社

Claims (1)

【特許請求の範囲】
1. 入力ビデオ信号の時間軸誤差を補正する装置であって入
   力ビデオ信号を遅延量制御信号に応じて遅延する可変遅
   延線と、入力ビデオ信号の１水平走査線当たりの時間軸
   変動に応じた制御信号を発生する制御信号発生回路と、
   前記制御信号に応じた遅延量制御信号を発生する遅延量
   制御手段と、前記入力ビデオ信号又は前記可変遅延線の
   出力ビデオ信号の１水平走査ごとにその基準位置に基準
   クロック信号を位相同期させて位相同期クロック信号を
   得る手段と、前記位相同期クロックで前記可変遅延線の
   出力ビデオ信号をＡ／Ｄ変換する手段とを備えることを
   特徴とする時間軸誤差補正装置。