JPH0444484A - 時間軸誤差補正装置 - Google Patents
時間軸誤差補正装置Info
- Publication number
- JPH0444484A JPH0444484A JP2153185A JP15318590A JPH0444484A JP H0444484 A JPH0444484 A JP H0444484A JP 2153185 A JP2153185 A JP 2153185A JP 15318590 A JP15318590 A JP 15318590A JP H0444484 A JPH0444484 A JP H0444484A
- Authority
- JP
- Japan
- Prior art keywords
- time axis
- video signal
- horizontal scanning
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 230000004044 response Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、VTR等の記録媒体から読取られたビデオ信
号に含まれる時間軸誤差を補正する時間軸誤差補正装置
に関するものである。
号に含まれる時間軸誤差を補正する時間軸誤差補正装置
に関するものである。
[従来の技術フ
ビデ第43号の水平区間に時間軸誤差が存在する場合、
同じ時間軸誤差を有するクロックでビデオ信号をメモリ
に書込み、時間軸誤差を有しないクロックで読出すこと
により、時間軸誤差を補償することかでとる。
同じ時間軸誤差を有するクロックでビデオ信号をメモリ
に書込み、時間軸誤差を有しないクロックで読出すこと
により、時間軸誤差を補償することかでとる。
第7図に、ビデオ信号の時間軸誤差を補正する時間軸誤
差補正装置の一例を示す。図において入力ビデオ信号は
A/D変換器1に入力きれ、書込みりOツク発生器2て
発生される入力ビデオ信号に同期した書込みクロックに
よりA/D変換される。A/D変換きれたビデオ信号は
前記書込みクロックによってメモリ3に書込まれた後、
基準クロック発生器4により発生される基準の読出しク
ロックによって読み出され、D/A変換器5でアナログ
信号に変換される。通常読出しクロックは水晶発振によ
る固定クロックを用いるため水晶発振精度で安定してい
るので、時間軸補正能力は−般に書込みクロックの精度
に依存することになる。
差補正装置の一例を示す。図において入力ビデオ信号は
A/D変換器1に入力きれ、書込みりOツク発生器2て
発生される入力ビデオ信号に同期した書込みクロックに
よりA/D変換される。A/D変換きれたビデオ信号は
前記書込みクロックによってメモリ3に書込まれた後、
基準クロック発生器4により発生される基準の読出しク
ロックによって読み出され、D/A変換器5でアナログ
信号に変換される。通常読出しクロックは水晶発振によ
る固定クロックを用いるため水晶発振精度で安定してい
るので、時間軸補正能力は−般に書込みクロックの精度
に依存することになる。
入力信号に同期した書込みクロック、すなわち時間軸誤
差に応じて位相の変動する書込みクロックは、例えば第
8図に示すようなAFC回路により生成すること、がで
きる。
差に応じて位相の変動する書込みクロックは、例えば第
8図に示すようなAFC回路により生成すること、がで
きる。
すなわち、同期分離回路6によりビデオ信号から水平同
期信号を分離し、AFC回路7に入力する。AFC回路
7は、位相比較腑8、ループフィルタ9、VCOIO,
分周器11.lなるPLL回路により構成されており、
VCOloは水平同期信号と同じ時間軸誤差を有するク
ロックを出力する。
期信号を分離し、AFC回路7に入力する。AFC回路
7は、位相比較腑8、ループフィルタ9、VCOIO,
分周器11.lなるPLL回路により構成されており、
VCOloは水平同期信号と同じ時間軸誤差を有するク
ロックを出力する。
このクロックにより入力ビデオ信号をメモリに書込み、
時間軸誤差のないクロックで読出すことにより、時間軸
誤差のないビデオ信号を得ることができる。しかしなが
らAFC回路はループフィルタ9の時定数や周波数特性
によってループ帯域が定まるため、安定した性能を示す
ためには応答速度を上げることが出来ず、高速な時間変
動には追従させることが出来ない。
時間軸誤差のないクロックで読出すことにより、時間軸
誤差のないビデオ信号を得ることができる。しかしなが
らAFC回路はループフィルタ9の時定数や周波数特性
によってループ帯域が定まるため、安定した性能を示す
ためには応答速度を上げることが出来ず、高速な時間変
動には追従させることが出来ない。
そこで、AFC回路が1水平走査期間の長さの伸縮に応
じて発振周波数を可変させて、クロックを入力信号に位
相同期きせるのに対して、APC方式と呼ばれるクロッ
ク発生回路が近年用いられている。
じて発振周波数を可変させて、クロックを入力信号に位
相同期きせるのに対して、APC方式と呼ばれるクロッ
ク発生回路が近年用いられている。
APC回路は例えば第9図に示すように構成されている
。
。
同期分離回路6は入力されたビデオ信号から水平同期信
号を分離し、位相検出器12に供給する。
号を分離し、位相検出器12に供給する。
発振器13が出力する発振周波数が固定の基準クロック
信号は遅延器14に入力され、相互に異なる所定の時間
だけ遅延され、複数の位相のクロック信号が生成きれる
。この複数の位相のクロック信号は位相検出器12と位
相選択器15に入力される。
信号は遅延器14に入力され、相互に異なる所定の時間
だけ遅延され、複数の位相のクロック信号が生成きれる
。この複数の位相のクロック信号は位相検出器12と位
相選択器15に入力される。
位相検出器12は同期分離回路6と遅延器14から入力
された信号の位相を比較し、その比較結果(位相誤差)
を位相選択器15に出力する。位相選択器15は位相検
出器12の出力に対応して、最も位相誤差の小ざいクロ
ック信号を選択し、出力する。
された信号の位相を比較し、その比較結果(位相誤差)
を位相選択器15に出力する。位相選択器15は位相検
出器12の出力に対応して、最も位相誤差の小ざいクロ
ック信号を選択し、出力する。
これにより、第10図に示すように、水平同期信号のエ
ツジか到来する度にリセットされる、水平同期信号に同
期したクロック信号が生成される。
ツジか到来する度にリセットされる、水平同期信号に同
期したクロック信号が生成される。
従って、第11図に示すように、このクロック信号に対
応して、ビデオ信号の各ラインの信号をメモリに書込む
ようにすれば、時間軸誤差を補正することかできる。す
なわち、水平同期信号の工・ンジ部分てリセットするよ
うにしながらメモリ空間に書込み、基準クロックにてや
はり水平走査区間ことにリセットするように読み出せば
、D/A変換後の信号が正しく再現きれる(s+’E]
2図A及びB)。
応して、ビデオ信号の各ラインの信号をメモリに書込む
ようにすれば、時間軸誤差を補正することかできる。す
なわち、水平同期信号の工・ンジ部分てリセットするよ
うにしながらメモリ空間に書込み、基準クロックにてや
はり水平走査区間ことにリセットするように読み出せば
、D/A変換後の信号が正しく再現きれる(s+’E]
2図A及びB)。
ここでAFC方式およびAPC方式における時間軸補正
の特性について考えてみる。第13図Gよ時間軸誤差補
正装置のδす定に用いる回路の一例であり、可変遅延線
16には、時間軸誤差のなし)ビデオ信号が供給されて
おり、ざらに正弦波発振器17から出力される単一周波
数の正弦波が制御48号として供給されている。従って
時間軸変動のない入力ビデオ信号は、可変遅延線16に
よって時間軸方向に正弦波状に伸縮することになり、こ
れか時間軸誤差補正袋ff118に供給される。そして
この時間軸誤差補正装置18の入出力間の変動成分(正
弦波成分)比率を求めれば、その時間軸誤差補正装置の
補正能力か測定できることになる。
の特性について考えてみる。第13図Gよ時間軸誤差補
正装置のδす定に用いる回路の一例であり、可変遅延線
16には、時間軸誤差のなし)ビデオ信号が供給されて
おり、ざらに正弦波発振器17から出力される単一周波
数の正弦波が制御48号として供給されている。従って
時間軸変動のない入力ビデオ信号は、可変遅延線16に
よって時間軸方向に正弦波状に伸縮することになり、こ
れか時間軸誤差補正袋ff118に供給される。そして
この時間軸誤差補正装置18の入出力間の変動成分(正
弦波成分)比率を求めれば、その時間軸誤差補正装置の
補正能力か測定できることになる。
第14図はこの方法で測定した前記AFC回路、及びA
PC回路による時間軸補正能力を表したグラフである。
PC回路による時間軸補正能力を表したグラフである。
図において横軸は変動成分周波数、縦軸が時間軸誤差補
正装置による変動成分の補正能力(抑圧比)をそれぞれ
示している。すなわち、縦軸がOdB以下であれば時間
軸補正能力があることを示し、OdBよりも大きければ
時間軸誤差補正能力が不足していることを意味している
。そして実線はAPC回路を用いた時間軸補正能力を、
点線はAFC回路を用いた時間軸補正能力をそれぞれ示
している。
正装置による変動成分の補正能力(抑圧比)をそれぞれ
示している。すなわち、縦軸がOdB以下であれば時間
軸補正能力があることを示し、OdBよりも大きければ
時間軸誤差補正能力が不足していることを意味している
。そして実線はAPC回路を用いた時間軸補正能力を、
点線はAFC回路を用いた時間軸補正能力をそれぞれ示
している。
この結果1にHz近傍以下の低域成分においては、AP
C回路を用いた時間軸誤差補正装置の方がAFC回路を
用いた場合よりも、7乃至8dB程度時間軸誤差の改善
効果が上回っており、3にHz付近まで補正能力を有す
ることが理解される。
C回路を用いた時間軸誤差補正装置の方がAFC回路を
用いた場合よりも、7乃至8dB程度時間軸誤差の改善
効果が上回っており、3にHz付近まで補正能力を有す
ることが理解される。
一方AFC回路を用いた時間軸誤差補正装置は、約I
KH2よりも高い周波数成分では時間軸誤差が改悪され
、APC回路を用いた場合に比べて、特性的に劣ること
が理解される。
KH2よりも高い周波数成分では時間軸誤差が改悪され
、APC回路を用いた場合に比べて、特性的に劣ること
が理解される。
一般に変動成分は高域になるほど視覚上目立たなくなり
、かつ変動成分自体が高域になるほど少なくなる傾向に
ある。
、かつ変動成分自体が高域になるほど少なくなる傾向に
ある。
[発明が解決しようとする課題]
しかしながらAPC方式では、第12図Cのように水平
走査区間の伸縮などの時間軸変動があった場合に出力映
像は第12図りに示すように、水平走査区間の初め(T
Vモニタ上の左端)では垂直方向の位相ずれは補正され
るものの、水平走査区間の終わり(TVモニタ上の右端
)では充分補正されず垂直方向の位相が不揃いになると
いう問題があった。この残留成分をベロシティエラーと
呼ぶ。従ってベロシティエラーは画面左端で最小で、右
端にいくほど大となっていた。したがって、ベロシティ
エラーを発生きせないAFC方式を用いた場合には、十
分な時間軸誤差補正効果を得られず、APC方式を用い
た場合にはベロシティエラーか発生するという問題があ
り、VTRのヘッドインパクトやヘッドスイッチング等
に起因する瞬時的な時間軸誤差には十分な時間軸補正能
力かあるとは言えなかった。
走査区間の伸縮などの時間軸変動があった場合に出力映
像は第12図りに示すように、水平走査区間の初め(T
Vモニタ上の左端)では垂直方向の位相ずれは補正され
るものの、水平走査区間の終わり(TVモニタ上の右端
)では充分補正されず垂直方向の位相が不揃いになると
いう問題があった。この残留成分をベロシティエラーと
呼ぶ。従ってベロシティエラーは画面左端で最小で、右
端にいくほど大となっていた。したがって、ベロシティ
エラーを発生きせないAFC方式を用いた場合には、十
分な時間軸誤差補正効果を得られず、APC方式を用い
た場合にはベロシティエラーか発生するという問題があ
り、VTRのヘッドインパクトやヘッドスイッチング等
に起因する瞬時的な時間軸誤差には十分な時間軸補正能
力かあるとは言えなかった。
本発明はこのような状況に鑑みてなきれなものであり、
簡単な構成で迅速な応答が可能なりロック発生回路を用
い、もって時間軸誤差補正装置の時間軸補正能力を向上
きせることを目的とする。
簡単な構成で迅速な応答が可能なりロック発生回路を用
い、もって時間軸誤差補正装置の時間軸補正能力を向上
きせることを目的とする。
[課題を解決するための手段]
本発明の時間軸誤差補正装置は、入力ビデオ信号の時間
軸誤差を補正する装置であって、入力ビデオ信号を遅延
量制御信号に応じて遅延する可変遅延線と、入力ビデオ
信号の1水平走査線当たりの時間軸変動に応じた制御信
号を発生する制御信号発生回路と、制御信号に応じた遅
延量制御信号を発生する遅延量制御手段と、入力ビデオ
信号又。
軸誤差を補正する装置であって、入力ビデオ信号を遅延
量制御信号に応じて遅延する可変遅延線と、入力ビデオ
信号の1水平走査線当たりの時間軸変動に応じた制御信
号を発生する制御信号発生回路と、制御信号に応じた遅
延量制御信号を発生する遅延量制御手段と、入力ビデオ
信号又。
は可変遅延線の出力ビデオ15号の1水平走査ごとにそ
の基準位置に基準クロック信号を位相同期させて位相同
期クロック信号を得る手段と、位相同期クロックで可変
遅延線の出力ビデオ信号をA/D変換する手段とを備え
ることを特徴とするものである。
の基準位置に基準クロック信号を位相同期させて位相同
期クロック信号を得る手段と、位相同期クロックで可変
遅延線の出力ビデオ信号をA/D変換する手段とを備え
ることを特徴とするものである。
[作用]
上記構成の時間軸誤差補正装置においては、入力ビデオ
信号の1水平走査線当たりの時間軸変動に対応する遅延
量制御信号によって可変遅延線の遅延量を制御するので
、APC回路を用いた時間軸補正回路においても除去し
きれなかったベロシティエラーを抑圧することが出来、
時間軸補正特性を改善することが出来る。
信号の1水平走査線当たりの時間軸変動に対応する遅延
量制御信号によって可変遅延線の遅延量を制御するので
、APC回路を用いた時間軸補正回路においても除去し
きれなかったベロシティエラーを抑圧することが出来、
時間軸補正特性を改善することが出来る。
[実施例]
以下本発明の一実施例を図面を参照しながら説明する。
尚従来の場合と対応する部分には同一の符号を付してあ
り、その説明は適宜省略する。
り、その説明は適宜省略する。
第1図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図である。
を示すブロック図である。
従来例と重複する部分については説明を省略す入力ビデ
オ信号は遅延回路23により1水平走査区間よりも若干
短い期間(IH−α)遅延きれたのち、後述する遅延量
制御信号に応じて遅延量の変化する可変遅延線19を介
してA/D変換器1に1共給される。
オ信号は遅延回路23により1水平走査区間よりも若干
短い期間(IH−α)遅延きれたのち、後述する遅延量
制御信号に応じて遅延量の変化する可変遅延線19を介
してA/D変換器1に1共給される。
また入力ビデオ信号は同期分離回路20にも供$8きれ
、水平同期信号が分離抽出される。21は分離された水
平同期信号のリーディングエツジによりトリガきれて、
1水平走査区間よりも短い所定時間tの期間パルスを出
力するモノマルチバイブレータ(MMV)である。22
はMMV21のトレーリングエツジから三角波を発生す
る三角波発生器であり、その出ノjはサンプルホールド
回路24に供給されている。サンプルホールド回路24
は、MMV21の出力のリーディングエツジでの三角波
の電圧をサンプリングする。この三角波は、入力ビデオ
信号の1水平走査区間が基準の水平走査区間に等しいと
きに、サンプリングされる電圧がOレベルになるように
調整されている。すなわち、入力ビデオ信号の時間変動
により1水平走査区間が短くなれば、サンプリングされ
る電圧は低く、逆に1水平走査区間が長くなればサンプ
リングされる電圧は高くなる。
、水平同期信号が分離抽出される。21は分離された水
平同期信号のリーディングエツジによりトリガきれて、
1水平走査区間よりも短い所定時間tの期間パルスを出
力するモノマルチバイブレータ(MMV)である。22
はMMV21のトレーリングエツジから三角波を発生す
る三角波発生器であり、その出ノjはサンプルホールド
回路24に供給されている。サンプルホールド回路24
は、MMV21の出力のリーディングエツジでの三角波
の電圧をサンプリングする。この三角波は、入力ビデオ
信号の1水平走査区間が基準の水平走査区間に等しいと
きに、サンプリングされる電圧がOレベルになるように
調整されている。すなわち、入力ビデオ信号の時間変動
により1水平走査区間が短くなれば、サンプリングされ
る電圧は低く、逆に1水平走査区間が長くなればサンプ
リングされる電圧は高くなる。
25は、サンプルホールド回路24の出力を制御電圧と
して、極性と最大値の変化する三角波を発生する電圧制
御型三角波発生器である。電圧制御型三角波発生器25
0入出力特性は周期が1水平走査区間に等しく、また極
性と最大値は制御入力に対して第2図に示すような特性
となるようにしている。すなわち最大値はサンプルホー
ルド回路24の出力に対してリニアな特性を示し、極性
もサンプルホールド回路24の極性と同じ極性となるよ
うにしている。従って、三角波発生器25の出力は、第
3図に示すように、サンプルホールド値が正または負の
とき、最大振幅が正または負になる三角波となり、零の
とき、その最大振幅も零となる。電圧制御型三角波発生
!25の出力は遅延量制御信号として可変遅延線19に
供給されている。
して、極性と最大値の変化する三角波を発生する電圧制
御型三角波発生器である。電圧制御型三角波発生器25
0入出力特性は周期が1水平走査区間に等しく、また極
性と最大値は制御入力に対して第2図に示すような特性
となるようにしている。すなわち最大値はサンプルホー
ルド回路24の出力に対してリニアな特性を示し、極性
もサンプルホールド回路24の極性と同じ極性となるよ
うにしている。従って、三角波発生器25の出力は、第
3図に示すように、サンプルホールド値が正または負の
とき、最大振幅が正または負になる三角波となり、零の
とき、その最大振幅も零となる。電圧制御型三角波発生
!25の出力は遅延量制御信号として可変遅延線19に
供給されている。
可変遅延IJA 19は第4図に示すようなバリキャッ
プ41.42とコイル43よりなる周知のアナログ遅延
回路を用いることができる。
プ41.42とコイル43よりなる周知のアナログ遅延
回路を用いることができる。
遅延回路の出力が、APC方式のTBC回路へ供給され
る。
る。
次に上記実施例の動作の説明をする。
三角波発生器22は、MMV21によって所定時間tだ
け水平同期信号のエツジから遅れて三角波を発生するも
のであるから、時間軸変動によって次の水平同期信号の
リーディングエツジが早く到来したときにはサンプルホ
ールド回#!124により負極性の電圧がサンプルホー
ルドされる。この電圧を制御電圧とする電圧制御型三角
波発生器25は負極性の三角波を発生し、これを遅延量
制御信号として可変遅延線19に供給する。
け水平同期信号のエツジから遅れて三角波を発生するも
のであるから、時間軸変動によって次の水平同期信号の
リーディングエツジが早く到来したときにはサンプルホ
ールド回#!124により負極性の電圧がサンプルホー
ルドされる。この電圧を制御電圧とする電圧制御型三角
波発生器25は負極性の三角波を発生し、これを遅延量
制御信号として可変遅延線19に供給する。
遅延量制御信号は1水平走査区間を周期とする三角波で
あるため、1水平走査区間の開始部分では可変遅延線に
よる入力ビデオ信号の遅延は行なわれず、モニタ画面上
の左端の位相に変動はない。
あるため、1水平走査区間の開始部分では可変遅延線に
よる入力ビデオ信号の遅延は行なわれず、モニタ画面上
の左端の位相に変動はない。
その後1水平走査区間にわたって徐々に遅延量が変化し
ていき、やがて時間軸変動量に応じた遅延量だけ遅延さ
れる。従って、各水平走査区間のモニタ画面上の右端に
あられれる時間軸の変動がA/D変換器1に入力される
前に抑圧されるので、APC回路を用いた時間軸誤差補
正装置だけでは除去できないベロシティエラーを補正す
ることが出来る。もちろん、時間軸変動によって次の水
平同期信号のリーディングエツジか遅くなった場合であ
っても、電圧制御型三角波発生器25の出力が逆極性に
なるだけで、同様の制御がなされる。
ていき、やがて時間軸変動量に応じた遅延量だけ遅延さ
れる。従って、各水平走査区間のモニタ画面上の右端に
あられれる時間軸の変動がA/D変換器1に入力される
前に抑圧されるので、APC回路を用いた時間軸誤差補
正装置だけでは除去できないベロシティエラーを補正す
ることが出来る。もちろん、時間軸変動によって次の水
平同期信号のリーディングエツジか遅くなった場合であ
っても、電圧制御型三角波発生器25の出力が逆極性に
なるだけで、同様の制御がなされる。
なお、上記実施例では可変遅延線19の前段に遅延回路
18を設けているが、これはサンプルボールド回路24
による検出後の変動成分と入力17148号との時間差
を考慮して信号遅延を行なうためのものである。
18を設けているが、これはサンプルボールド回路24
による検出後の変動成分と入力17148号との時間差
を考慮して信号遅延を行なうためのものである。
また同期分離回路の入力は入力ビデオ信号からとっても
良い。
良い。
第5図は1.上記実施例における電圧制御型三角波発生
M25の他の実施例の構成を示すブロック図である。サ
ンプルホールド回路24から入力されるIIJtll電
圧はA/D変換器26でデジタル信号に変換される。こ
のデジタル化された制御電圧によって、あらかじめRO
M27に記憶しである三角波のパターンをアドレス指定
して読出し、読み出された三角波パターンをD/A変換
器28によってアナログ信号に変換するのである。
M25の他の実施例の構成を示すブロック図である。サ
ンプルホールド回路24から入力されるIIJtll電
圧はA/D変換器26でデジタル信号に変換される。こ
のデジタル化された制御電圧によって、あらかじめRO
M27に記憶しである三角波のパターンをアドレス指定
して読出し、読み出された三角波パターンをD/A変換
器28によってアナログ信号に変換するのである。
第6図はさらに本発明の時間軸誤差補正装置の他の実施
例の構成を示すものであり、MMV21のリーディング
エツジでトリガされ、トレーリングエツジで停止するカ
ウンタ29のカウント値によってROM2?のアドレス
を制御して三角波パターンを読出して、これをD/A変
換したものを遅延量制御信号とするものである。
例の構成を示すものであり、MMV21のリーディング
エツジでトリガされ、トレーリングエツジで停止するカ
ウンタ29のカウント値によってROM2?のアドレス
を制御して三角波パターンを読出して、これをD/A変
換したものを遅延量制御信号とするものである。
上記第5図、第6図の実施例のように可変遅延線を制御
する三角波パターンをROMに記憶しておくことにより
、次の効果が得られる。
する三角波パターンをROMに記憶しておくことにより
、次の効果が得られる。
すなわち、バリキャップを用いた可変遅延線はバリキャ
ップの容量がリニアに変化する範囲が限られているもの
の、あらかじめROMに可変遅延線の出力がリニアにな
るような制aI+電圧のパターンを記憶しておくことが
出来るので正確な時間軸補正が可能となる。
ップの容量がリニアに変化する範囲が限られているもの
の、あらかじめROMに可変遅延線の出力がリニアにな
るような制aI+電圧のパターンを記憶しておくことが
出来るので正確な時間軸補正が可能となる。
[発明の効果]
以上のように本発明の時間軸誤差補正装置によれば簡単
な可変遅延線を用いることにより、1水平走査区間の長
ざの時間軸変動成分を補正することが出来、APC回路
による時間軸誤差補正装置だけでは取り除くことのでき
ないベロシティエラーを抑圧することが出来、したがっ
て、時間軸補正特性を改善して、補正能力を向上すると
ともに高域の時間軸変動成分をも補正することができる
。
な可変遅延線を用いることにより、1水平走査区間の長
ざの時間軸変動成分を補正することが出来、APC回路
による時間軸誤差補正装置だけでは取り除くことのでき
ないベロシティエラーを抑圧することが出来、したがっ
て、時間軸補正特性を改善して、補正能力を向上すると
ともに高域の時間軸変動成分をも補正することができる
。
第1図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図、第2図及び第3図は第1図の実施例
の電圧制御型三角波発生器の入出力特性を表す図、第4
図は第1図の可変遅延線の一実施例の構成を示す回路図
、第5図は第1図の電圧制御三角波発生器の他の実施例
の構成を示すブロック図、第6図は第1図のサンプルボ
ールド回路および電圧制御三角波発生器の他の実施例の
構成を示すブロック図、第7図は一般的な時間軸誤差補
正装置の一例の構成を示すブロック図、第8図はAFC
回路の一例の構成を示すブロック図、第9図はAPC回
路の一例の構成を示すブロック図、第10図は第8図の
例の動作を説明するタイミングチャート、第11図は時
間軸補正の動作を説明するメモリの説明図、第12図A
乃至りはモニタ画面上の時間軸誤差を表す概念図、第1
3図は時間軸誤差補正装置の測定装置の一例の構成を示
すブロック図、第14図はAFC回路を用いた時間軸誤
差補正装置とAPC回路を用いた時間軸誤差補正装置と
の時間軸補正能力を比較するグラフである。 1・・・A/D変換器、19・・・可変遅延線、20・
・・同期分離回路、22・・・三角波発生器、24・・
・サンプルボールド回路、25・・・電圧制御型三角波
発生器。 特許出願人 日本ビクター株式会社
を示すブロック図、第2図及び第3図は第1図の実施例
の電圧制御型三角波発生器の入出力特性を表す図、第4
図は第1図の可変遅延線の一実施例の構成を示す回路図
、第5図は第1図の電圧制御三角波発生器の他の実施例
の構成を示すブロック図、第6図は第1図のサンプルボ
ールド回路および電圧制御三角波発生器の他の実施例の
構成を示すブロック図、第7図は一般的な時間軸誤差補
正装置の一例の構成を示すブロック図、第8図はAFC
回路の一例の構成を示すブロック図、第9図はAPC回
路の一例の構成を示すブロック図、第10図は第8図の
例の動作を説明するタイミングチャート、第11図は時
間軸補正の動作を説明するメモリの説明図、第12図A
乃至りはモニタ画面上の時間軸誤差を表す概念図、第1
3図は時間軸誤差補正装置の測定装置の一例の構成を示
すブロック図、第14図はAFC回路を用いた時間軸誤
差補正装置とAPC回路を用いた時間軸誤差補正装置と
の時間軸補正能力を比較するグラフである。 1・・・A/D変換器、19・・・可変遅延線、20・
・・同期分離回路、22・・・三角波発生器、24・・
・サンプルボールド回路、25・・・電圧制御型三角波
発生器。 特許出願人 日本ビクター株式会社
Claims (1)
- 入力ビデオ信号の時間軸誤差を補正する装置であって入
力ビデオ信号を遅延量制御信号に応じて遅延する可変遅
延線と、入力ビデオ信号の1水平走査線当たりの時間軸
変動に応じた制御信号を発生する制御信号発生回路と、
前記制御信号に応じた遅延量制御信号を発生する遅延量
制御手段と、前記入力ビデオ信号又は前記可変遅延線の
出力ビデオ信号の1水平走査ごとにその基準位置に基準
クロック信号を位相同期させて位相同期クロック信号を
得る手段と、前記位相同期クロックで前記可変遅延線の
出力ビデオ信号をA/D変換する手段とを備えることを
特徴とする時間軸誤差補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2153185A JPH0444484A (ja) | 1990-06-11 | 1990-06-11 | 時間軸誤差補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2153185A JPH0444484A (ja) | 1990-06-11 | 1990-06-11 | 時間軸誤差補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0444484A true JPH0444484A (ja) | 1992-02-14 |
Family
ID=15556906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2153185A Pending JPH0444484A (ja) | 1990-06-11 | 1990-06-11 | 時間軸誤差補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0444484A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359366A (en) * | 1991-12-27 | 1994-10-25 | Victor Company Of Japan, Ltd. | Time base correction apparatus |
-
1990
- 1990-06-11 JP JP2153185A patent/JPH0444484A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359366A (en) * | 1991-12-27 | 1994-10-25 | Victor Company Of Japan, Ltd. | Time base correction apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2718311B2 (ja) | 時間軸補正装置 | |
US4438456A (en) | Time base corrector | |
JPS6277792A (ja) | テレビジョン信号処理装置 | |
US4858030A (en) | Reproducing apparatus of a video disc player | |
JP2995923B2 (ja) | 同期クロック発生回路 | |
US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
JPH0444484A (ja) | 時間軸誤差補正装置 | |
KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
JP3123612B2 (ja) | 時間軸補正装置 | |
US5293274A (en) | Timebase axis error compensation apparatus in an information recording/reproduction apparatus | |
JPH0447784A (ja) | 同期検出装置 | |
KR930010913B1 (ko) | 브이씨알에서 재생되는 비데오신호의 시간축 에러 보정장치 | |
EP0460964A2 (en) | Time base correcting apparatus | |
JPS5855718B2 (ja) | 時間軸補正装置 | |
JPH0446480A (ja) | 時間軸誤差補正装置 | |
JPH01220988A (ja) | 位相検波回路 | |
JPH0444485A (ja) | 時間軸誤差補正装置 | |
JPH0141063B2 (ja) | ||
JPH01185086A (ja) | タイムベースコレクタ | |
JPS6139785A (ja) | 位相同期ル−プ回路 | |
JPS6136435B2 (ja) | ||
JPH01191588A (ja) | 時間軸誤差補正装置 | |
JPH0722382B2 (ja) | 時間軸変動補正装置 | |
JPH07336649A (ja) | 時間軸変動補正装置 |