JPH0441393Y2 - - Google Patents
Info
- Publication number
- JPH0441393Y2 JPH0441393Y2 JP1985202462U JP20246285U JPH0441393Y2 JP H0441393 Y2 JPH0441393 Y2 JP H0441393Y2 JP 1985202462 U JP1985202462 U JP 1985202462U JP 20246285 U JP20246285 U JP 20246285U JP H0441393 Y2 JPH0441393 Y2 JP H0441393Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- physical address
- page
- static column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003068 static effect Effects 0.000 claims description 29
- 102100040489 DNA damage-regulated autophagy modulator protein 2 Human genes 0.000 description 4
- 101000968012 Homo sapiens DNA damage-regulated autophagy modulator protein 2 Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Description
【考案の詳細な説明】
<産業上の利用分野>
本考案は、スタテイツク・カラム・ランダム・
アクセス・メモリを用いてメモリ装置を高速にア
クセスすることのできる、メモリ・アクセス装置
に関するものである。
アクセス・メモリを用いてメモリ装置を高速にア
クセスすることのできる、メモリ・アクセス装置
に関するものである。
<従来の技術>
近年、マイクロプロセツサの発達は著しく、そ
の動作速度は格段に速くなつてきたため、計算機
装置のメモリ装置も従来のダイナミツク・ランダ
ム・アクセス・メモリ(DRAM)を用いていた
のでは、そのマイクロプロセツサの有する能力を
十分に発揮することができなくなつてきた。
の動作速度は格段に速くなつてきたため、計算機
装置のメモリ装置も従来のダイナミツク・ランダ
ム・アクセス・メモリ(DRAM)を用いていた
のでは、そのマイクロプロセツサの有する能力を
十分に発揮することができなくなつてきた。
そこで、動作速度の速いスタテイツク・ランダ
ム・アクセス・メモリ(SRAM)を使用するこ
とによつてマイクロプロセツサの機能を実現する
ことはできるが、スタテイツクRAMは高価であ
るため、多量に使用することはできない。
ム・アクセス・メモリ(SRAM)を使用するこ
とによつてマイクロプロセツサの機能を実現する
ことはできるが、スタテイツクRAMは高価であ
るため、多量に使用することはできない。
また、一方、最近のマイクロコンピユータは、
実行するプログラムの数の増大に伴い、仮想記憶
をサポートするようになつてきたが、この仮想記
憶はプロセツサ部がら与えられる論理アドレスを
物理アドレスに変換し、物理アドレス空間をアク
セスする。また、物理アドレス空間にデータがな
い場合にはデイスク等の補助記憶部からDRAM,
SRAM等の主記憶部へそのつどデータやプログ
ラムを転送する。このため、アドレス変換に時間
がかかり、メモリ・アクセス速度が遅くなり、プ
ロセツサ部の有する機能を活用できなかつた。
実行するプログラムの数の増大に伴い、仮想記憶
をサポートするようになつてきたが、この仮想記
憶はプロセツサ部がら与えられる論理アドレスを
物理アドレスに変換し、物理アドレス空間をアク
セスする。また、物理アドレス空間にデータがな
い場合にはデイスク等の補助記憶部からDRAM,
SRAM等の主記憶部へそのつどデータやプログ
ラムを転送する。このため、アドレス変換に時間
がかかり、メモリ・アクセス速度が遅くなり、プ
ロセツサ部の有する機能を活用できなかつた。
<考案が解決しようとする問題点>
本考案が解決しようとする問題は、マイクロコ
ンピユータが仮想記憶をサポートする際において
メモリ・アクセスを高速に行なえるようにするこ
とであり、高速にメモリ・アクセスを行なうこと
によりプロセツサ部の持つ機能を発揮させること
を目的とする。
ンピユータが仮想記憶をサポートする際において
メモリ・アクセスを高速に行なえるようにするこ
とであり、高速にメモリ・アクセスを行なうこと
によりプロセツサ部の持つ機能を発揮させること
を目的とする。
<問題点を解決するための手段>
上記の問題を解決した本考案は、スタテイツ
ク・カラムDRAMを用いて、その内部のペー
ジ・サイズと仮想記憶のページ・サイズを予め同
一に設定し、メモリ・アクセスとアドレス変換を
同時に行ない、このアクセス動作の最後にアクセ
スの有効/無効を確認してメモリ・アクセスを行
なうようにしたものであり、その構成は次の通り
である。
ク・カラムDRAMを用いて、その内部のペー
ジ・サイズと仮想記憶のページ・サイズを予め同
一に設定し、メモリ・アクセスとアドレス変換を
同時に行ない、このアクセス動作の最後にアクセ
スの有効/無効を確認してメモリ・アクセスを行
なうようにしたものであり、その構成は次の通り
である。
プロセツサ部と、このプロセツサ部からアクセ
スが行なわれ、仮想記憶とページ・サイズが同一
なスタテイツク・カラム・ランダム・アクセス・
メモリと、前記プロセツサ部から論理アドレスの
一部が与えられ、前記スタテイツク・カラム・ラ
ンダム・アクセス・メモリに対する物理アドレス
に変換を行なうアドレス変換器と、前回物理アド
レスをラツチするアドレス・ラツチと、前回物理
アドレスと今回物理アドレスとを比較する比較器
と、この比較器から一致出力がなされた際に前記
スタテイツク・カラム・ランダム・アクセス・メ
モリに対して該当データ出力有効信号を出力する
ランダム・アクセス・メモリ制御器とからなるメ
モリ・アクセス装置である。
スが行なわれ、仮想記憶とページ・サイズが同一
なスタテイツク・カラム・ランダム・アクセス・
メモリと、前記プロセツサ部から論理アドレスの
一部が与えられ、前記スタテイツク・カラム・ラ
ンダム・アクセス・メモリに対する物理アドレス
に変換を行なうアドレス変換器と、前回物理アド
レスをラツチするアドレス・ラツチと、前回物理
アドレスと今回物理アドレスとを比較する比較器
と、この比較器から一致出力がなされた際に前記
スタテイツク・カラム・ランダム・アクセス・メ
モリに対して該当データ出力有効信号を出力する
ランダム・アクセス・メモリ制御器とからなるメ
モリ・アクセス装置である。
<作用>
本考案のメモリ・アクセス装置は、予め仮想記
憶とスタテイツク・カラムDRAMのページ・サ
イズを同一とし、プロセツサ部から与えられる論
理アドレスの一部を物理アドレスに変換する。そ
のとき、ページ内アドレスは既にメモリ装置に対
してアクセスを開始している。そして、アドレス
変換された物理アドレスは、前回アクセスされた
物理アドレスと比較され、一致した場合は、スタ
テイツク・カラム・ランダム・アクセス・メモリ
に与えているページ内アドレスを有効としてデー
タを出力する。
憶とスタテイツク・カラムDRAMのページ・サ
イズを同一とし、プロセツサ部から与えられる論
理アドレスの一部を物理アドレスに変換する。そ
のとき、ページ内アドレスは既にメモリ装置に対
してアクセスを開始している。そして、アドレス
変換された物理アドレスは、前回アクセスされた
物理アドレスと比較され、一致した場合は、スタ
テイツク・カラム・ランダム・アクセス・メモリ
に与えているページ内アドレスを有効としてデー
タを出力する。
<実施例>
第1図に本考案を実施したメモリ・アクセス装
置の回路構成ブロツク図を示す。
置の回路構成ブロツク図を示す。
この図において、1はアドレス信号a、リー
ド・ライト信号R/、アドレス・ストローブ信
号等のコントロール信号を出力するプロセツ
サ部CPU、2はプロセツサ部1からアクセスが
行なわれるスタテイツク・カラムDRAM、3は
プロセツサ部1から与えられる論理アドレスaの
一部をページ情報を含むスタテイツク・カラム
DRAM2に対する物理アドレスa1(今回開くペー
ジ・アドレス)に変換し、この物理アドレスa1が
有効か無効かを表わす信号a2を出力するアドレス
変換器MMU(Memory Management Unit)、4
は前回アクセスが行なわれた物理アドレスa1′
(現在開かれているページ・アドレス)を保持す
るアドレス・ラツチ、5はアドレス変換器3の今
回物理アドレスa1とアドレス・ラツチ4からの前
回物理アドレスa1′とを比較する比較器、6はス
タテイツク・カラムDRAM2の現在開いている
ページの管理を行ない、アドレス変換器3の有
効/無効出力a2と比較器5の一致出力sによつて
データの入出力バツフア7を制御するランダム・
アクセス・メモリRAM制御器である。また、8
はアドレス変換器3からのアドレス信号a1をデコ
ードしてこのスタテイツク・カラムDRAM2を
選択するメモリ選択信号mを出力するデコーダ、
9はRAM制御器6によつて制御されプロセツサ
部1からのアドレス信号a3(ページ内アドレス)
とアドレス・ラツチ4からのアドレスa1′を切り
換えるマルチプレクサである。
ド・ライト信号R/、アドレス・ストローブ信
号等のコントロール信号を出力するプロセツ
サ部CPU、2はプロセツサ部1からアクセスが
行なわれるスタテイツク・カラムDRAM、3は
プロセツサ部1から与えられる論理アドレスaの
一部をページ情報を含むスタテイツク・カラム
DRAM2に対する物理アドレスa1(今回開くペー
ジ・アドレス)に変換し、この物理アドレスa1が
有効か無効かを表わす信号a2を出力するアドレス
変換器MMU(Memory Management Unit)、4
は前回アクセスが行なわれた物理アドレスa1′
(現在開かれているページ・アドレス)を保持す
るアドレス・ラツチ、5はアドレス変換器3の今
回物理アドレスa1とアドレス・ラツチ4からの前
回物理アドレスa1′とを比較する比較器、6はス
タテイツク・カラムDRAM2の現在開いている
ページの管理を行ない、アドレス変換器3の有
効/無効出力a2と比較器5の一致出力sによつて
データの入出力バツフア7を制御するランダム・
アクセス・メモリRAM制御器である。また、8
はアドレス変換器3からのアドレス信号a1をデコ
ードしてこのスタテイツク・カラムDRAM2を
選択するメモリ選択信号mを出力するデコーダ、
9はRAM制御器6によつて制御されプロセツサ
部1からのアドレス信号a3(ページ内アドレス)
とアドレス・ラツチ4からのアドレスa1′を切り
換えるマルチプレクサである。
尚、スタテイツク・カラムDRAMとは、同一
ページ内においては、ページ内アドレスのみでア
クセス可能なメモリである。
ページ内においては、ページ内アドレスのみでア
クセス可能なメモリである。
このような構成の本考案のメモリ・アクセス装
置は次のように動作を行なう。
置は次のように動作を行なう。
はじめに、プロセツサ部1は、メモリ装置にア
クセスするため、リード・ライト信号R/、ア
ドレス・ストローブ信号等のコントロール信
号とともにアドレス信号aを出力する。
クセスするため、リード・ライト信号R/、ア
ドレス・ストローブ信号等のコントロール信
号とともにアドレス信号aを出力する。
このアドレス信号は、第2図に示すように、論
理アドレスaとしてメモリ装置のセグメント番
号、ページ番号、ページ内アドレスa3等より構成
される。
理アドレスaとしてメモリ装置のセグメント番
号、ページ番号、ページ内アドレスa3等より構成
される。
このアドレス信号aの内、下位側のページ内ア
ドレスa3は、予め、仮想記憶のページ単位とスタ
テイツク・カラムDRAM2のページ単位とを同
一に設定してあるので、そのままマルチプレクサ
9を介してスタテイツク・カラムDRAM2に与
えられる。
ドレスa3は、予め、仮想記憶のページ単位とスタ
テイツク・カラムDRAM2のページ単位とを同
一に設定してあるので、そのままマルチプレクサ
9を介してスタテイツク・カラムDRAM2に与
えられる。
そして、上位側のセグメント番号、ページ番号
等を含む部分はアドレス変換器3に与えられ、こ
のスタテイツク・カラムDRAM2にアクセスす
るように物理アドレスa1に変換される。アドレス
変換器3は、この物理アドレスa1に対応するスタ
テイツク・カラムDRAM2の番地が存在する際
は、RAM制御器6に対して有効出力a2を行なう
とともに、この物理アドレスa1をデコーダ8に与
える。デコーダ8はRAM制御器6にメモリ選択
信号mを出力する。
等を含む部分はアドレス変換器3に与えられ、こ
のスタテイツク・カラムDRAM2にアクセスす
るように物理アドレスa1に変換される。アドレス
変換器3は、この物理アドレスa1に対応するスタ
テイツク・カラムDRAM2の番地が存在する際
は、RAM制御器6に対して有効出力a2を行なう
とともに、この物理アドレスa1をデコーダ8に与
える。デコーダ8はRAM制御器6にメモリ選択
信号mを出力する。
ここで、物理アドレスa1に対応するスタテイツ
ク・カラムDRAM2の番地が存在しない際は、
アドレス変換器3はプロセツサ部1に対してアド
レス・エラー信号を出力する。そして、無効出力
a2が出力されれば、アクセス動作が中断され、入
出力バツフア7はオフとなる。
ク・カラムDRAM2の番地が存在しない際は、
アドレス変換器3はプロセツサ部1に対してアド
レス・エラー信号を出力する。そして、無効出力
a2が出力されれば、アクセス動作が中断され、入
出力バツフア7はオフとなる。
また、物理アドレスa1が有効な場合には、この
物理アドレスa1は比較器5に与えられ、同時に、
比較器5にはアドレス・ラツチ3にラツチされて
いる前回アクセスが行なわれた物理アドレスa1′
が与えられる。このとき、比較器5の出力が不一
致の場合、アドレス・ラツチ4はこのとき与えら
れた物理アドレスa1をラツチする。
物理アドレスa1は比較器5に与えられ、同時に、
比較器5にはアドレス・ラツチ3にラツチされて
いる前回アクセスが行なわれた物理アドレスa1′
が与えられる。このとき、比較器5の出力が不一
致の場合、アドレス・ラツチ4はこのとき与えら
れた物理アドレスa1をラツチする。
また、前回アクセスが行なわれた物理アドレス
a1′(現在開かれているページ・アドレス)と今
回与えられたアドレス信号a1(今回開く・ペー
ジ・アドレス)とが一致していれば一致信号sを
RAM制御器6に出力する。
a1′(現在開かれているページ・アドレス)と今
回与えられたアドレス信号a1(今回開く・ペー
ジ・アドレス)とが一致していれば一致信号sを
RAM制御器6に出力する。
一方、RAM制御器6は、アドレス変換器3か
らアドレス有効信号a2が与えられており、比較器
5から一致信号が与えられた場合には、チツプ・
セレクト信号、ライト・イネーブル信号、
(ロウ・アドレス・ストローブ信号はアクテ
イブである)を出力すると同時に、入出力バツフ
ア7に対してON信号を出力し、入出力バツフア
7はこのON信号により、現在スタテイツク・カ
ラムDRAM2に与えているページ内アドレスa3
に従つてスタテイツク・カラムDRAM2から該
当するデータDをプロセツサ部1へ出力する。
らアドレス有効信号a2が与えられており、比較器
5から一致信号が与えられた場合には、チツプ・
セレクト信号、ライト・イネーブル信号、
(ロウ・アドレス・ストローブ信号はアクテ
イブである)を出力すると同時に、入出力バツフ
ア7に対してON信号を出力し、入出力バツフア
7はこのON信号により、現在スタテイツク・カ
ラムDRAM2に与えているページ内アドレスa3
に従つてスタテイツク・カラムDRAM2から該
当するデータDをプロセツサ部1へ出力する。
また、比較器5より一致信号sが出力されなか
つた場合即ち、現在開いているページ・アドレス
と今回開くページ・アドレスが異なる場合には、
RAM制御器6はスタテイツク・カラムDRAM2
に対して改ページ制御を行ない、アクセス動作を
行なう。
つた場合即ち、現在開いているページ・アドレス
と今回開くページ・アドレスが異なる場合には、
RAM制御器6はスタテイツク・カラムDRAM2
に対して改ページ制御を行ない、アクセス動作を
行なう。
このように仮想記憶のページ・サイズとスタテ
イツク・カラムDRAMのページ・サイズを同一
にしたことにより、同一ページ内を指定するアド
レスが与えられた際には、ページ内アドレスのみ
でデータにアクセスすることができ、アドレス変
換を行なつている場合も、同時にメモリ・アクセ
スを開始しており、最後にデータの有効性を確か
めるので、高速にメモリ・アクセスを実現でき
る。
イツク・カラムDRAMのページ・サイズを同一
にしたことにより、同一ページ内を指定するアド
レスが与えられた際には、ページ内アドレスのみ
でデータにアクセスすることができ、アドレス変
換を行なつている場合も、同時にメモリ・アクセ
スを開始しており、最後にデータの有効性を確か
めるので、高速にメモリ・アクセスを実現でき
る。
<考案の効果>
以上述べたように、本考案のメモリ・アクセス
装置は、仮想記憶とスタテイツク・カラム
DRAMのページ・サイズを同一とし、プロセツ
サ部から与えられる論理アドレスの一部を物理ア
ドレスに変換し、一方、ページ内アドレスは既に
メモリ装置に対してアクセスを開始しており、ア
ドレス変換された物理アドレスは、前回アクセス
された物理アドレスと比較され、一致した場合
は、スタテイツク・カラム・ランダム・アクセ
ス・メモリに与えられているページ内アドレスを
有効としてデータを出力する。このため、マイク
ロコンピユータが仮想記憶をサポートする際にお
いてメモリ・アクセスを高速に行なうことがで
き、高速にメモリ・アクセスを行なうことにより
プロセツサの持つ機能を発揮させることができる
という効果を持つ。
装置は、仮想記憶とスタテイツク・カラム
DRAMのページ・サイズを同一とし、プロセツ
サ部から与えられる論理アドレスの一部を物理ア
ドレスに変換し、一方、ページ内アドレスは既に
メモリ装置に対してアクセスを開始しており、ア
ドレス変換された物理アドレスは、前回アクセス
された物理アドレスと比較され、一致した場合
は、スタテイツク・カラム・ランダム・アクセ
ス・メモリに与えられているページ内アドレスを
有効としてデータを出力する。このため、マイク
ロコンピユータが仮想記憶をサポートする際にお
いてメモリ・アクセスを高速に行なうことがで
き、高速にメモリ・アクセスを行なうことにより
プロセツサの持つ機能を発揮させることができる
という効果を持つ。
第1図は本考案のメモリ・アクセス装置を実施
した回路構成ブロツク図、第2図はプロセツサ部
から与えられる論理アドレスとアドレス変換器に
よつて変換された物理アドレスを表わす図であ
る。 1……プロセツサ部、2……スタテイツク・カ
ラムDRAM、3……アドレス変換器、4……ア
ドレス・ラツチ、5……比較器、6……RAM制
御器、7……入出力バツフア、8……デコーダ、
9……マルチプレクサ。
した回路構成ブロツク図、第2図はプロセツサ部
から与えられる論理アドレスとアドレス変換器に
よつて変換された物理アドレスを表わす図であ
る。 1……プロセツサ部、2……スタテイツク・カ
ラムDRAM、3……アドレス変換器、4……ア
ドレス・ラツチ、5……比較器、6……RAM制
御器、7……入出力バツフア、8……デコーダ、
9……マルチプレクサ。
Claims (1)
- プロセツサ部と、このプロセツサ部からアクセ
スが行なわれ、仮想記憶とページ・サイズが同一
なスタテイツク・カラム・ランダム・アクセス・
メモリと、前記プロセツサ部から論理アドレスの
一部が与えられ、前記スタテイツク・カラム・ラ
ンダム・アクセス・メモリに対する物理アドレス
に変換を行なうアドレス変換器と、前回物理アド
レスをラツチするアドレス・ラツチと、前回物理
アドレスと今回物理アドレスとを比較する比較器
と、この比較器から一致出力がなされた際に前記
スタテイツク・カラム・ランダム・アクセス・メ
モリに対して該当データ出力有効信号を出力する
ランダム・アクセス・メモリ制御器とからなるメ
モリ・アクセス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985202462U JPH0441393Y2 (ja) | 1985-12-27 | 1985-12-27 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985202462U JPH0441393Y2 (ja) | 1985-12-27 | 1985-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62112750U JPS62112750U (ja) | 1987-07-17 |
JPH0441393Y2 true JPH0441393Y2 (ja) | 1992-09-29 |
Family
ID=31166864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985202462U Expired JPH0441393Y2 (ja) | 1985-12-27 | 1985-12-27 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0441393Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5898893A (ja) * | 1981-12-09 | 1983-06-11 | Toshiba Corp | 情報処理装置 |
JPS5919286A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | アドレス変換装置 |
-
1985
- 1985-12-27 JP JP1985202462U patent/JPH0441393Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5898893A (ja) * | 1981-12-09 | 1983-06-11 | Toshiba Corp | 情報処理装置 |
JPS5919286A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | アドレス変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS62112750U (ja) | 1987-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0137773B2 (ja) | ||
JPH0814803B2 (ja) | アドレス変換方式 | |
KR890013552A (ko) | 로우드 및 동기컴퓨터구조와 프로센스 | |
JP2003281079A5 (ja) | ||
JPH0441393Y2 (ja) | ||
KR890002777A (ko) | 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법 | |
JPH0731439Y2 (ja) | スタティック・カラムdramアクセス装置 | |
JP2501353B2 (ja) | プリフェッチ制御方式 | |
JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
JPS59173828A (ja) | デ−タ処理システム | |
JPS6113628B2 (ja) | ||
JPH0546462A (ja) | マルチcpuのアドレス変換機構 | |
JPH06149677A (ja) | キャッシュメモリシステム | |
JP2564377B2 (ja) | キャッシュメモリを備えた情報処理装置 | |
JPH05151104A (ja) | データ処理装置 | |
JPH04342047A (ja) | キャッシュメモリ制御方式 | |
JP2964504B2 (ja) | 文書処理装置 | |
JPS6265151A (ja) | メモリ管理方式 | |
JPH0449446A (ja) | 複数キャッシュ制御方式 | |
JPH04326437A (ja) | 情報処理装置 | |
JPS63245545A (ja) | Dma方式 | |
JPH01309153A (ja) | 情報処理方法及び装置 | |
JPH0567000A (ja) | マイクロプロセツサ | |
JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
JPH05143445A (ja) | 仮想記憶コンピユータのメモリ高速化機構 |