JPH0437147A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH0437147A JPH0437147A JP2141595A JP14159590A JPH0437147A JP H0437147 A JPH0437147 A JP H0437147A JP 2141595 A JP2141595 A JP 2141595A JP 14159590 A JP14159590 A JP 14159590A JP H0437147 A JPH0437147 A JP H0437147A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conductive
- electrode pad
- electrode
- conductive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011521 glass Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 35
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000005496 eutectics Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- CMSGUKVDXXTJDQ-UHFFFAOYSA-N 4-(2-naphthalen-1-ylethylamino)-4-oxobutanoic acid Chemical compound C1=CC=C2C(CCNC(=O)CCC(=O)O)=CC=CC2=C1 CMSGUKVDXXTJDQ-UHFFFAOYSA-N 0.000 description 1
- 229910017813 Cu—Cr Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体チップをガラス基板上に半導体チップ
のバンプレスで、フェースダウンボンディングする半導
体チップの実装方法に関するものである。
のバンプレスで、フェースダウンボンディングする半導
体チップの実装方法に関するものである。
（従来の技術）
従来、このような分野の技術としては、例えば特開昭５
９−１９５８３７号、特開昭６１−９４３３０号に記載
されるものがあった。
９−１９５８３７号、特開昭６１−９４３３０号に記載
されるものがあった。
第３図はかかる従来のガラス基板における半導体チップ
のフェースダウンボンディング実装例を示す、つまり、
第３図（ａ）は半田バンプ接続方式、第３図（ｂ）は金
バンブ接続方式、第３図（ｃ）は金バンプ（又は半田バ
ンプ）を熱硬化型導電性樹脂で接続する方式である。
のフェースダウンボンディング実装例を示す、つまり、
第３図（ａ）は半田バンプ接続方式、第３図（ｂ）は金
バンブ接続方式、第３図（ｃ）は金バンプ（又は半田バ
ンプ）を熱硬化型導電性樹脂で接続する方式である。
次に、以下各接続方式を第３図（ａ）〜（ｃ）を参照し
ながら説明する。
ながら説明する。
まず、第３図（ａ）に示すように、半田バンブ接続方式
は、半導体チップ１の電極に形成した半田（Ｐｂ−Ｓｎ
）バンブ２を、ガラス基板９に形成した金属膜６上の半
田ダム８付きの半田濡れ性の良い金属膜５にフラックス
等で仮止めした後、赤外線リフローやホットプレートに
より１８０〜３５０℃程度の高温で半田を溶融させて接
続させる。
は、半導体チップ１の電極に形成した半田（Ｐｂ−Ｓｎ
）バンブ２を、ガラス基板９に形成した金属膜６上の半
田ダム８付きの半田濡れ性の良い金属膜５にフラックス
等で仮止めした後、赤外線リフローやホットプレートに
より１８０〜３５０℃程度の高温で半田を溶融させて接
続させる。
第３図（ｂ）に示す金バンブ接続方式は、半導体チップ
１の電極に形成した金バンブ３をガラス基板９の配線の
金属膜６の上にＳｎメツキ膜７に位置合わせして載せた
後、４５０°Ｃ程度の高温で該金バンブ３とＳｎメツキ
膜７をＡｕ−３ｎｎ共晶台により接続させる。
１の電極に形成した金バンブ３をガラス基板９の配線の
金属膜６の上にＳｎメツキ膜７に位置合わせして載せた
後、４５０°Ｃ程度の高温で該金バンブ３とＳｎメツキ
膜７をＡｕ−３ｎｎ共晶台により接続させる。
第３図（ｃ）に示す金バンブ（又は半田バンブ）を熱硬
化型の導電性樹脂で接続させる方式は、ガラス基板９の
配線６に熱硬化型の導電性樹脂４をデイスペンサ法やス
クリーン印刷法により選択的に供給し、半導体チップ１
の金バンブ（あるいは半田バンブ）３をそこへ押さえつ
け、１５０℃程度の温度で前記導電性樹脂を硬化させて
接続させるという方法をとっていた。
化型の導電性樹脂で接続させる方式は、ガラス基板９の
配線６に熱硬化型の導電性樹脂４をデイスペンサ法やス
クリーン印刷法により選択的に供給し、半導体チップ１
の金バンブ（あるいは半田バンブ）３をそこへ押さえつ
け、１５０℃程度の温度で前記導電性樹脂を硬化させて
接続させるという方法をとっていた。
（発明が解決しようとする課Ｒ）
しかしながら、以上述べた半導体チップの実装方法では
、 （１）バンブ形状のバラツキの影響により断線等の接続
不良が生じあい。
、 （１）バンブ形状のバラツキの影響により断線等の接続
不良が生じあい。
（２）半田バンブによるフェースダウンボンディング法
では、半田を溶融して接続をとるため、半田濡れ性の悪
い基板上の電極パッドにはボンディングできない、また
、半田付は可能な電極パッドに対しては、１８０〜３５
０℃程度の高温に加熱する必要がある。
では、半田を溶融して接続をとるため、半田濡れ性の悪
い基板上の電極パッドにはボンディングできない、また
、半田付は可能な電極パッドに対しては、１８０〜３５
０℃程度の高温に加熱する必要がある。
（３）金バンブによるフェースダウンボンディング方法
では、金を共晶させて接続をとるため、基板上の電極バ
ンドには、Ｓｎメツキしなければならない、また、Ａｕ
−３ｎ共晶を行うために、４５０°Ｃ程度の高温加熱が
必要である。
では、金を共晶させて接続をとるため、基板上の電極バ
ンドには、Ｓｎメツキしなければならない、また、Ａｕ
−３ｎ共晶を行うために、４５０°Ｃ程度の高温加熱が
必要である。
（４）半田バンブ法や金バンブ法を用いてボンディング
する場合、かならず加熱を必要とするため、製造中に基
板の配線が熱ストレスを受け、断線を生じ易くなる。
する場合、かならず加熱を必要とするため、製造中に基
板の配線が熱ストレスを受け、断線を生じ易くなる。
（５）バンブ数、即ち、接続端子数が多く、しかも端子
間間隔が狭い高密度な半導体チップでは、良好なボンデ
ィングの位置合わせ精度を得ることが困難である。
間間隔が狭い高密度な半導体チップでは、良好なボンデ
ィングの位置合わせ精度を得ることが困難である。
（６）半導体チップの製造において、バンブを形成する
ことが難しく、しかも工数が増加する。
ことが難しく、しかも工数が増加する。
といった問題点があった。
本発明は、上記問題点を除去するために、バンブレスの
半導体チップを基板の電極パッドとの接続を導電性球と
光硬化型導電性樹脂を用い、該導電性球を動かして位置
合わせを行うことにより、高温加熱を行うことなく、確
実に行うことができる半導体チップの実装方法を提供す
ることを目的とする。
半導体チップを基板の電極パッドとの接続を導電性球と
光硬化型導電性樹脂を用い、該導電性球を動かして位置
合わせを行うことにより、高温加熱を行うことなく、確
実に行うことができる半導体チップの実装方法を提供す
ることを目的とする。
（課題を解決するための手段）
本発明は、ガラス基板上に半導体チップをフェースダウ
ンボンディングする半導体チップの実装方法において、
半導体チップの電極には窪みを形成し７、ガラス基板の
配線上には上部層を形成し、該上部層を選択的に除去し
て、前記配線を露出させ、窪みが形成された電極パッド
を設け、該電極バンドに光硬化型導電性樹脂を供給し、
該光硬化型導電性樹脂上に導電性球を置き、前記半導体
チップをフェースダウンして、前記導電性球に前記半導
体チップの電極を重ね、前記導電性球を前記電極パッド
内で回転、移動させて、前記導電性球全体を前記光硬化
型導電性樹脂で塗り潰すと共に位置合わせを行い、該位
置合わせ後、前記半導体チップ上面より荷重を加えて静
止させ、前記電極パッドに光を照射させ、前記光硬化型
導電性樹脂を硬化して電気的接続をとるようにしたもの
である。
ンボンディングする半導体チップの実装方法において、
半導体チップの電極には窪みを形成し７、ガラス基板の
配線上には上部層を形成し、該上部層を選択的に除去し
て、前記配線を露出させ、窪みが形成された電極パッド
を設け、該電極バンドに光硬化型導電性樹脂を供給し、
該光硬化型導電性樹脂上に導電性球を置き、前記半導体
チップをフェースダウンして、前記導電性球に前記半導
体チップの電極を重ね、前記導電性球を前記電極パッド
内で回転、移動させて、前記導電性球全体を前記光硬化
型導電性樹脂で塗り潰すと共に位置合わせを行い、該位
置合わせ後、前記半導体チップ上面より荷重を加えて静
止させ、前記電極パッドに光を照射させ、前記光硬化型
導電性樹脂を硬化して電気的接続をとるようにしたもの
である。
（作用）
本発明によれば、上記のしたように、半導体チップには
、窪みを有する電極を形成し、ガラス基板側には、透明
電極膜を下地として、その上に金属膜を形成し、電極パ
ッド部のみ、金属膜を取り除いて透明電極膜が露出する
ように凹形の窪みを有する電極パッドを形成し、この電
極パッド内に光硬化型導電性樹脂を供給し、更に、該電
極パッドの前記光硬化型導電性樹脂の上に５μｍ〜数十
μｍオーダの導電性法を電極パッドに供給し、導電性法
は力を加えた時、電極パッド内を自由に回転・移動でき
るので、前記半導体チップの電極と前記基板の電極パッ
ドとにより導電性法を挟み込み、該導電性法にチップ側
から押さえて、電極パッド内で転がして微細な位置合わ
せをした後、光を基板の裏面より照射して前記光硬化型
導電性樹脂を硬化させ、ガラス基板と半導体チップとの
接続を行う、従って、高温加熱を行うことなく、ガラス
基板と半導体チップとの接続を確実に行うことができる
。
、窪みを有する電極を形成し、ガラス基板側には、透明
電極膜を下地として、その上に金属膜を形成し、電極パ
ッド部のみ、金属膜を取り除いて透明電極膜が露出する
ように凹形の窪みを有する電極パッドを形成し、この電
極パッド内に光硬化型導電性樹脂を供給し、更に、該電
極パッドの前記光硬化型導電性樹脂の上に５μｍ〜数十
μｍオーダの導電性法を電極パッドに供給し、導電性法
は力を加えた時、電極パッド内を自由に回転・移動でき
るので、前記半導体チップの電極と前記基板の電極パッ
ドとにより導電性法を挟み込み、該導電性法にチップ側
から押さえて、電極パッド内で転がして微細な位置合わ
せをした後、光を基板の裏面より照射して前記光硬化型
導電性樹脂を硬化させ、ガラス基板と半導体チップとの
接続を行う、従って、高温加熱を行うことなく、ガラス
基板と半導体チップとの接続を確実に行うことができる
。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示すガラス基板上への半導体
チップの実装工程断面図、第２図はその要部を示す拡大
断面図である。
チップの実装工程断面図、第２図はその要部を示す拡大
断面図である。
まず、第１図（ａ）に示すように、ガラス基板１７上に
配線パターンとして透明電極膜１６、例えばＩＴＯ膜や
ネサ膜等を蒸着法により形成し、その上に配線抵抗を下
げるために蒸着法又は厚膜印刷法により１層以上の金属
膜１５、例えばＣｕ−Ｃｒ。
配線パターンとして透明電極膜１６、例えばＩＴＯ膜や
ネサ膜等を蒸着法により形成し、その上に配線抵抗を下
げるために蒸着法又は厚膜印刷法により１層以上の金属
膜１５、例えばＣｕ−Ｃｒ。
Ａｕ−Ｃｒ等を形成する。なお、ガラス基板１７上の電
極パッド２０は金属膜１５を除去して凹形の窪みにする
。
極パッド２０は金属膜１５を除去して凹形の窪みにする
。
次に、第１図（ｂ）に示すように、光硬化型導電性樹脂
１４を粘度を調整しながら、デイスペンサ法やスクリー
ン印刷法により選択的に、前記凹形の窪みが形成された
電極パッド２０に供給する。
１４を粘度を調整しながら、デイスペンサ法やスクリー
ン印刷法により選択的に、前記凹形の窪みが形成された
電極パッド２０に供給する。
更に、前記光硬化型導電性樹脂１４を供給した電極パッ
ド２０に、電極パッド１個につき１個の導電性法１３〔
一般には球状にしたＮｉ、半田、Ｐｂ等金属ボールを使
うが、他にポリエチレン（ＰＥ）やポリメタクリル酸メ
チル（＝ＰＭＭＡ）などのプラスチックにＡｕやＮｉメ
ツキを施したボール等を用いる〕を置く。該導電性法１
３は５μｍ〜数十μｍと半導体チップの電極サイズ、あ
るいは電極ピッチにより最適なサイズのものを選ぶもの
とする。
ド２０に、電極パッド１個につき１個の導電性法１３〔
一般には球状にしたＮｉ、半田、Ｐｂ等金属ボールを使
うが、他にポリエチレン（ＰＥ）やポリメタクリル酸メ
チル（＝ＰＭＭＡ）などのプラスチックにＡｕやＮｉメ
ツキを施したボール等を用いる〕を置く。該導電性法１
３は５μｍ〜数十μｍと半導体チップの電極サイズ、あ
るいは電極ピッチにより最適なサイズのものを選ぶもの
とする。
なお、上記導電性法は、電極パッド１個につき１個設け
るように説明したが、位置合わせに支障を生じなければ
、複数個配置するようにしてもよい。
るように説明したが、位置合わせに支障を生じなければ
、複数個配置するようにしてもよい。
一方、半導体チップ１１の電極１２については第２図を
基に詳細に説明する。
基に詳細に説明する。
第２図（ａ）に示すように、電極１２は、半導体チップ
１１の回路中に蒸着法又はメツキ法により形成した金属
電極であり、半球状の富み１２ａが形成されている。こ
れは、通常バンプ製造工程の中のエツチング工程におい
て、アンダーエツチング法により形成することができる
。この電極１２を形成してフェースダウンさせる。
１１の回路中に蒸着法又はメツキ法により形成した金属
電極であり、半球状の富み１２ａが形成されている。こ
れは、通常バンプ製造工程の中のエツチング工程におい
て、アンダーエツチング法により形成することができる
。この電極１２を形成してフェースダウンさせる。
以上により、ガラス基板１７−導電性法１３−半導体チ
ツブ１１を重ね合わせ、ガラス基板１７の電極パッド２
０と半導体チップ１１の位置を導電性法１３を用いて凹
形の窪みが形成された電極パッド２０の中を導電性法１
３を回転・移動させながら行い、この際、導電性球１３
全体に光硬化型導電性ｔＭＩｉｉが塗られるようにする
０位置決め終了後、加圧しながら基板の裏面より、光１
９、例えば紫外線を照射させて（側面からの照射も併用
可能である）、第１図（ｂ）に示すように、光硬化型導
電性樹脂１４を硬化させ、導電性法１３並びに半導体チ
ップ１１を固定し、基板との接続を行うようにした。
ツブ１１を重ね合わせ、ガラス基板１７の電極パッド２
０と半導体チップ１１の位置を導電性法１３を用いて凹
形の窪みが形成された電極パッド２０の中を導電性法１
３を回転・移動させながら行い、この際、導電性球１３
全体に光硬化型導電性ｔＭＩｉｉが塗られるようにする
０位置決め終了後、加圧しながら基板の裏面より、光１
９、例えば紫外線を照射させて（側面からの照射も併用
可能である）、第１図（ｂ）に示すように、光硬化型導
電性樹脂１４を硬化させ、導電性法１３並びに半導体チ
ップ１１を固定し、基板との接続を行うようにした。
第４図は本発明の他の実施例を示すガラス基板上への半
導体チップの実装要部断面図である。
導体チップの実装要部断面図である。
この実施例においては、凹形の窪み１８ａが形成された
電極１８を有する半導体チップ１１を前記したと同様に
フェースダウンさせる。
電極１８を有する半導体チップ１１を前記したと同様に
フェースダウンさせる。
なお、最後に導電性法に光硬化型導電性樹脂がうまく塗
られなかったために、導電性法と半導体チップの接続不
良箇所が生じることもあり、これをなくすためには、実
装後は全体を絶縁樹脂で封止して半導体チップを固定す
るようにすることが望ましい。
られなかったために、導電性法と半導体チップの接続不
良箇所が生じることもあり、これをなくすためには、実
装後は全体を絶縁樹脂で封止して半導体チップを固定す
るようにすることが望ましい。
また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、ガラス
基板の電極パッドと半導体チップの接続に、導電性球と
光硬化型導電性樹脂を用いたので、バンブ接続の半導体
チップの電極形成工程が少なくなり、接続高さのバラツ
キを樹脂で調整できるので、接続不良がな（なり、しか
も、接続時に加熱の必要性がないため、熱ストレスによ
る断線がなくなる。
基板の電極パッドと半導体チップの接続に、導電性球と
光硬化型導電性樹脂を用いたので、バンブ接続の半導体
チップの電極形成工程が少なくなり、接続高さのバラツ
キを樹脂で調整できるので、接続不良がな（なり、しか
も、接続時に加熱の必要性がないため、熱ストレスによ
る断線がなくなる。
更に、半導体チップの電極と基板の電極パッドに窪みを
設けて、導電性球を窪み内で自由に動かせるようにした
ことにより、位置合わせを容易に行うことができる。
設けて、導電性球を窪み内で自由に動かせるようにした
ことにより、位置合わせを容易に行うことができる。
第１図は本発明の実施例を示すガラス基板上への半導体
チップの実装工程断面図、第２図はその要部を示す拡大
断面図、第３図は従来のガラス基板における半導体チッ
プのフェースダウンボンディング実装例を示す図、第４
図は本発明の他の実施例を示すガラス基板上への半導体
チップの実装要部断面図である。 １１・・・半導体チップ、１２．１８・・・半導体チッ
プの電極、１２ａ・・・半球状の窪み、１３・・・導電
性球、１４・・・光硬化型導電性樹脂、１５・・・金属
膜、１６・・・透明電極膜、１７・・・ガラス基板、１
８ａ−・・凹形の窪み、１９・・・光（紫外線）、２０
・・・電極パッド。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）第１図 Φ）采のη°う顯１：お１フる手埒μ本チヮフ゛め災牽
（例もふ肯図第３図
チップの実装工程断面図、第２図はその要部を示す拡大
断面図、第３図は従来のガラス基板における半導体チッ
プのフェースダウンボンディング実装例を示す図、第４
図は本発明の他の実施例を示すガラス基板上への半導体
チップの実装要部断面図である。 １１・・・半導体チップ、１２．１８・・・半導体チッ
プの電極、１２ａ・・・半球状の窪み、１３・・・導電
性球、１４・・・光硬化型導電性樹脂、１５・・・金属
膜、１６・・・透明電極膜、１７・・・ガラス基板、１
８ａ−・・凹形の窪み、１９・・・光（紫外線）、２０
・・・電極パッド。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）第１図 Φ）采のη°う顯１：お１フる手埒μ本チヮフ゛め災牽
（例もふ肯図第３図
Claims (1)
- 【特許請求の範囲】 ガラス基板上に半導体チップをフェースダウンボンデ
ィングする半導体チップの実装方法において、 （ａ）半導体チップの電極には窪みを形成し、（ｂ）ガ
ラス基板の配線上には上部層を形成し、（ｃ）該上部層
を選択的に除去して、前記配線を露出させ、窪みが形成
された電極パッドを設け、（ｄ）該電極パッドに光硬化
型導電性樹脂を供給し、（ｅ）該光硬化型導電性樹脂上
に導電性球を置き、（ｆ）前記半導体チップをフェース
ダウンして、前記導電性球に前記半導体チップの電極を
重ね、前記導電性球を前記電極パッド内で回転、移動さ
せて、前記導電性球全体を前記光硬化型導電性樹脂で塗
り潰すと共に位置合わせを行い、 （ｇ）該位置合わせ後、前記半導体チップ上面より荷重
を加えて静止させ、前記電極パッドに光を照射させ、前
記光硬化型導電性樹脂を硬化して電気的接続をとること
を特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141595A JPH0437147A (ja) | 1990-06-01 | 1990-06-01 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141595A JPH0437147A (ja) | 1990-06-01 | 1990-06-01 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0437147A true JPH0437147A (ja) | 1992-02-07 |
Family
ID=15295664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141595A Pending JPH0437147A (ja) | 1990-06-01 | 1990-06-01 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0437147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968801B2 (en) | 2005-07-28 | 2011-06-28 | Sharp Kabushiki Kaisha | Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure |
-
1990
- 1990-06-01 JP JP2141595A patent/JPH0437147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968801B2 (en) | 2005-07-28 | 2011-06-28 | Sharp Kabushiki Kaisha | Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903056A (en) | Conductive polymer film bonding technique | |
| US5783465A (en) | Compliant bump technology | |
| US9922915B2 (en) | Bump-on-lead flip chip interconnection | |
| US6780675B2 (en) | Flip-chip technique for chip assembly | |
| US6221691B1 (en) | Method and system for attaching semiconductor dice to substrates | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| CN100492627C (zh) | 芯片结构、芯片封装结构及其工艺 | |
| JP2002373967A (ja) | 半導体装置およびその製造方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| TW533556B (en) | Manufacturing process of bump | |
| JPH0437147A (ja) | 半導体チップの実装方法 | |
| JP5018399B2 (ja) | 回路基板の製造方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| TWI381466B (zh) | 非陣列凸塊之覆晶接合方法 | |
| US6831361B2 (en) | Flip chip technique for chip assembly | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| TW478121B (en) | Soft packaging structure and method for making the same | |
| JPH01136344A (ja) | 半導体チップの実装構造 | |
| JPH05206379A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 |