JPH04369930A - Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 - Google Patents
Ｔｄｍａ−ｔｄｄ通信における周波数制御方式Info
- Publication number
- JPH04369930A JPH04369930A JP17184791A JP17184791A JPH04369930A JP H04369930 A JPH04369930 A JP H04369930A JP 17184791 A JP17184791 A JP 17184791A JP 17184791 A JP17184791 A JP 17184791A JP H04369930 A JPH04369930 A JP H04369930A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- station
- frequency control
- slave
- slave station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000010355 oscillation Effects 0.000 claims abstract description 7
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Transceivers (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、送信信号と受信信号と
が同一の搬送周波数で一つの回線を時分割で二重に使用
する送受信方式である時分割二重（Ｔｉｍｅ Ｄｉｖｉ
ｓｉｏｎ Ｄｕｐｌｅｘ：ＴＤＤ）通信を１台の親局と
複数の子局間の時分割多重通信（Ｔｉｍｅ Ｄｉｖｉｓ
ｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＴＤＭＡ）
に応用する通信方式であるＴＤＭＡ−ＴＤＤ通信方式に
おける周波数制御方式に関するものである。上記のＴＤ
Ｄ伝送方式は時分割方向制御伝送方式（ｔｉｍｅ ｃｏ
ｍｐｒｅｓｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ ｔｒ
ａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ：ＴＣＭ伝送方
式）とも呼ばれ、その時間制御の方法からピンポン伝送
方式と呼ばれることがある。
が同一の搬送周波数で一つの回線を時分割で二重に使用
する送受信方式である時分割二重（Ｔｉｍｅ Ｄｉｖｉ
ｓｉｏｎ Ｄｕｐｌｅｘ：ＴＤＤ）通信を１台の親局と
複数の子局間の時分割多重通信（Ｔｉｍｅ Ｄｉｖｉｓ
ｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＴＤＭＡ）
に応用する通信方式であるＴＤＭＡ−ＴＤＤ通信方式に
おける周波数制御方式に関するものである。上記のＴＤ
Ｄ伝送方式は時分割方向制御伝送方式（ｔｉｍｅ ｃｏ
ｍｐｒｅｓｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ ｔｒ
ａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ：ＴＣＭ伝送方
式）とも呼ばれ、その時間制御の方法からピンポン伝送
方式と呼ばれることがある。
【０００２】
【従来の技術】送受信間の搬送波の周波数オフセットは
通信障害を助長するので、一般に送信側もしくは受信側
に周波数制御機能を設備することが必要である。さて、
上記の機能に供する周波数制御方式として、従来は周波
数分割多重通信に見られるような即時閉ループ制御方式
が用いられている。この方式では、リアルタイムで基準
となる信号をもとに周波数を制御しており、連続信号の
周波数制御には適している。
通信障害を助長するので、一般に送信側もしくは受信側
に周波数制御機能を設備することが必要である。さて、
上記の機能に供する周波数制御方式として、従来は周波
数分割多重通信に見られるような即時閉ループ制御方式
が用いられている。この方式では、リアルタイムで基準
となる信号をもとに周波数を制御しており、連続信号の
周波数制御には適している。
【０００３】
【発明が解決しようとする課題】しかしながら、時分割
多重通信における親局の受信部は異なる子局から送出さ
れる不連続のバースト信号に対応する必要があり、前記
従来の方式では各バーストの前縁部と後縁部において過
渡応答が生じ、安定化が問題となる。特にＴＤＭＡ−Ｔ
ＤＤ通信方式では親局からの送信信号もバーストとなる
ため子局側の受信部においても同様に過渡応答の問題が
生ずる。本発明の目的は、ＴＤＭＡ−ＴＤＤ通信方式に
おいて生ずる上記従来の問題を解決し、親局と子局の双
方においてバースト状受信信号の過渡応答の影響をなく
すことができ、しかも、経済化，小型化を可能としたＴ
ＤＭＡ−ＴＤＤ通信における周波数制御方式を提供する
ことにある。
多重通信における親局の受信部は異なる子局から送出さ
れる不連続のバースト信号に対応する必要があり、前記
従来の方式では各バーストの前縁部と後縁部において過
渡応答が生じ、安定化が問題となる。特にＴＤＭＡ−Ｔ
ＤＤ通信方式では親局からの送信信号もバーストとなる
ため子局側の受信部においても同様に過渡応答の問題が
生ずる。本発明の目的は、ＴＤＭＡ−ＴＤＤ通信方式に
おいて生ずる上記従来の問題を解決し、親局と子局の双
方においてバースト状受信信号の過渡応答の影響をなく
すことができ、しかも、経済化，小型化を可能としたＴ
ＤＭＡ−ＴＤＤ通信における周波数制御方式を提供する
ことにある。
【０００４】
【課題を解決するための手段】本発明のＴＤＭＡ−ＴＤ
Ｄ通信における周波数制御方式は、ＴＤＭＡ−ＴＤＤ通
信における１つの親局の送受信機の搬送周波数と複数子
局のそれぞれの送受信機の搬送周波数とを一致させるた
めに、前記１つの親局に、前記複数子局のそれぞれの送
受信機からの受信搬送波と当該親局の送受信機の該複数
子局のそれぞれに対する送信搬送周波数との周波数偏差
を逐次検出する周波数偏差検出回路と、該周波数偏差検
出回路の出力値を現在のフレームにおける各子局に対応
する周波数制御量から差し引いた値をその次のフレーム
の対応する各子局に対応する周波数制御量として逐次記
憶更新して出力する周波数演算記憶回路と、該周波数演
算記憶回路からの各子局に対応する前記周波数制御量に
従って周波数を補正することにより所望の発振周波数の
局部発振信号を出力して当該親局の前記送受信機の各子
局に対応する搬送周波数とする周波数オフセット処理付
周波数シンセサイザとを備えて前記各子局に対応する搬
送波周波数制御を親局で一括して行うようにしたことを
特徴とするものである。
Ｄ通信における周波数制御方式は、ＴＤＭＡ−ＴＤＤ通
信における１つの親局の送受信機の搬送周波数と複数子
局のそれぞれの送受信機の搬送周波数とを一致させるた
めに、前記１つの親局に、前記複数子局のそれぞれの送
受信機からの受信搬送波と当該親局の送受信機の該複数
子局のそれぞれに対する送信搬送周波数との周波数偏差
を逐次検出する周波数偏差検出回路と、該周波数偏差検
出回路の出力値を現在のフレームにおける各子局に対応
する周波数制御量から差し引いた値をその次のフレーム
の対応する各子局に対応する周波数制御量として逐次記
憶更新して出力する周波数演算記憶回路と、該周波数演
算記憶回路からの各子局に対応する前記周波数制御量に
従って周波数を補正することにより所望の発振周波数の
局部発振信号を出力して当該親局の前記送受信機の各子
局に対応する搬送周波数とする周波数オフセット処理付
周波数シンセサイザとを備えて前記各子局に対応する搬
送波周波数制御を親局で一括して行うようにしたことを
特徴とするものである。
【０００５】
【実施例】図１は、本発明によるＴＤＭＡ−ＴＤＤ通信
における周波数制御方式の一構成例図であり、１は周波
数オフセット処理付周波数シンセサイザ、２は送受信機
、３は周波数偏差検出回路、４は周波数演算記憶回路で
ある。５は親局を示し、６は子局である。
における周波数制御方式の一構成例図であり、１は周波
数オフセット処理付周波数シンセサイザ、２は送受信機
、３は周波数偏差検出回路、４は周波数演算記憶回路で
ある。５は親局を示し、６は子局である。
【０００６】図２は本発明による図１中の周波数オフセ
ット処理付周波数シンセサイザ１の一構成例図である。 図において、１１は数値制御発振器（Ｎｕｍｅｒｉｃａ
ｌ ＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ：Ｎ
ＣＯ）、１２はＤ／Ａ変換器、１３は位相比較器（ＰＤ
）、１４は低域ろ波器（ＬＰＦ）、１５は電圧制御発振
器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉ
ｌｌａｔｏｒ ：ＶＣＯ）、１６は１／Ｎ分周器である
。
ット処理付周波数シンセサイザ１の一構成例図である。 図において、１１は数値制御発振器（Ｎｕｍｅｒｉｃａ
ｌ ＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ：Ｎ
ＣＯ）、１２はＤ／Ａ変換器、１３は位相比較器（ＰＤ
）、１４は低域ろ波器（ＬＰＦ）、１５は電圧制御発振
器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉ
ｌｌａｔｏｒ ：ＶＣＯ）、１６は１／Ｎ分周器である
。
【０００７】図３は本発明による図１中の周波数演算記
憶回路４の一構成例図である。図において、４１はＡ／
Ｄ変換器、４２は加算器、４３はＮ段シフトレジスタで
ある。 図１，図２，図３に基づく本発明の作用を図
４を用いて詳細に説明する。
憶回路４の一構成例図である。図において、４１はＡ／
Ｄ変換器、４２は加算器、４３はＮ段シフトレジスタで
ある。 図１，図２，図３に基づく本発明の作用を図
４を用いて詳細に説明する。
【０００８】図４は本発明の周波数制御方式による制御
の流れの一例を示すタイムチャートである。図４におい
て、ａは現在のＴＤＭＡ−ＴＤＤフレームの子局（１）
の周波数偏差検出タイミング、ａ′は次のＴＤＭＡ−Ｔ
ＤＤフレームの子局（１）の周波数偏差検出タイミング
、ｂは子局（１）の周波数制御量の記憶保持時間、ｃは
現在のＴＤＭＡ−ＴＤＤフレームの子局（１）の周波数
制御タイミング、ｃ′は次のＴＤＭＡ−ＴＤＤフレーム
の子局（１）の周波数制御タイミング、ｄは子局（１）
の周波数制御の流れをそれぞれ示す。図５は、本発明の
応用対象であるＴＤＭＡ−ＴＤＤ通信方式の伝送タイム
チャートの一例を示したものである。以下、説明の便宜
上、子局１に対応する制御動作について説明する。今、
１つのＴＤＭＡ−ＴＤＤフレーム内にＮ個の子局が存在
するものとし、子局（１），子局（２），…子局（Ｎ）
の周波数偏差をそれぞれΔｆ１ ，Δｆ２ ，…ΔｆＮ
とする。ＴＤＭＡ−ＴＤＤ通信では図５に示したよう
に、親局と子局が同一の周波数を使用して交互に送信を
行う。まず、図４のｃを付した時間帯で子局（１）に対
応する周波数制御が行われているとき、子局（１）から
の受信搬送波が送受信機２へ入力され、図４のａを付し
た時間帯で、子局（１）の前記受信搬送波の周波数偏差
Δｆ１ が周波数偏差検出回路３で検出され、周波数演
算記憶回路４に入力される。図３に示す周波数演算記憶
回路４に入力された周波数偏差検出出力はＡ／Ｄ変換器
４１によりディジタル値に変換され、この値（周波数偏
差検出値）は、加算器４２によってＮ段シフトレジスタ
４３のレジスタ（１）の出力値から差し引かれる。こう
して周波数偏差が除去されることにより得られる周波数
制御量の更新値は図４のｂを付した時間帯の間レジスタ
（Ｎ），レジスタ（Ｎ−１），…，レジスタ（１）へと
順次シフトしながら逐次記憶保持され、次のＴＤＭＡ−
ＴＤＤフレームの子局（１）の周波数制御量となる。
従って、次のＴＤＭＡ−ＴＤＤフレームの子局（１）
のタイミングが到来したとき、Ｎ段シフトレジスタ４３
に記憶されていた図４ａでの周波数偏差検出に基づく子
局（１）の周波数制御量が、図４ｃ′を付した時間帯で
図１の周波数オフセット処理付周波数シンセサイザ１へ
出力される。
の流れの一例を示すタイムチャートである。図４におい
て、ａは現在のＴＤＭＡ−ＴＤＤフレームの子局（１）
の周波数偏差検出タイミング、ａ′は次のＴＤＭＡ−Ｔ
ＤＤフレームの子局（１）の周波数偏差検出タイミング
、ｂは子局（１）の周波数制御量の記憶保持時間、ｃは
現在のＴＤＭＡ−ＴＤＤフレームの子局（１）の周波数
制御タイミング、ｃ′は次のＴＤＭＡ−ＴＤＤフレーム
の子局（１）の周波数制御タイミング、ｄは子局（１）
の周波数制御の流れをそれぞれ示す。図５は、本発明の
応用対象であるＴＤＭＡ−ＴＤＤ通信方式の伝送タイム
チャートの一例を示したものである。以下、説明の便宜
上、子局１に対応する制御動作について説明する。今、
１つのＴＤＭＡ−ＴＤＤフレーム内にＮ個の子局が存在
するものとし、子局（１），子局（２），…子局（Ｎ）
の周波数偏差をそれぞれΔｆ１ ，Δｆ２ ，…ΔｆＮ
とする。ＴＤＭＡ−ＴＤＤ通信では図５に示したよう
に、親局と子局が同一の周波数を使用して交互に送信を
行う。まず、図４のｃを付した時間帯で子局（１）に対
応する周波数制御が行われているとき、子局（１）から
の受信搬送波が送受信機２へ入力され、図４のａを付し
た時間帯で、子局（１）の前記受信搬送波の周波数偏差
Δｆ１ が周波数偏差検出回路３で検出され、周波数演
算記憶回路４に入力される。図３に示す周波数演算記憶
回路４に入力された周波数偏差検出出力はＡ／Ｄ変換器
４１によりディジタル値に変換され、この値（周波数偏
差検出値）は、加算器４２によってＮ段シフトレジスタ
４３のレジスタ（１）の出力値から差し引かれる。こう
して周波数偏差が除去されることにより得られる周波数
制御量の更新値は図４のｂを付した時間帯の間レジスタ
（Ｎ），レジスタ（Ｎ−１），…，レジスタ（１）へと
順次シフトしながら逐次記憶保持され、次のＴＤＭＡ−
ＴＤＤフレームの子局（１）の周波数制御量となる。
従って、次のＴＤＭＡ−ＴＤＤフレームの子局（１）
のタイミングが到来したとき、Ｎ段シフトレジスタ４３
に記憶されていた図４ａでの周波数偏差検出に基づく子
局（１）の周波数制御量が、図４ｃ′を付した時間帯で
図１の周波数オフセット処理付周波数シンセサイザ１へ
出力される。
【０００９】図２に示す周波数オフセット処理付周波数
シンセサイザ１に入力した周波数制御量（ディジタル値
）はまず数値制御発振器１１へ入力される。数値制御発
振器１１は入力された周波数制御量を位相増加ステップ
値Δφとして積算し、外部から供給されるクロックｆＣ
ＬＫ のタイミングにより位相積算値φ（０≦φ≦２π
）を帰還位相信号として出力する。数値制御発振器はＭ
ビットの加算器と（Ｍ＋１）ビットのレジスタで容易に
構成できる。数値制御発振器１１から出力された帰還位
相信号はＤ／Ａ変換器１２によってアナログ値に変換さ
れ、この値と、ＶＣＯ１５の出力が１／Ｎ分周器１６に
よって分周された帰還信号とが位相比較器１３に入力さ
れ、位相比較器１３の出力を低域ろ波器１４を介してＶ
ＣＯ１５へ帰還するＰＬＬ構成により、子局（１）に対
応した所望の発振周波数を有する局部発振信号がＶＣＯ
１５から図１の送受信機２へ入力され、図４ｃ′を付し
た時間帯での送受信周波数に変換されて、子局（１）と
の送受信を行う。このとき、図４のａ′を付した時間帯
で子局（１）の受信搬送波の周波数偏差Δｆ１ ′が周
波数偏差検出回路３により検出され、周波数演算記憶回
路４に供給される。周波数演算記憶回路４では前述のよ
うに現在の周波数制御量の記憶値から入力されて周波数
偏差検出値を差し引いた値がその次のフレームの当該子
局の周波数制御量として記憶更新され、次のＴＤＭＡ−
ＴＤＤフレームの子局（１）の周波数制御量となる。以
上の繰り返しにより、子局（１）の周波数制御が行われ
る。
シンセサイザ１に入力した周波数制御量（ディジタル値
）はまず数値制御発振器１１へ入力される。数値制御発
振器１１は入力された周波数制御量を位相増加ステップ
値Δφとして積算し、外部から供給されるクロックｆＣ
ＬＫ のタイミングにより位相積算値φ（０≦φ≦２π
）を帰還位相信号として出力する。数値制御発振器はＭ
ビットの加算器と（Ｍ＋１）ビットのレジスタで容易に
構成できる。数値制御発振器１１から出力された帰還位
相信号はＤ／Ａ変換器１２によってアナログ値に変換さ
れ、この値と、ＶＣＯ１５の出力が１／Ｎ分周器１６に
よって分周された帰還信号とが位相比較器１３に入力さ
れ、位相比較器１３の出力を低域ろ波器１４を介してＶ
ＣＯ１５へ帰還するＰＬＬ構成により、子局（１）に対
応した所望の発振周波数を有する局部発振信号がＶＣＯ
１５から図１の送受信機２へ入力され、図４ｃ′を付し
た時間帯での送受信周波数に変換されて、子局（１）と
の送受信を行う。このとき、図４のａ′を付した時間帯
で子局（１）の受信搬送波の周波数偏差Δｆ１ ′が周
波数偏差検出回路３により検出され、周波数演算記憶回
路４に供給される。周波数演算記憶回路４では前述のよ
うに現在の周波数制御量の記憶値から入力されて周波数
偏差検出値を差し引いた値がその次のフレームの当該子
局の周波数制御量として記憶更新され、次のＴＤＭＡ−
ＴＤＤフレームの子局（１）の周波数制御量となる。以
上の繰り返しにより、子局（１）の周波数制御が行われ
る。
【００１０】図３の周波数演算記憶回路４には、Ｎ個の
レジスタ（１）〜（Ｎ）があり、子局（１）〜子局（Ｎ
）の各周波数制御量を順次記憶し、出力するように構成
されているので、子局（２）〜子局（Ｎ）においても同
様の周波数制御が逐次行われることは明らかである。以
上の周波数制御は、ＴＤＭＡ−ＴＤＤ通信方式の性格上
、親局の送信（下り）並びに受信（上り）いずれの回線
にも同等に作用するため、子局では同様の周波数制御回
路を設備する必要がないことも明らかである。
レジスタ（１）〜（Ｎ）があり、子局（１）〜子局（Ｎ
）の各周波数制御量を順次記憶し、出力するように構成
されているので、子局（２）〜子局（Ｎ）においても同
様の周波数制御が逐次行われることは明らかである。以
上の周波数制御は、ＴＤＭＡ−ＴＤＤ通信方式の性格上
、親局の送信（下り）並びに受信（上り）いずれの回線
にも同等に作用するため、子局では同様の周波数制御回
路を設備する必要がないことも明らかである。
【００１１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＴＤＭＡ−ＴＤＤ通信における周波数制御方式を
ＴＤＭＡ−ＴＤＤ１フレーム分の各子局（子局１〜子局
Ｎ）の送受信周波数に基づく周波数制御量を記憶する周
波数演算記憶回路を用いることにより実現しているので
、従来の即時閉ループ制御方式において不可避であった
バースト信号の過渡応答の影響がなく、ＴＤＭＡ−ＴＤ
Ｄ１フレーム分の各子局毎に独立に周波数制御すること
ができる。又、本発明の構成は親局のみに設備されるこ
とにより、上り，下り両方向の周波数オフセット補正が
同時に行われるため極めて経済的である。更に回路の大
部分をマイクロコンピュータを用いたソフトウエアで実
現することができるため小型化が可能である。
れば、ＴＤＭＡ−ＴＤＤ通信における周波数制御方式を
ＴＤＭＡ−ＴＤＤ１フレーム分の各子局（子局１〜子局
Ｎ）の送受信周波数に基づく周波数制御量を記憶する周
波数演算記憶回路を用いることにより実現しているので
、従来の即時閉ループ制御方式において不可避であった
バースト信号の過渡応答の影響がなく、ＴＤＭＡ−ＴＤ
Ｄ１フレーム分の各子局毎に独立に周波数制御すること
ができる。又、本発明の構成は親局のみに設備されるこ
とにより、上り，下り両方向の周波数オフセット補正が
同時に行われるため極めて経済的である。更に回路の大
部分をマイクロコンピュータを用いたソフトウエアで実
現することができるため小型化が可能である。
【図１】本発明によるＴＤＭＡ−ＴＤＤ通信における周
波数制御方式の一構成例図である。
波数制御方式の一構成例図である。
【図２】本発明による図１中の周波数オフセット処理付
周波数シンセサイザ１の一構成例図である。
周波数シンセサイザ１の一構成例図である。
【図３】本発明による図１中の周波数演算記憶回路４の
一構成例図である。
一構成例図である。
【図４】本発明による周波数制御の流れの一例を示すタ
イムチャートである。
イムチャートである。
【図５】ＴＤＭＡ−ＴＤＤ通信方式の伝送の一例を示す
タイムチャートである。
タイムチャートである。
１ 周波数オフセット処理付周波数シンセサイザ２
送受信機 ３ 周波数偏差検出回路 ４ 周波数演算記憶回路 １１ 数値制御発振器（ＮＣＯ） １２ Ｄ／Ａ変換器 １３ 位相比較器（ＰＤ） １４ 低域ろ波器（ＬＰＦ） １５ 電圧制御発振器（ＶＣＯ） １６ １／Ｎ分周器 ４１ Ａ／Ｄ変換器 ４２ 加算器 ４３ Ｎ段シフトレジスタ
送受信機 ３ 周波数偏差検出回路 ４ 周波数演算記憶回路 １１ 数値制御発振器（ＮＣＯ） １２ Ｄ／Ａ変換器 １３ 位相比較器（ＰＤ） １４ 低域ろ波器（ＬＰＦ） １５ 電圧制御発振器（ＶＣＯ） １６ １／Ｎ分周器 ４１ Ａ／Ｄ変換器 ４２ 加算器 ４３ Ｎ段シフトレジスタ
Claims (1)
- 【請求項１】 ＴＤＭＡ−ＴＤＤ通信における１つの
親局の送受信機の搬送周波数と複数子局のそれぞれの送
受信機の搬送周波数とを一致させるために、前記１つの
親局に、前記複数子局のそれぞれの送受信機からの受信
搬送波と当該親局の送受信機の該複数子局のそれぞれに
対する送信搬送周波数との周波数偏差を逐次検出する周
波数偏差検出回路と、該周波数偏差検出回路の出力値を
現在のフレームにおける各子局に対応する周波数制御量
から差し引いた値をその次のフレームの対応する各子局
に対応する周波数制御量として逐次記憶更新して出力す
る周波数演算記憶回路と、該周波数演算記憶回路からの
各子局に対応する前記周波数制御量に従って周波数を補
正することにより所望の発振周波数の局部発振信号を出
力して当該親局の前記送受信機の各子局に対応する搬送
周波数とする周波数オフセット処理付周波数シンセサイ
ザとを備えて前記各子局に対応する搬送波周波数制御を
親局で一括して行うようにしたＴＤＭＡ−ＴＤＤ通信に
おける周波数制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17184791A JPH04369930A (ja) | 1991-06-18 | 1991-06-18 | Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17184791A JPH04369930A (ja) | 1991-06-18 | 1991-06-18 | Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369930A true JPH04369930A (ja) | 1992-12-22 |
Family
ID=15930878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17184791A Pending JPH04369930A (ja) | 1991-06-18 | 1991-06-18 | Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08331081A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 多方向多重接続方式の無線通信システム |
| JPH08331082A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 多方向多重接続方式の無線通信システム |
-
1991
- 1991-06-18 JP JP17184791A patent/JPH04369930A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08331081A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 多方向多重接続方式の無線通信システム |
| JPH08331082A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 多方向多重接続方式の無線通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493710A (en) | Communication system having oscillation frequency calibrating function | |
| US4188582A (en) | Simulcast transmission system having phase-locked remote transmitters | |
| JP2948479B2 (ja) | 移動無線機 | |
| JP2595602B2 (ja) | 衛星通信地球局送受信方式 | |
| JP4874485B2 (ja) | デジタル通信システムにおける周波数オフセットの影響を除去するための方法および装置 | |
| US5598448A (en) | Method and apparatus for controlling a digital phase lock loop and within a cordless telephone | |
| EP0735715B1 (en) | Radio communication terminal station | |
| KR100965192B1 (ko) | 여러 무선 단말기들을 위한 빠른 타이밍 포착 | |
| US6774738B2 (en) | Trimming method for a transceiver using two-point modulation | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| JP2001251210A (ja) | リンク両端間における相互周波数ロック | |
| US5630215A (en) | Radio having a combined PLL and AFC loop and method of operating same | |
| JPH04369930A (ja) | Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 | |
| WO2003096561A1 (fr) | Appareil de communication mobile | |
| US4755763A (en) | Demodulator capable of avoiding abnormal demodulation | |
| JPH04326826A (ja) | 時分割多重無線通信のキャリア周波数およびシンボルタイミングの同期方式 | |
| JP2002300097A (ja) | 基地局、移動局および移動通信システム | |
| JP2819666B2 (ja) | 受信装置 | |
| JPH06318963A (ja) | 移動無線機 | |
| US5923704A (en) | Transmit clock generation system and method | |
| JPH06326740A (ja) | 移動無線機 | |
| JPS6326037A (ja) | 移動無線機 | |
| JP2636614B2 (ja) | ダブルスーパーヘテロダイン無線機 | |
| KR0135151B1 (ko) | 에이치디티브의 클럭발생장치 | |
| JPH05227241A (ja) | チャネル周波数の粗同調方法 |