JPH04365317A - 半導体成長装置 - Google Patents
半導体成長装置Info
- Publication number
- JPH04365317A JPH04365317A JP14190491A JP14190491A JPH04365317A JP H04365317 A JPH04365317 A JP H04365317A JP 14190491 A JP14190491 A JP 14190491A JP 14190491 A JP14190491 A JP 14190491A JP H04365317 A JPH04365317 A JP H04365317A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- semiconductor
- growth
- growth apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000013078 crystal Substances 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体の成長装置に関す
るものである。
るものである。
【０００２】
【従来の技術】例えば分子線エピタキシー法等を用いて
エピタキシャル結晶を前処理あるいは成長する際に、従
来より基板をＭｏのブロックにＩｎはんだを用いて固定
する方法が知られている。一方、Ｉｎフリーの基板の固
定方法としては、ピン等で基板を固定したり、表面を下
にして基板を溝のある支持台上に落とし込む方法などに
よって行われてきた。
エピタキシャル結晶を前処理あるいは成長する際に、従
来より基板をＭｏのブロックにＩｎはんだを用いて固定
する方法が知られている。一方、Ｉｎフリーの基板の固
定方法としては、ピン等で基板を固定したり、表面を下
にして基板を溝のある支持台上に落とし込む方法などに
よって行われてきた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
Ｉｎはんだを用いる成長装置では、成長時の基板温度の
均一性は保持できるが、基板の裏面にＩｎがついてしま
い、これを除去する工程が必要となり、貼付け工程も含
めて多くの工数がかかるという欠点がある。さらに、Ｉ
ｎはんだにより、基板の強度が落ちたり、基板表面の汚
れの原因にもなる。また、ピン等で基板を固定すると、
基板温度が不均一になるうえ、温度変化による歪が基板
に入りやすい。
Ｉｎはんだを用いる成長装置では、成長時の基板温度の
均一性は保持できるが、基板の裏面にＩｎがついてしま
い、これを除去する工程が必要となり、貼付け工程も含
めて多くの工数がかかるという欠点がある。さらに、Ｉ
ｎはんだにより、基板の強度が落ちたり、基板表面の汚
れの原因にもなる。また、ピン等で基板を固定すると、
基板温度が不均一になるうえ、温度変化による歪が基板
に入りやすい。
【０００４】落し込み方法は、図２に示すように、表面
を下にして基板１を、Ｍｏブロックによる支持台２の溝
２ａ上に落とし込む方法であるが、その場合、溝２ａに
触れた基板周囲の温度が高く、基板中心の温度が低くな
り、基板温度の面内不均一を生じる。基板温度に面内不
均一が生じると、歪によるスリップラインが生じたり、
成長した結晶のストイキオメトリーや組成ひいてはキャ
リアーの活性化率などにも面内不均一を生み、素子のし
きい値電圧を変えてしまうため、ＩＣ等はもちろん、単
体素子作製上の歩留りを落とす結果となる。
を下にして基板１を、Ｍｏブロックによる支持台２の溝
２ａ上に落とし込む方法であるが、その場合、溝２ａに
触れた基板周囲の温度が高く、基板中心の温度が低くな
り、基板温度の面内不均一を生じる。基板温度に面内不
均一が生じると、歪によるスリップラインが生じたり、
成長した結晶のストイキオメトリーや組成ひいてはキャ
リアーの活性化率などにも面内不均一を生み、素子のし
きい値電圧を変えてしまうため、ＩＣ等はもちろん、単
体素子作製上の歩留りを落とす結果となる。
【０００５】本発明の目的は、半導体のエピタキシャル
成長装置において、基板にストレスがかかりにくく、基
板温度の面内均一性を保ちつつ基板を支持することので
きる半導体成長装置を提供することにある。
成長装置において、基板にストレスがかかりにくく、基
板温度の面内均一性を保ちつつ基板を支持することので
きる半導体成長装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明による半導体成長装置においては、支持台と突
起とを有する半導体成長装置であって、支持台は、処理
すべき基板を落し込む溝を有するものであり、突起は、
溝上に落し込まれた基板を少なくとも３点以上で支える
尖端を形成するものである。
、本発明による半導体成長装置においては、支持台と突
起とを有する半導体成長装置であって、支持台は、処理
すべき基板を落し込む溝を有するものであり、突起は、
溝上に落し込まれた基板を少なくとも３点以上で支える
尖端を形成するものである。
【０００７】
【作用】半導体の表面処理やエピタキシャル成長を行う
際、材料によりその温度は異なるが、基板温度を数十℃
〜千℃位まで昇温，保持して処理や成長を行う。このと
き基板は、何らかの形で装置内の支持台に保持される必
要がある。支持台と基板の熱容量，非熱，放射率等の違
いにより支持台と基板との間に温度のズレが生じると相
互間で熱伝導を起こす。
際、材料によりその温度は異なるが、基板温度を数十℃
〜千℃位まで昇温，保持して処理や成長を行う。このと
き基板は、何らかの形で装置内の支持台に保持される必
要がある。支持台と基板の熱容量，非熱，放射率等の違
いにより支持台と基板との間に温度のズレが生じると相
互間で熱伝導を起こす。
【０００８】基板面内で均一な熱伝導を基板と支持台と
の間で行えば問題はないが、部分的に接触する形で熱伝
導が行われると、接触する場所と接触しない場所が生じ
て基板面内で温度の不均一が生じる。基板温度の面内不
均一を生じさせないためには、接触部分を極力小さくす
る必要がある。
の間で行えば問題はないが、部分的に接触する形で熱伝
導が行われると、接触する場所と接触しない場所が生じ
て基板面内で温度の不均一が生じる。基板温度の面内不
均一を生じさせないためには、接触部分を極力小さくす
る必要がある。
【０００９】また、基板に応力がかからないようにする
ためにピンなどで強制的に留める等は避けた方がよい。
ためにピンなどで強制的に留める等は避けた方がよい。
【００１０】例えば基板を３点のポイント支持にすると
接触部分は非常に小さく、基板は、周囲の支持台から直
接の熱伝導による影響を回避することができる。特に真
空中の場合は、熱を伝搬する中間媒体がないためこの接
触による熱伝導を回避できれば、放射による加熱が主体
となって基板面内で均一な温度を得ることができる。
接触部分は非常に小さく、基板は、周囲の支持台から直
接の熱伝導による影響を回避することができる。特に真
空中の場合は、熱を伝搬する中間媒体がないためこの接
触による熱伝導を回避できれば、放射による加熱が主体
となって基板面内で均一な温度を得ることができる。
【００１１】このように基板面内の温度が均一になれば
前処理の面内ばらつきや昇降温の際の熱歪によるスリッ
プラインは少なくなる。成長においてもストイキオメト
リー，組成，キャリア濃度等の基板面内均一性が良好と
なる。
前処理の面内ばらつきや昇降温の際の熱歪によるスリッ
プラインは少なくなる。成長においてもストイキオメト
リー，組成，キャリア濃度等の基板面内均一性が良好と
なる。
【００１２】
【実施例】以下に本発明の実施例を図１を用いて説明す
る。
る。
【００１３】図１（ａ）は、分子線結晶成長装置に基板
を導入する際に用いるドーナッツ型Ｍｏブロックによる
支持台２を示す図、図１（ｂ）は、（ａ）のラインＡ−
Ａでの断面図を示し、基板１を保持した状態を示してあ
る。図１（ｂ）には、基板１の表面側を下に向けて支持
台２の内側の溝２ａに、基板１を落とし込むようにして
保持させた状況を示している。
を導入する際に用いるドーナッツ型Ｍｏブロックによる
支持台２を示す図、図１（ｂ）は、（ａ）のラインＡ−
Ａでの断面図を示し、基板１を保持した状態を示してあ
る。図１（ｂ）には、基板１の表面側を下に向けて支持
台２の内側の溝２ａに、基板１を落とし込むようにして
保持させた状況を示している。
【００１４】本発明においては、基板１を落し込む支持
台２の溝２ａ上に円周上の等間隔を置いて３点に突起３
を設けたものである。突起３は上端を尖端としたもので
あり、基板１は、各突起３の尖端上に受けられ、基板が
支持台２と接触する部分は、突起３上の部分のみに限定
している。
台２の溝２ａ上に円周上の等間隔を置いて３点に突起３
を設けたものである。突起３は上端を尖端としたもので
あり、基板１は、各突起３の尖端上に受けられ、基板が
支持台２と接触する部分は、突起３上の部分のみに限定
している。
【００１５】このように、支持台２と基板１との接触部
分を小さくすることで支持台２からの熱伝導を抑え、基
板１を加熱するヒーター（図示略）の放射のみにより基
板１を加熱できるので、昇温時及び温度保持中に基板１
面内で均一な温度分布を得ることができる。これは、基
板１を冷却するときにも有効であり、熱歪を入りにくく
し、昇降温の際にスリップラインの発生を抑えることが
できる。
分を小さくすることで支持台２からの熱伝導を抑え、基
板１を加熱するヒーター（図示略）の放射のみにより基
板１を加熱できるので、昇温時及び温度保持中に基板１
面内で均一な温度分布を得ることができる。これは、基
板１を冷却するときにも有効であり、熱歪を入りにくく
し、昇降温の際にスリップラインの発生を抑えることが
できる。
【００１６】本発明による基板加熱中の基板面内での温
度分布結果を図３に従来例とともに示す。図に明らかな
とおり、本発明によれば、基板の縁での温度の上昇が改
善され、基板面内の温度の均一性が向上した。さらに、
基板の縁に見られる熱歪によるスリップラインも見られ
ず、良好なエピタキシャル層が得られた。また本発明装
置により、電気的にも、光学的にも面内均一性のよい結
晶が得られた。
度分布結果を図３に従来例とともに示す。図に明らかな
とおり、本発明によれば、基板の縁での温度の上昇が改
善され、基板面内の温度の均一性が向上した。さらに、
基板の縁に見られる熱歪によるスリップラインも見られ
ず、良好なエピタキシャル層が得られた。また本発明装
置により、電気的にも、光学的にも面内均一性のよい結
晶が得られた。
【００１７】本実施例は、支持台２ごとに基板１を搬送
するタイプの例であるが、本発明は、基板１のみを搬送
して支持台２の溝２ａに落とし込む場合にも勿論用いる
ことができる。また、実施例ではドーナッツ型の支持台
２の溝の内側一部を内径側に突出させて凸部４を設けて
あるが、これは基板１の縁がブロックの縁に触れる部分
を極力少なくするためである。本発明の展開の一つとし
て示した。
するタイプの例であるが、本発明は、基板１のみを搬送
して支持台２の溝２ａに落とし込む場合にも勿論用いる
ことができる。また、実施例ではドーナッツ型の支持台
２の溝の内側一部を内径側に突出させて凸部４を設けて
あるが、これは基板１の縁がブロックの縁に触れる部分
を極力少なくするためである。本発明の展開の一つとし
て示した。
【００１８】
【発明の効果】本発明の半導体の成長装置によれば、基
板面内の温度が面内で均一な状態で昇降温や前処理，成
長等の処理が可能となり、熱歪による応力やスリップラ
インを大幅に減少させることができ、ストイキオメトリ
ー，組成，キャリア濃度等の基板面内で結晶性の均一性
が良好な結晶を得ることができる。
板面内の温度が面内で均一な状態で昇降温や前処理，成
長等の処理が可能となり、熱歪による応力やスリップラ
インを大幅に減少させることができ、ストイキオメトリ
ー，組成，キャリア濃度等の基板面内で結晶性の均一性
が良好な結晶を得ることができる。
【００１９】したがって、集積回路をはじめとして単体
素子にいたるまで均一な制御性のよい結晶を得ることが
可能となり、歩留りの向上を図ることができ、電子デバ
イスのみならず、光デバイスにおいても、その寄与は大
きい。
素子にいたるまで均一な制御性のよい結晶を得ることが
可能となり、歩留りの向上を図ることができ、電子デバ
イスのみならず、光デバイスにおいても、その寄与は大
きい。
【図１】本発明の半導体成長装置を示す図であって、（
ａ）は平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図で、
半導体基板を落し込んだ状態を示す図である。
ａ）は平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図で、
半導体基板を落し込んだ状態を示す図である。
【図２】従来の半導体成長装置を示す図であって、（ａ
）は平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図で、半
導体基板を落し込んだ状態を示す図である。
）は平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図で、半
導体基板を落し込んだ状態を示す図である。
【図３】本発明及び従来例の基板温度面内分布の一例を
示す図である。
示す図である。
１ 基板
２ 支持台
２ａ 溝
３ 突起
４ 凸部
Claims (1)
- 【請求項１】 支持台と突起とを有する半導体成長装
置であって、支持台は、処理すべき基板を落し込む溝を
有するものであり、突起は、溝上に落し込まれた基板を
少なくとも３点以上で支える尖端を形成するものである
ことを特徴とする半導体成長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190491A JPH04365317A (ja) | 1991-06-13 | 1991-06-13 | 半導体成長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190491A JPH04365317A (ja) | 1991-06-13 | 1991-06-13 | 半導体成長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365317A true JPH04365317A (ja) | 1992-12-17 |
Family
ID=15302870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14190491A Pending JPH04365317A (ja) | 1991-06-13 | 1991-06-13 | 半導体成長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014062387A1 (en) * | 2012-10-17 | 2014-04-24 | Applied Materials, Inc. | Minimal contact edge ring for rapid thermal processing |
| JP2016122837A (ja) * | 2014-12-12 | 2016-07-07 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | キャリアリング構造及びこれを含むチャンバシステム |
-
1991
- 1991-06-13 JP JP14190491A patent/JPH04365317A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014062387A1 (en) * | 2012-10-17 | 2014-04-24 | Applied Materials, Inc. | Minimal contact edge ring for rapid thermal processing |
| US9403251B2 (en) | 2012-10-17 | 2016-08-02 | Applied Materials, Inc. | Minimal contact edge ring for rapid thermal processing |
| JP2016122837A (ja) * | 2014-12-12 | 2016-07-07 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | キャリアリング構造及びこれを含むチャンバシステム |
| US10242848B2 (en) | 2014-12-12 | 2019-03-26 | Lam Research Corporation | Carrier ring structure and chamber systems including the same |
| KR20200022414A (ko) * | 2014-12-12 | 2020-03-03 | 램 리써치 코포레이션 | 캐리어 링 구조체 및 이를 포함하는 챔버 시스템들 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820554B2 (en) | Method for unloading thermally treated non-planar silicon wafers with a conveying blade | |
| JPH04365317A (ja) | 半導体成長装置 | |
| JPH02143415A (ja) | 単結晶シリコン膜の形成方法 | |
| JP2758770B2 (ja) | 半導体基板熱処理用治具 | |
| JPS60112691A (ja) | 分子線エピタキシャル成長装置用の基板保持装置 | |
| JPS62123093A (ja) | 分子線エピタキシヤル成長装置の基板装着方法 | |
| JP2892321B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59139624A (ja) | 試料の加熱方法 | |
| JPH01283813A (ja) | エピタキシャル成長装置 | |
| JPS62274618A (ja) | エピタキシヤル結晶成長方法 | |
| JPS63207125A (ja) | 半導体素子の製造方法 | |
| JPS62134924A (ja) | 基板加熱ホルダ | |
| JPH02249227A (ja) | 短時間熱処理方法 | |
| JPS59125611A (ja) | 基板の熱処理装置 | |
| JPH0365590A (ja) | 分子線エピタキシー装置 | |
| JPH027414A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPS61220321A (ja) | 選択気相成長方法 | |
| JP2010056129A (ja) | 窒化物系化合物半導体の結晶成長に用いる基板および窒化物系化合物半導体の結晶成長方法 | |
| JPH03214621A (ja) | 化合物半導体基板の熱処理装置 | |
| JPH10149997A (ja) | 液相エピタキシャル成長装置 | |
| JPS6022313A (ja) | 分子線エピタキシヤル成長用基板ホルダ− | |
| JPH03211822A (ja) | 半導体製造装置 | |
| JPS63204618A (ja) | 気相エピタキシヤル成長装置 | |
| JPH0427198B2 (ja) | ||
| JPH11157981A (ja) | 半導体単結晶の製造方法 |