JPS61220321A - 選択気相成長方法 - Google Patents
選択気相成長方法Info
- Publication number
- JPS61220321A JPS61220321A JP6147485A JP6147485A JPS61220321A JP S61220321 A JPS61220321 A JP S61220321A JP 6147485 A JP6147485 A JP 6147485A JP 6147485 A JP6147485 A JP 6147485A JP S61220321 A JPS61220321 A JP S61220321A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- crystal growth
- raw material
- selective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、気相成長方法に係わり、特に化合物半導体結
晶を選択的に成長する選択気相成長方法に関する。
晶を選択的に成長する選択気相成長方法に関する。
化合物半導体基板上に選択的にエピタキシャル成長を行
う技術は、半導体レーザ、光導波路といった半導体光デ
バイス、及びそれらを集積化した集積化光デバイスを製
造する上で極めて重要な技術である。特に、大面積基板
上に均質な結晶成長の実現可能な気相成長方法において
選択的な結晶成長を行う技術が、量産性に優れる点で有
用である。
う技術は、半導体レーザ、光導波路といった半導体光デ
バイス、及びそれらを集積化した集積化光デバイスを製
造する上で極めて重要な技術である。特に、大面積基板
上に均質な結晶成長の実現可能な気相成長方法において
選択的な結晶成長を行う技術が、量産性に優れる点で有
用である。
従来、気相成長方法における選択結晶成長法としては、
まず第３図（ａ）に示す如く、半導°体基板３１上にＳ
ｉＯ２，ＳｉＮ等の誘電体［１３２を形成してマスクと
し、結晶成長を行う部分のみ誘電体膜マスクを選択除去
して窓３３を開ける。その後、半導体基板全面に結晶成
長を行い、Ｍ３図（ｂ）に示す如く半導体結晶３４を成
長形成する。
まず第３図（ａ）に示す如く、半導°体基板３１上にＳ
ｉＯ２，ＳｉＮ等の誘電体［１３２を形成してマスクと
し、結晶成長を行う部分のみ誘電体膜マスクを選択除去
して窓３３を開ける。その後、半導体基板全面に結晶成
長を行い、Ｍ３図（ｂ）に示す如く半導体結晶３４を成
長形成する。
このとき、誘電体膜マスク３２上にも半導体結晶層３５
が成長する。次いで、誘電体膜マスク３２上に成長した
結晶３５及びｙｈ電体躾マスク３２をエツチング除去す
るという方法が行われてきた。
が成長する。次いで、誘電体膜マスク３２上に成長した
結晶３５及びｙｈ電体躾マスク３２をエツチング除去す
るという方法が行われてきた。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、前記第３図（ｂ）に示した如く結晶成
長の際に誘電体膜マスク３２上にも半導体結晶３５が成
長する。この部分は多結晶であるため、誘電体膜マスク
３２の窓部の半導体基板３１上にエピタキシャル成長し
た単結晶部分３４よりもエツチング速度が大きいことを
利用して、これを選択除去している。しかし、この時本
来残されるべき単結晶部分３４もエツチングされてしま
うと云う欠点がある。
があった。即ち、前記第３図（ｂ）に示した如く結晶成
長の際に誘電体膜マスク３２上にも半導体結晶３５が成
長する。この部分は多結晶であるため、誘電体膜マスク
３２の窓部の半導体基板３１上にエピタキシャル成長し
た単結晶部分３４よりもエツチング速度が大きいことを
利用して、これを選択除去している。しかし、この時本
来残されるべき単結晶部分３４もエツチングされてしま
うと云う欠点がある。
また、一般にマスク部と窓部との境界部分では、所謂異
常成長が起こる。第３図（ｂ）に示す如く、この異常成
長部分３６は、通常厚さ方向へのせり上がりと、マスク
部分に向かってのオーバーハングという形で現われる。
常成長が起こる。第３図（ｂ）に示す如く、この異常成
長部分３６は、通常厚さ方向へのせり上がりと、マスク
部分に向かってのオーバーハングという形で現われる。
このよ゛うな異常成長部分３６が存在すると、選択結晶
成長後のフォトリソグラフィ一工程や、この境界部分を
横切って表面電極や配線を形成することが極めて困難に
なり、素子化プロセスに大きな制約を受ける。さらに・
選択成長マスクとして用いた誘電体膜は、結晶成長に伴
う高部熱処理効果によって緻密化したり、結晶成長の原
料である反応性ガスと反応して膜質が変化する。このた
め、選択結晶成長後のエツチング除去が困難となる場合
があり、これも従来方法の欠点であった。
成長後のフォトリソグラフィ一工程や、この境界部分を
横切って表面電極や配線を形成することが極めて困難に
なり、素子化プロセスに大きな制約を受ける。さらに・
選択成長マスクとして用いた誘電体膜は、結晶成長に伴
う高部熱処理効果によって緻密化したり、結晶成長の原
料である反応性ガスと反応して膜質が変化する。このた
め、選択結晶成長後のエツチング除去が困難となる場合
があり、これも従来方法の欠点であった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、結晶成長を行うべき半導体基板上に誘
電体膜マスクを形成することなく選択結晶成長を行うこ
とができ、マスク上の結晶成長、マスク・エツジ部の異
常成長及びマスクの変質といった従来のマスクを用いた
選択結晶成長方法の欠点の全くない、良好な選択結晶成
長を実現し得る選択気相成長方法を提供することにある
。
とするところは、結晶成長を行うべき半導体基板上に誘
電体膜マスクを形成することなく選択結晶成長を行うこ
とができ、マスク上の結晶成長、マスク・エツジ部の異
常成長及びマスクの変質といった従来のマスクを用いた
選択結晶成長方法の欠点の全くない、良好な選択結晶成
長を実現し得る選択気相成長方法を提供することにある
。
〔発明の概要〕。
本発明の骨子は、気相成長原料としてマスクをバターニ
ングした固体原料を用い、これを選択結晶成長を行おう
とする基板と密着・対向させて配置し、後者の方が濃度
が低くなるように濃度勾配を設−けることにより、基板
側には選択結晶成長マスクを形成することなく選択結晶
成長を可能にしたことにある。
ングした固体原料を用い、これを選択結晶成長を行おう
とする基板と密着・対向させて配置し、後者の方が濃度
が低くなるように濃度勾配を設−けることにより、基板
側には選択結晶成長マスクを形成することなく選択結晶
成長を可能にしたことにある。
半導体の気相成長方法として、平坦な表面を有する固体
原料と数［＃］径程度距離を隔てて基板を対向させて配
置し、キャリアとなる反応性ガスを流しながら、基板側
が低温になるように濃度勾配を形成して基板上に結晶成
長を行なう方法が、近接法として知られている。本発明
者等は、固体原料表面と基板表面を鏡面研暦し、両者を
密着接触させて基板側が低温になるように濃度勾配をか
けると、特に反応性キャリアガスを流さなくても基板上
に結晶成長が起こることを見い出した。さらに、固体原
料表面上に誘電体膜等のマスクを形成すると、マスク部
分と対向した基板上には結晶成長が起こらず、マスクさ
れていない部分と対向した基板上にのみ選択的に結晶成
長が起こることを見出した。
原料と数［＃］径程度距離を隔てて基板を対向させて配
置し、キャリアとなる反応性ガスを流しながら、基板側
が低温になるように濃度勾配を形成して基板上に結晶成
長を行なう方法が、近接法として知られている。本発明
者等は、固体原料表面と基板表面を鏡面研暦し、両者を
密着接触させて基板側が低温になるように濃度勾配をか
けると、特に反応性キャリアガスを流さなくても基板上
に結晶成長が起こることを見い出した。さらに、固体原
料表面上に誘電体膜等のマスクを形成すると、マスク部
分と対向した基板上には結晶成長が起こらず、マスクさ
れていない部分と対向した基板上にのみ選択的に結晶成
長が起こることを見出した。
本発明はこのような点に着目し、半導体基板上に半導体
結晶を選択的に成長する選択気相成長方法において、固
体原料表面上に誘導体膜等のマスクを選択的に形成し、
これを半導体基板表面と密着対向させて配置し、両者の
間に半導体基板側が低温となるように濃度勾配を設けて
熱処理するようにした方法である。
結晶を選択的に成長する選択気相成長方法において、固
体原料表面上に誘導体膜等のマスクを選択的に形成し、
これを半導体基板表面と密着対向させて配置し、両者の
間に半導体基板側が低温となるように濃度勾配を設けて
熱処理するようにした方法である。
本発明によれば、結晶成長を行うべき半導体基板上に誘
電体膜等のマスクを形成することなく選択結晶成長が可
能になるため、マスク上の結晶成長、マスク・エツジ部
の異常成長及びマスクの変質といった問題が全く生じな
い。このため、選択結晶成長を含む素子化プロセスが容
易・簡略となり、プロセスの歩留りが向上する。この結
果、選択結晶成長を必要とする半導体素子のコスト低減
に有効である。また、マスク・エツジ部の異常成長が起
きないことから、この部分を横切っての電極配線が可能
となるため、デバイス設計の自由度を広げることができ
、デバイス特性の向上にも極めて有効である。
電体膜等のマスクを形成することなく選択結晶成長が可
能になるため、マスク上の結晶成長、マスク・エツジ部
の異常成長及びマスクの変質といった問題が全く生じな
い。このため、選択結晶成長を含む素子化プロセスが容
易・簡略となり、プロセスの歩留りが向上する。この結
果、選択結晶成長を必要とする半導体素子のコスト低減
に有効である。また、マスク・エツジ部の異常成長が起
きないことから、この部分を横切っての電極配線が可能
となるため、デバイス設計の自由度を広げることができ
、デバイス特性の向上にも極めて有効である。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例に係わる選択
気相成長方法を説明するためのもので、光導波路製造工
程を示す断面図である。まず、第１図（ａ）に示す如く
鏡面研磨したＧａＡＳ単結晶原料（固体原料）１１の表
面上に、ＳｉＮ！からなるマスク１２をプラズマＣｖＤ
法により８００［人］形成した後、フォトリソグラフィ
ー法によって、幅１０［μＴｒＬ］のストライブ状窓１
３を形成する。
気相成長方法を説明するためのもので、光導波路製造工
程を示す断面図である。まず、第１図（ａ）に示す如く
鏡面研磨したＧａＡＳ単結晶原料（固体原料）１１の表
面上に、ＳｉＮ！からなるマスク１２をプラズマＣｖＤ
法により８００［人］形成した後、フォトリソグラフィ
ー法によって、幅１０［μＴｒＬ］のストライブ状窓１
３を形成する。
次いで、第１図（ｂ）に示す如く、鏡面研磨したＧａＡ
ｓ単結晶基板（半導体基板）１４上にＧ ａｏ、ａ６Ａ
ｊ２ｏ、ｓｓ Ａ Ｓクラッド層１５を３〔μ７７
Ｌ］形成し、これを上記マスク１２を形成した単結晶原
料１１と密着して対向配置する。なお、クラッド層１５
の形成は、平坦な表面の得やすい有機金属気相成長法（
ＭＯＣＶＤ法）或いは分子線エピタキシー法（ＭＢＥ法
）を用いるのが望ましい。
ｓ単結晶基板（半導体基板）１４上にＧ ａｏ、ａ６Ａ
ｊ２ｏ、ｓｓ Ａ Ｓクラッド層１５を３〔μ７７
Ｌ］形成し、これを上記マスク１２を形成した単結晶原
料１１と密着して対向配置する。なお、クラッド層１５
の形成は、平坦な表面の得やすい有機金属気相成長法（
ＭＯＣＶＤ法）或いは分子線エピタキシー法（ＭＢＥ法
）を用いるのが望ましい。
次いで、上記のように密着対向して配置されたＧａＡＳ
原料１１及びＧａＡＳ基板１４を、第２図に示す如くグ
ラファイトホルダー２０．２１中に保持し、９００ ［
”Ｃ］の水素雰囲気中で２時間保持する。このとき、Ｇ
ａＡｓ基板１４の濃度がＧａＡｓ原料１１の濃度よりも
低くなるような濃度勾配を実現する。ここでは、２［℃
／α］とした。なお、基板１４の保持濃度、保持時間及
び濃度勾配の大きさによって結晶成長速度を制御するこ
とができる。
原料１１及びＧａＡＳ基板１４を、第２図に示す如くグ
ラファイトホルダー２０．２１中に保持し、９００ ［
”Ｃ］の水素雰囲気中で２時間保持する。このとき、Ｇ
ａＡｓ基板１４の濃度がＧａＡｓ原料１１の濃度よりも
低くなるような濃度勾配を実現する。ここでは、２［℃
／α］とした。なお、基板１４の保持濃度、保持時間及
び濃度勾配の大きさによって結晶成長速度を制御するこ
とができる。
上記の熱処理により、第１図（Ｃ）に示す如く単結晶原
料１１の一部が消費され、ＧａＡＳ基板１４上にＧａＡ
Ｓ光導波路層１６が選択的に成長された。即ち、ＧａＡ
Ｓ単結晶原料１１の表面に形成したＳｉＮマスク１２の
パターンに対応して、ＧａＡｎＡＳクラッド層１５上に
層幅５上［μｍ］、高さ３［μｍ］のストライブ状のＧ
ａＡＳ光導波路１６が形成された。このストライブ状光
導波路１６の両側面には、従来の選択結晶成長方法に見
られるような異常成長はなく、光導波路として好ましい
形状であった。
料１１の一部が消費され、ＧａＡＳ基板１４上にＧａＡ
Ｓ光導波路層１６が選択的に成長された。即ち、ＧａＡ
Ｓ単結晶原料１１の表面に形成したＳｉＮマスク１２の
パターンに対応して、ＧａＡｎＡＳクラッド層１５上に
層幅５上［μｍ］、高さ３［μｍ］のストライブ状のＧ
ａＡＳ光導波路１６が形成された。このストライブ状光
導波路１６の両側面には、従来の選択結晶成長方法に見
られるような異常成長はなく、光導波路として好ましい
形状であった。
かくして本実施例方法によれば、ＧａＡＳ基板１４（実
際にはＧａＡβＡｓクラッド層１５）上に１１１１体マ
スク等を形成することなく、ＧａＡＳ光導波路１１１６
を選択的に成長させることができる。このため、マスク
上に結晶成長、マスク・エツジ部の異常成長及びマスク
の変質といった問題を招くことなく、良好な結晶成長を
行うことができる。また、誘電体膜マスクが基板１４上
にないため、選択結晶成長後にマスクの変質が生じても
それを除去するプロセスの必要性はなく、先導波路製造
のプロセスが簡略になると同時に歩留りの向上をはかり
得る。
際にはＧａＡβＡｓクラッド層１５）上に１１１１体マ
スク等を形成することなく、ＧａＡＳ光導波路１１１６
を選択的に成長させることができる。このため、マスク
上に結晶成長、マスク・エツジ部の異常成長及びマスク
の変質といった問題を招くことなく、良好な結晶成長を
行うことができる。また、誘電体膜マスクが基板１４上
にないため、選択結晶成長後にマスクの変質が生じても
それを除去するプロセスの必要性はなく、先導波路製造
のプロセスが簡略になると同時に歩留りの向上をはかり
得る。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、結晶成長高温熱処理時の各種条件は、
成長すべき半導体層その他の仕様により適宜変更可能で
ある。この時の雰囲気は水素以外のガスであっても、真
空中であってもがまわない。また、用いる材料は、Ｇａ
Ａｓ／ＧａＡｎＡｓ系に限るものでな（、ＩｎＰ／Ｉｎ
ＧａＡｓｐ系等■−ｖ族化合物半導体、ｚｎｓ、ｚｎｓ
ｅ等■−■族化合物半導体、その他の材料に適用するこ
とも可能である。さらに、結晶成長原料を組成の異なる
多層構造としてお（ことにより、多層構造の選択結晶成
長を行うことが可能である。
はない。例えば、結晶成長高温熱処理時の各種条件は、
成長すべき半導体層その他の仕様により適宜変更可能で
ある。この時の雰囲気は水素以外のガスであっても、真
空中であってもがまわない。また、用いる材料は、Ｇａ
Ａｓ／ＧａＡｎＡｓ系に限るものでな（、ＩｎＰ／Ｉｎ
ＧａＡｓｐ系等■−ｖ族化合物半導体、ｚｎｓ、ｚｎｓ
ｅ等■−■族化合物半導体、その他の材料に適用するこ
とも可能である。さらに、結晶成長原料を組成の異なる
多層構造としてお（ことにより、多層構造の選択結晶成
長を行うことが可能である。
また、固体原料の表面に形成するマスクはＳｉＮに何等
限定されるものではなく、ＳｉＯ２゜Ａｆｆｉ２０：＋
等の誘電体を用いることができる。さらに、誘電体に限
らず、蒸気圧の十分低いもので、半導体基板や固体原料
を汚染しないものであれば用いることが可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
限定されるものではなく、ＳｉＯ２゜Ａｆｆｉ２０：＋
等の誘電体を用いることができる。さらに、誘電体に限
らず、蒸気圧の十分低いもので、半導体基板や固体原料
を汚染しないものであれば用いることが可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
第１図（ａ）〜（Ｃ）は本発明の一実施例に係わる選択
気相成長方法を説明するためのもので光導波ｍ製造工程
を示す断面図、第２図は上記実施例方法に使用したグラ
ファイトホルダーの二側を示す断面図、第３図（ａ＞（
ｂ）は従来の選択気相成長方法を説明するための断面図
である。 １１・・・ＧａＡＳ単結晶原料（固体原料）、１２・・
・ＳｉＮ膜マスク、１３・・・選択結晶成長窓、１４・
Ｇ ａ Ａ Ｓ基板、１５ ・” Ｇ ａｏ、ａｓ Ａ
Ｑｏ、ｓｓ Ａ Ｓクラッド層、１６−Ｇ ａ Ａ
ｓ光導波路、２０．２１・・・グラフ７イト・ホルダー
、３１・・・基板、３２・・・誘電体膜マスク、３３・
・・選択結晶成長窓、３４・・・選択結晶成長層、３５
・・・多結晶層、３６・・・異常成長部分。 出願人代理人 弁理士 鈴江武彦 ！Ａ４１０
気相成長方法を説明するためのもので光導波ｍ製造工程
を示す断面図、第２図は上記実施例方法に使用したグラ
ファイトホルダーの二側を示す断面図、第３図（ａ＞（
ｂ）は従来の選択気相成長方法を説明するための断面図
である。 １１・・・ＧａＡＳ単結晶原料（固体原料）、１２・・
・ＳｉＮ膜マスク、１３・・・選択結晶成長窓、１４・
Ｇ ａ Ａ Ｓ基板、１５ ・” Ｇ ａｏ、ａｓ Ａ
Ｑｏ、ｓｓ Ａ Ｓクラッド層、１６−Ｇ ａ Ａ
ｓ光導波路、２０．２１・・・グラフ７イト・ホルダー
、３１・・・基板、３２・・・誘電体膜マスク、３３・
・・選択結晶成長窓、３４・・・選択結晶成長層、３５
・・・多結晶層、３６・・・異常成長部分。 出願人代理人 弁理士 鈴江武彦 ！Ａ４１０
Claims (4)
- （１）固体原料表面上にマスクを選択形成する工程と、
上記固体原料をその表面を半導体基板表面と密着対向さ
せて配置する工程と、前記半導体基板が前記固体原料に
対して低温になるように濃度勾配を設けて熱処理する工
程とを含むことを特徴とする選択気相成長方法。 - （２）前記固体原料は、多層構造であることを特徴とす
る特許請求の範囲第１項記載の選択気相成長方法。 - （３）前記固体原料は、III−Ｖ族化合物半導体である
ことを特徴とする特許請求の範囲第１項記載の選択気相
成長方法。 - （４）前記固体原料及び半導体基板の各対向面は、それ
ぞれ鏡面研磨されていることを特徴とする特許請求の範
囲第１項記載の選択気相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147485A JPS61220321A (ja) | 1985-03-26 | 1985-03-26 | 選択気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147485A JPS61220321A (ja) | 1985-03-26 | 1985-03-26 | 選択気相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220321A true JPS61220321A (ja) | 1986-09-30 |
Family
ID=13172091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147485A Pending JPS61220321A (ja) | 1985-03-26 | 1985-03-26 | 選択気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481233A (en) * | 1987-09-22 | 1989-03-27 | Seiko Epson Corp | Selective growing method of selectively growing thin film of ii-vi compound semiconductor |
-
1985
- 1985-03-26 JP JP6147485A patent/JPS61220321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481233A (en) * | 1987-09-22 | 1989-03-27 | Seiko Epson Corp | Selective growing method of selectively growing thin film of ii-vi compound semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837182A (en) | Method of producing sheets of crystalline material | |
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| EP1045431B1 (en) | Method for producing a group III nitride compound semiconductor substrate | |
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JP3127624B2 (ja) | ヘテロエピタキシャル層の成長方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US5328549A (en) | Method of producing sheets of crystalline material and devices made therefrom | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPH05251339A (ja) | 半導体基板およびその製造方法 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPH04260321A (ja) | ヘテロエピタキシャル層の成長法 | |
| JPS61220321A (ja) | 選択気相成長方法 | |
| JPH06291058A (ja) | 半導体基板の製造方法 | |
| JPS60145625A (ja) | 半導体装置の製造方法 | |
| JPH0419700B2 (ja) | ||
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPH01107515A (ja) | 半導体素子の製造方法 | |
| JPH02152221A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61198789A (ja) | 光半導体素子の連続製造方法 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JPS62119939A (ja) | 半導体用絶縁基板 | |
| JPH06232045A (ja) | 結晶基板の製造方法 |