JPH04361180A - デバッグ用プログラム作成方法 - Google Patents
デバッグ用プログラム作成方法Info
- Publication number
- JPH04361180A JPH04361180A JP3136907A JP13690791A JPH04361180A JP H04361180 A JPH04361180 A JP H04361180A JP 3136907 A JP3136907 A JP 3136907A JP 13690791 A JP13690791 A JP 13690791A JP H04361180 A JPH04361180 A JP H04361180A
- Authority
- JP
- Japan
- Prior art keywords
- program
- monitor
- test
- test head
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims abstract description 87
- 238000005259 measurement Methods 0.000 claims abstract description 57
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000012790 confirmation Methods 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 11
- 230000037431 insertion Effects 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 description 14
- 102000005591 NIMA-Interacting Peptidylprolyl Isomerase Human genes 0.000 description 10
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 10
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 6
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 6
- 102100023396 Protein MON2 homolog Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101000624382 Homo sapiens Protein MON2 homolog Proteins 0.000 description 3
- 101150098959 MON1 gene Proteins 0.000 description 3
- 101100291875 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) apg-13 gene Proteins 0.000 description 3
- 101150087393 PIN3 gene Proteins 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 101100457849 Caenorhabditis elegans mon-2 gene Proteins 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、半導体集積回路等の
電子回路測定装置及び電子回路測定装置においてデバッ
グ作業を行うデバッグ用プログラムを作成する方法に関
する。
電子回路測定装置及び電子回路測定装置においてデバッ
グ作業を行うデバッグ用プログラムを作成する方法に関
する。
【0002】
【従来の技術】図5に従来のこの種の測定装置の構成を
示す。半導体集積回路等の被測定回路4が測定用周辺回
路5にセットされている。電子回路測定装置1は複数の
電源R1〜R4を有しており、これらの電源R1〜R4
が周辺回路5に設けられたスイッチSW1〜SW4を介
してそれぞれ被測定回路4のピンP1〜P4に接続され
ている。周辺回路5には被測定回路4のピンP2とグラ
ウンドとの間に接続されたスイッチSWaが設けられて
いる。電子回路測定装置1にはさらに周辺回路5のスイ
ッチSW1〜SW4及びSWaのオン/オフを制御する
周辺回路制御部2と、この周辺回路制御部2及び電源R
1〜R4をプログラムにより制御するテスタコントロー
ラ3とが設けられている。なお、周辺回路5は、測定仕
様を実現する上で、電子回路測定装置1では不可能な場
合、あるいは可能であっても測定上不都合な場合に被測
定回路4の周辺に付加されるものである。
示す。半導体集積回路等の被測定回路4が測定用周辺回
路5にセットされている。電子回路測定装置1は複数の
電源R1〜R4を有しており、これらの電源R1〜R4
が周辺回路5に設けられたスイッチSW1〜SW4を介
してそれぞれ被測定回路4のピンP1〜P4に接続され
ている。周辺回路5には被測定回路4のピンP2とグラ
ウンドとの間に接続されたスイッチSWaが設けられて
いる。電子回路測定装置1にはさらに周辺回路5のスイ
ッチSW1〜SW4及びSWaのオン/オフを制御する
周辺回路制御部2と、この周辺回路制御部2及び電源R
1〜R4をプログラムにより制御するテスタコントロー
ラ3とが設けられている。なお、周辺回路5は、測定仕
様を実現する上で、電子回路測定装置1では不可能な場
合、あるいは可能であっても測定上不都合な場合に被測
定回路4の周辺に付加されるものである。
【0003】このような測定装置を用いて例えば次の表
1に示す測定仕様書に基づく被測定回路4の特性の良否
を判定する場合について考える。
1に示す測定仕様書に基づく被測定回路4の特性の良否
を判定する場合について考える。
【表1】
表1のうち例えば測定番号1及び2のリーク電流1及び
リーク電流2の測定を行うためには、それぞれ次のテス
トプログラムTEST1及びTEST2が必要となる。
リーク電流2の測定を行うためには、それぞれ次のテス
トプログラムTEST1及びTEST2が必要となる。
【0004】
TEST1:リーク電流1
SET SW1=ON,SW3=ONSET PI
N1=0.4V,MEAS.MODE=ISET P
IN3=0V MEAS PIN1 JUDGE LO 1μA,HI 3μATES
T2:リーク電流2 SET SW2=ON,SW1=OFFSET P
IN1=OFF SET PIN2=0.4V,MEAS.MODE=
IMEAS PIN2 JUDGE LO 2μA,HI 4μA
N1=0.4V,MEAS.MODE=ISET P
IN3=0V MEAS PIN1 JUDGE LO 1μA,HI 3μATES
T2:リーク電流2 SET SW2=ON,SW1=OFFSET P
IN1=OFF SET PIN2=0.4V,MEAS.MODE=
IMEAS PIN2 JUDGE LO 2μA,HI 4μA
【00
05】これらのテストプログラムは、電子回路測定装置
1のテスタコントローラ3で実行可能な一連のシーケン
ス制御を含んでいる。これらのテストプログラムに基づ
いて電子回路測定装置1の周辺回路制御部2により周辺
回路5のスイッチSW1〜SW4及びSWaがオン/オ
フ制御されると共に電源R1〜R4から電気信号が被測
定回路4に供給され、次に被測定回路4からの出力信号
を測定して良否判定が行われる。例えば、TEST1の
リーク電流1の測定においては、まずスイッチSW1及
びSW3が閉じられ、被測定回路4のピンP1に接続さ
れている電源R1により0.4Vの電圧印加が行われ、
電流を測定するモードが設定される。次に、被測定回路
4のピンP3に接続されている電源R3を0Vに設定し
てピンP1を流れる電流が測定される。
05】これらのテストプログラムは、電子回路測定装置
1のテスタコントローラ3で実行可能な一連のシーケン
ス制御を含んでいる。これらのテストプログラムに基づ
いて電子回路測定装置1の周辺回路制御部2により周辺
回路5のスイッチSW1〜SW4及びSWaがオン/オ
フ制御されると共に電源R1〜R4から電気信号が被測
定回路4に供給され、次に被測定回路4からの出力信号
を測定して良否判定が行われる。例えば、TEST1の
リーク電流1の測定においては、まずスイッチSW1及
びSW3が閉じられ、被測定回路4のピンP1に接続さ
れている電源R1により0.4Vの電圧印加が行われ、
電流を測定するモードが設定される。次に、被測定回路
4のピンP3に接続されている電源R3を0Vに設定し
てピンP1を流れる電流が測定される。
【0006】
【発明が解決しようとする課題】ところで、実際に測定
を実行するに先立って、テストプログラムにより設定さ
れる測定条件が測定仕様書に示されている測定条件を満
たしているか否かを確認するデバッグ作業が必要となる
。図4に示した従来の測定装置では、被測定回路4の各
ピンP1〜P4にオシロスコープ等の波形観測装置を接
続してこれにより各ピンP1〜P4における電気的状態
を確認していた。このため、一つのテスト項目の測定条
件が設定される毎にテストプログラムの実行を中断して
デバッグ作業を行わなければならず、またこのデバッグ
作業が人手に委ねられていたので、デバッグ作業に多大
の時間と手間を要するという問題点があった。さらに、
デバッグ作業者によりデバッグの品質レベルが変動する
という問題点もあった。この発明はこのような問題点を
解消するためになされたもので、安定した品質のデバッ
グ作業を効率よく行うことができる半導体測定装置を提
供することを目的とする。また、この発明は、デバッグ
作業を自動的に行うことができるデバッグ用プログラム
を作成する方法を提供することをも目的とする。
を実行するに先立って、テストプログラムにより設定さ
れる測定条件が測定仕様書に示されている測定条件を満
たしているか否かを確認するデバッグ作業が必要となる
。図4に示した従来の測定装置では、被測定回路4の各
ピンP1〜P4にオシロスコープ等の波形観測装置を接
続してこれにより各ピンP1〜P4における電気的状態
を確認していた。このため、一つのテスト項目の測定条
件が設定される毎にテストプログラムの実行を中断して
デバッグ作業を行わなければならず、またこのデバッグ
作業が人手に委ねられていたので、デバッグ作業に多大
の時間と手間を要するという問題点があった。さらに、
デバッグ作業者によりデバッグの品質レベルが変動する
という問題点もあった。この発明はこのような問題点を
解消するためになされたもので、安定した品質のデバッ
グ作業を効率よく行うことができる半導体測定装置を提
供することを目的とする。また、この発明は、デバッグ
作業を自動的に行うことができるデバッグ用プログラム
を作成する方法を提供することをも目的とする。
【0007】
【課題を解決するための手段】この発明に係る半導体測
定装置は、被測定回路が挿着される挿着部を有する測定
用テストヘッドと、デバッグ作業時に前記測定用テスト
ヘッドの挿着部に挿着されるモニタ端子を有するモニタ
用テストヘッドと、前記測定用テストヘッドに接続され
る測定用電源手段と、前記モニタ用テストヘッドに接続
されるモニタ用電源手段と、前記測定用テストヘッド及
び前記モニタ用テストヘッドの双方に接続される電気信
号測定手段と、前記測定用電源手段、前記モニタ用電源
手段及び前記電気信号測定手段を制御すると共に被測定
回路の測定実行時には前記測定用テストヘッドからの出
力信号を前記電気信号測定手段に測定させ、デバッグ作
業時には前記モニタ用テストヘッドからの出力信号を前
記電気信号測定手段に測定させる制御手段とを備えたも
のである。また、この発明に係るデバッグ用プログラム
作成方法は、テストプログラムから測定時の設定条件を
抽出するための抽出キーを定義し、抽出キーにより抽出
された設定条件を確認するための確認条件を定義し、確
認条件に基づいて設定条件を判定するモニタプログラム
を生成し、テストプログラムにモニタプログラムへ分岐
するための分岐指令を付加し、モニタプログラムにテス
トプログラムへ再帰するための再帰指令を付加する方法
である。
定装置は、被測定回路が挿着される挿着部を有する測定
用テストヘッドと、デバッグ作業時に前記測定用テスト
ヘッドの挿着部に挿着されるモニタ端子を有するモニタ
用テストヘッドと、前記測定用テストヘッドに接続され
る測定用電源手段と、前記モニタ用テストヘッドに接続
されるモニタ用電源手段と、前記測定用テストヘッド及
び前記モニタ用テストヘッドの双方に接続される電気信
号測定手段と、前記測定用電源手段、前記モニタ用電源
手段及び前記電気信号測定手段を制御すると共に被測定
回路の測定実行時には前記測定用テストヘッドからの出
力信号を前記電気信号測定手段に測定させ、デバッグ作
業時には前記モニタ用テストヘッドからの出力信号を前
記電気信号測定手段に測定させる制御手段とを備えたも
のである。また、この発明に係るデバッグ用プログラム
作成方法は、テストプログラムから測定時の設定条件を
抽出するための抽出キーを定義し、抽出キーにより抽出
された設定条件を確認するための確認条件を定義し、確
認条件に基づいて設定条件を判定するモニタプログラム
を生成し、テストプログラムにモニタプログラムへ分岐
するための分岐指令を付加し、モニタプログラムにテス
トプログラムへ再帰するための再帰指令を付加する方法
である。
【0008】
【作用】この発明に係る半導体測定装置においては、デ
バッグ作業時にモニタ用テストヘッドのモニタ端子が被
測定回路の代わりに測定用テストヘッドの挿着部に挿着
され、モニタ用テストヘッドからの出力信号を電気信号
測定手段で測定することにより測定実行のための条件設
定が正しく行われたか否かがモニタされる。また、この
発明に係るデバッグ用プログラム作成方法においては、
テストプログラムから測定時の設定条件を抽出するため
の抽出キーが定義されると共に抽出キーにより抽出され
た設定条件を確認するための確認条件が定義され、確認
条件に基づいて設定条件を判定するモニタプログラムが
生成され、テストプログラムにモニタプログラムへ分岐
するための分岐指令が付加される一方、モニタプログラ
ムにはテストプログラムへ再帰するための再帰指令が付
加される。
バッグ作業時にモニタ用テストヘッドのモニタ端子が被
測定回路の代わりに測定用テストヘッドの挿着部に挿着
され、モニタ用テストヘッドからの出力信号を電気信号
測定手段で測定することにより測定実行のための条件設
定が正しく行われたか否かがモニタされる。また、この
発明に係るデバッグ用プログラム作成方法においては、
テストプログラムから測定時の設定条件を抽出するため
の抽出キーが定義されると共に抽出キーにより抽出され
た設定条件を確認するための確認条件が定義され、確認
条件に基づいて設定条件を判定するモニタプログラムが
生成され、テストプログラムにモニタプログラムへ分岐
するための分岐指令が付加される一方、モニタプログラ
ムにはテストプログラムへ再帰するための再帰指令が付
加される。
【0009】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図1はこの発明の一実施例に係る半導体測
定装置を示すブロック図である。テスタコントローラ1
1に電圧/電流源S1〜S24、電圧計12、AC信号
発生器13及びAC信号測定器14が接続されている。 電圧/電流源S1〜S24はそれぞれスイッチC1〜C
24及びピン・マトリックス15を介してマルチ・プレ
クサ16に接続されている。また、電圧計12、AC信
号発生器13及びAC信号測定器14はそれぞれスイッ
チC25〜C27を介してマルチ・プレクサ16に接続
されている。マルチ・プレクサ16には、被測定回路を
測定するための測定用テストヘッド17と測定条件の確
認のために用いられるモニタ用テストヘッド18とが接
続されている。測定用テストヘッド17には周辺回路1
9が設けられ、この周辺回路19に被測定回路を挿着す
るための挿着部20が形成されている。挿着部20に被
測定回路を挿着すると、被測定回路の各ピンP1〜P4
が周辺回路19の各端子に接続されるようになっている
。モニタ用テストヘッド18には被測定回路と同一の形
状に形成されると共に被測定回路の各ピンP1〜P4と
同一の配置でピンP11〜P14が形成されたモニタ端
子21が設けられている。すなわち、モニタ用テストヘ
ッド18のモニタ端子21を測定用テストヘッド17の
挿着部20に挿着することにより、周辺回路19の各端
子とモニタ端子の各ピンP11〜P14とが接続される
。
て説明する。図1はこの発明の一実施例に係る半導体測
定装置を示すブロック図である。テスタコントローラ1
1に電圧/電流源S1〜S24、電圧計12、AC信号
発生器13及びAC信号測定器14が接続されている。 電圧/電流源S1〜S24はそれぞれスイッチC1〜C
24及びピン・マトリックス15を介してマルチ・プレ
クサ16に接続されている。また、電圧計12、AC信
号発生器13及びAC信号測定器14はそれぞれスイッ
チC25〜C27を介してマルチ・プレクサ16に接続
されている。マルチ・プレクサ16には、被測定回路を
測定するための測定用テストヘッド17と測定条件の確
認のために用いられるモニタ用テストヘッド18とが接
続されている。測定用テストヘッド17には周辺回路1
9が設けられ、この周辺回路19に被測定回路を挿着す
るための挿着部20が形成されている。挿着部20に被
測定回路を挿着すると、被測定回路の各ピンP1〜P4
が周辺回路19の各端子に接続されるようになっている
。モニタ用テストヘッド18には被測定回路と同一の形
状に形成されると共に被測定回路の各ピンP1〜P4と
同一の配置でピンP11〜P14が形成されたモニタ端
子21が設けられている。すなわち、モニタ用テストヘ
ッド18のモニタ端子21を測定用テストヘッド17の
挿着部20に挿着することにより、周辺回路19の各端
子とモニタ端子の各ピンP11〜P14とが接続される
。
【0010】電圧/電流源S1〜S24のうち電圧/電
流源S1〜S12と、電圧計12と、AC信号発生器1
3と、AC信号測定器14とはマルチ・プレクサ16に
より測定用テストヘッド17の周辺回路19に接続され
る。一方、モニタ用テストヘッド18には、電圧/電流
源S1〜S24のうち電圧/電流源S13〜S24と、
測定を目的とした電圧計12及びAC信号測定器14が
マルチ・プレクサ16により接続されている。すなわち
、この半導体測定装置が有するハードウエア・リソース
は測定用とモニタ用とに分割して使用される。また、電
圧/電流源S1〜S12により測定用電源手段が、電圧
/電流源S13〜S24によりモニタ用電源手段が、電
圧計12及びAC信号測定器14により電気信号測定手
段が、テスタコントローラ11により制御手段がそれぞ
れ構成されている。
流源S1〜S12と、電圧計12と、AC信号発生器1
3と、AC信号測定器14とはマルチ・プレクサ16に
より測定用テストヘッド17の周辺回路19に接続され
る。一方、モニタ用テストヘッド18には、電圧/電流
源S1〜S24のうち電圧/電流源S13〜S24と、
測定を目的とした電圧計12及びAC信号測定器14が
マルチ・プレクサ16により接続されている。すなわち
、この半導体測定装置が有するハードウエア・リソース
は測定用とモニタ用とに分割して使用される。また、電
圧/電流源S1〜S12により測定用電源手段が、電圧
/電流源S13〜S24によりモニタ用電源手段が、電
圧計12及びAC信号測定器14により電気信号測定手
段が、テスタコントローラ11により制御手段がそれぞ
れ構成されている。
【0011】次に、この実施例の動作について説明する
。ここでは、上述した表1のうち測定番号1及び2のリ
ーク電流1及びリーク電流2の測定を行う場合について
考える。この測定を行うためには、次のようなテストプ
ログラムが必要となる。
。ここでは、上述した表1のうち測定番号1及び2のリ
ーク電流1及びリーク電流2の測定を行う場合について
考える。この測定を行うためには、次のようなテストプ
ログラムが必要となる。
【0012】
実行行番号 プログラム記述
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=O
N 30 SET PIN1=0.
4V,MEAS.MODE=I 40
SET PIN3=0V 50
MEAS PIN1 60 JUD
GE LO 1μA,HI 3μA
70 TEST2:リーク電流2 8
0 SET PIN1=OFF 9
0 SET PIN2=0.4V,MEAS.
MODE=I 100 MEAS PI
N2 110 JUDGE LO 2
μA,HI 4μA
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=O
N 30 SET PIN1=0.
4V,MEAS.MODE=I 40
SET PIN3=0V 50
MEAS PIN1 60 JUD
GE LO 1μA,HI 3μA
70 TEST2:リーク電流2 8
0 SET PIN1=OFF 9
0 SET PIN2=0.4V,MEAS.
MODE=I 100 MEAS PI
N2 110 JUDGE LO 2
μA,HI 4μA
【0013】このテストプログラ
ムに基づいて、測定条件を確認するためのデバッグ用プ
ログラムの作成を行う。ここで、図2に示されるフロー
チャートを参照してデバッグ用プログラムを作成する方
法について説明する。まず、ステップ31でこのテスト
プログラムの読み込みを行う。例えば、TEST1で示
されるリーク電流1の測定のプログラムにおいてデバッ
グを実施する場合には、実行行番号30及び40の内容
を確認する必要があり、これらの行番号を抽出するため
にステップ32で「SET PIN」を設定条件抽出
キーとして定義する。この実行行番号30及び40の内
容確認のタイミングを実行行番号60におけるピンP1
の電流値判定の後とし、ステップ33で実行行番号60
の次にモニタプログラムへの分岐指令を挿入する。
ムに基づいて、測定条件を確認するためのデバッグ用プ
ログラムの作成を行う。ここで、図2に示されるフロー
チャートを参照してデバッグ用プログラムを作成する方
法について説明する。まず、ステップ31でこのテスト
プログラムの読み込みを行う。例えば、TEST1で示
されるリーク電流1の測定のプログラムにおいてデバッ
グを実施する場合には、実行行番号30及び40の内容
を確認する必要があり、これらの行番号を抽出するため
にステップ32で「SET PIN」を設定条件抽出
キーとして定義する。この実行行番号30及び40の内
容確認のタイミングを実行行番号60におけるピンP1
の電流値判定の後とし、ステップ33で実行行番号60
の次にモニタプログラムへの分岐指令を挿入する。
【0014】続くステップ34で確認の条件の定義を行
う。例えば、電圧印加の確認では該当端子の電圧測定、
端子条件がオープンの場合には定電流印加時のクランプ
電圧測定とする。表1の各測定項目に対する確認条件を
以下の表2に示す。
う。例えば、電圧印加の確認では該当端子の電圧測定、
端子条件がオープンの場合には定電流印加時のクランプ
電圧測定とする。表1の各測定項目に対する確認条件を
以下の表2に示す。
【表2】
また、条件設定が適切であるか否かは、例えば設定値±
0.04Vの範囲で判定する。この確認条件の定義に基
づいてステップ35でモニタプログラムが生成され、ス
テップ36でモニタプログラムの末尾にテストプログラ
ムへの再帰指令が追加される。
0.04Vの範囲で判定する。この確認条件の定義に基
づいてステップ35でモニタプログラムが生成され、ス
テップ36でモニタプログラムの末尾にテストプログラ
ムへの再帰指令が追加される。
【0015】その後、ステップ37で全てのモニタプロ
グラムの生成が完了したか否かが判定され、完了するま
でステップ33〜37が繰り返される。そして、ステッ
プ37で全てのモニタプログラムの生成が完了したと判
定されると、ステップ38でデバッグ用プログラム実行
モードを選択するためのモード選択記述プログラムを追
加し、これによりデバッグ用プログラムを完成する。ス
テップ39では、作成されたデバッグ用プログラムが、
使用しようとする電子回路測定装置で実行可能な形で出
力される。ここで、上述したテストプログラムに対応し
て実際に作成されたデバッグ用プログラムを以下に示す
。
グラムの生成が完了したか否かが判定され、完了するま
でステップ33〜37が繰り返される。そして、ステッ
プ37で全てのモニタプログラムの生成が完了したと判
定されると、ステップ38でデバッグ用プログラム実行
モードを選択するためのモード選択記述プログラムを追
加し、これによりデバッグ用プログラムを完成する。ス
テップ39では、作成されたデバッグ用プログラムが、
使用しようとする電子回路測定装置で実行可能な形で出
力される。ここで、上述したテストプログラムに対応し
て実際に作成されたデバッグ用プログラムを以下に示す
。
【0016】
実行行番号 プログラム記述
5 SET MODE=?
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=ON
30 SET PIN1=0.4
V,MEAS.MODE=I 40
SET PIN3=0V 50 M
EAS PIN1 60 JUDG
E LO 1μA,HI 3μA 6
4 IF MODE=1 THEN GO
TO TEST2 65 GOTO
MON1 66 COND1:
70 TEST2:リーク電流2
80 SET PIN1=OFF
90 SET PIN2=0.4V,
MEAS.MODE=I 100 MEA
S PIN2 110 JUDGE
LO 2μA,HI 4μA 114
IF MODE=1 THEN GOTO
TEST3 115 GOTO MON
2 116 COND2: 1000 MON1: 1010 SET PIN11 MEA
S.MODE=V 1020 MEAS P
IN11 1030 JUDGE LO
0.36V,HI 0.44V 1040
SET PIN11=OFF 1050 S
ET PIN13 MEAS.MODE=V 1
060 MEAS PIN13 1070
JUDGE LO −0.04V,HI
0.04V 1080 GOTO COND
1 2000 MON2: 2010 SET PIN11 0.1
μA MEAS.MODE=V
CLAMP=1V 2020 MEA
S PIN11 2030 JUDGE
LO 0.96V,HI 1.04V 2040
SET PIN11=OFF 2050
SET PIN12 MEAS.MODE=
V 2060 MEAS PIN12 2
070 JUDGE LO 0.36V,H
I 0.44V 2080 GOTO C
OND2
5 SET MODE=?
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=ON
30 SET PIN1=0.4
V,MEAS.MODE=I 40
SET PIN3=0V 50 M
EAS PIN1 60 JUDG
E LO 1μA,HI 3μA 6
4 IF MODE=1 THEN GO
TO TEST2 65 GOTO
MON1 66 COND1:
70 TEST2:リーク電流2
80 SET PIN1=OFF
90 SET PIN2=0.4V,
MEAS.MODE=I 100 MEA
S PIN2 110 JUDGE
LO 2μA,HI 4μA 114
IF MODE=1 THEN GOTO
TEST3 115 GOTO MON
2 116 COND2: 1000 MON1: 1010 SET PIN11 MEA
S.MODE=V 1020 MEAS P
IN11 1030 JUDGE LO
0.36V,HI 0.44V 1040
SET PIN11=OFF 1050 S
ET PIN13 MEAS.MODE=V 1
060 MEAS PIN13 1070
JUDGE LO −0.04V,HI
0.04V 1080 GOTO COND
1 2000 MON2: 2010 SET PIN11 0.1
μA MEAS.MODE=V
CLAMP=1V 2020 MEA
S PIN11 2030 JUDGE
LO 0.96V,HI 1.04V 2040
SET PIN11=OFF 2050
SET PIN12 MEAS.MODE=
V 2060 MEAS PIN12 2
070 JUDGE LO 0.36V,H
I 0.44V 2080 GOTO C
OND2
【0017】このデバッグ用プログラムは、上
述したテストプログラムに実行行番号1000〜108
0及び2000〜2080のモニタプログラムを付加す
ると共にテスト実行モード及びデバッグモードのいずれ
かを選択するための実行行番号5と、モニタプログラム
への分岐及び再帰のための実行行番号64〜66及び1
14〜116を付加したものである。実行行番号100
0〜1080及び2000〜2080のモニタプログラ
ムは、それぞれ表1に示したリーク電流1及びリーク電
流2の各測定項目に対する設定条件が満たされているか
否かを判定するものである。なお、上記のデバッグ用プ
ログラムでは、モニタ端子21の各ピンP11〜P14
における電圧値の判定の許容範囲が±0.04Vに設定
されている。このデバッグ用プログラムを作成した後、
モニタ用テストヘッド18のモニタ端子21を測定用テ
ストヘッド17の挿着部20に挿着し、この状態でデバ
ッグ用プログラムを実行させる。
述したテストプログラムに実行行番号1000〜108
0及び2000〜2080のモニタプログラムを付加す
ると共にテスト実行モード及びデバッグモードのいずれ
かを選択するための実行行番号5と、モニタプログラム
への分岐及び再帰のための実行行番号64〜66及び1
14〜116を付加したものである。実行行番号100
0〜1080及び2000〜2080のモニタプログラ
ムは、それぞれ表1に示したリーク電流1及びリーク電
流2の各測定項目に対する設定条件が満たされているか
否かを判定するものである。なお、上記のデバッグ用プ
ログラムでは、モニタ端子21の各ピンP11〜P14
における電圧値の判定の許容範囲が±0.04Vに設定
されている。このデバッグ用プログラムを作成した後、
モニタ用テストヘッド18のモニタ端子21を測定用テ
ストヘッド17の挿着部20に挿着し、この状態でデバ
ッグ用プログラムを実行させる。
【0018】ここで、デバッグ用プログラムにおける処
理の流れを図3に示す。まず、ステップ41で測定しよ
うとする項目の測定条件を設定し、ステップ42でデバ
ッグモードか否かを判定する。判定の結果デバッグモー
ドであれば、ステップ43に進んでモニタプログラムを
実行した後、ステップ44で次の測定項目のテストへ進
む。そして、ステップ45で全ての測定項目のテストを
終了したことを確認するまで、ステップ41〜44を繰
り返す。ステップ45で全てのテストが終了したことを
確認すると、ステップ46でテストにより得られたデー
タを出力する。なお、デバッグ作業を行う際には、この
実施例の測定装置はデバッグモードに設定されるため、
ステップ42に引き続いてステップ43でモニタプログ
ラムの実行が行われる。
理の流れを図3に示す。まず、ステップ41で測定しよ
うとする項目の測定条件を設定し、ステップ42でデバ
ッグモードか否かを判定する。判定の結果デバッグモー
ドであれば、ステップ43に進んでモニタプログラムを
実行した後、ステップ44で次の測定項目のテストへ進
む。そして、ステップ45で全ての測定項目のテストを
終了したことを確認するまで、ステップ41〜44を繰
り返す。ステップ45で全てのテストが終了したことを
確認すると、ステップ46でテストにより得られたデー
タを出力する。なお、デバッグ作業を行う際には、この
実施例の測定装置はデバッグモードに設定されるため、
ステップ42に引き続いてステップ43でモニタプログ
ラムの実行が行われる。
【0019】このようにしてデバッグ作業が行われるが
、ステップ46で出力されたデータのうち、モニタプロ
グラムのルーチン内の良否判定のみ採用され、テストプ
ログラム内の良否判定結果はこの動作モードにおいては
無視される。なお、上述したデバッグ用プログラムはテ
スト実行時においてもそのまま使用される。この場合、
半導体測定装置はテスト実行モードに設定され、図3の
ステップ42でデバッグモードではないと判定されてス
テップ43のモニタプログラムの実行を行うことなくス
テップ44に進む。図1に示される電圧計12及びAC
信号測定器14は、デバッグ作業時のモニタ及びテスト
実行時の測定の双方に共用される。
、ステップ46で出力されたデータのうち、モニタプロ
グラムのルーチン内の良否判定のみ採用され、テストプ
ログラム内の良否判定結果はこの動作モードにおいては
無視される。なお、上述したデバッグ用プログラムはテ
スト実行時においてもそのまま使用される。この場合、
半導体測定装置はテスト実行モードに設定され、図3の
ステップ42でデバッグモードではないと判定されてス
テップ43のモニタプログラムの実行を行うことなくス
テップ44に進む。図1に示される電圧計12及びAC
信号測定器14は、デバッグ作業時のモニタ及びテスト
実行時の測定の双方に共用される。
【0020】図4に示す半導体測定装置のように、モニ
タ専用のモニタ用電圧/電流源29を設けることもでき
る。この半導体測定装置では、電圧/電流源S1〜S2
4の全てが測定用テストヘッド17に接続される一方、
モニタ用電圧/電流源29がモニタ用テストヘッド28
に接続されている。モニタ用テストヘッド28内にはモ
ニタ用電圧/電流源29とモニタ端子21の各ピンとを
選択的に接続するマトリックス状の切り替えスイッチ2
8aが設けられている。また、電圧計12及びAC信号
測定器14がそれぞれスイッチC28及びC29を介し
てモニタ用テストヘッド28のモニタ端子21に接続さ
れている。スイッチ28a、C28及びC29は、テス
タコントローラ11により開閉制御される。
タ専用のモニタ用電圧/電流源29を設けることもでき
る。この半導体測定装置では、電圧/電流源S1〜S2
4の全てが測定用テストヘッド17に接続される一方、
モニタ用電圧/電流源29がモニタ用テストヘッド28
に接続されている。モニタ用テストヘッド28内にはモ
ニタ用電圧/電流源29とモニタ端子21の各ピンとを
選択的に接続するマトリックス状の切り替えスイッチ2
8aが設けられている。また、電圧計12及びAC信号
測定器14がそれぞれスイッチC28及びC29を介し
てモニタ用テストヘッド28のモニタ端子21に接続さ
れている。スイッチ28a、C28及びC29は、テス
タコントローラ11により開閉制御される。
【0021】なお、電子回路測定装置のハードウエア構
成として、任意の端子に切り替えて接続可能な定電圧印
加/電流測定及び定電流印加/電圧測定のモニタ専用の
機能を備えている場合には、テストプログラムに設定条
件抽出キーが現れる毎にモニタプログラムに分岐し、モ
ニタプログラムで確認した後にテストプログラムに再帰
するようにしてもよい。このようにして上記テストプロ
グラムのTEST1:リーク電流1に対応して作成され
たデバッグ用プログラムを以下に示す。
成として、任意の端子に切り替えて接続可能な定電圧印
加/電流測定及び定電流印加/電圧測定のモニタ専用の
機能を備えている場合には、テストプログラムに設定条
件抽出キーが現れる毎にモニタプログラムに分岐し、モ
ニタプログラムで確認した後にテストプログラムに再帰
するようにしてもよい。このようにして上記テストプロ
グラムのTEST1:リーク電流1に対応して作成され
たデバッグ用プログラムを以下に示す。
【0022】
実行行番号 プログラム記述
5 SET MODE=?
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=ON
30 SET PIN1=0.4
V,MEAS.MODE=I 35
GOSUB MON1 40 SE
T PIN3=0V 45 GOS
UB MON2 50 MEAS
PIN1 60 JUDGE L
O 1μA,HI 3μA 1000 M
ON1: 1010 CONNECT MON T
O PIN1 1020 JUDGE L
O 0.36V,HI 0.44V 1030
RETURN 1100 MON2: 1110 CONNECT MON T
O PIN2 1120 JUDGE L
O 0.36V,HI 0.44V 1130
RETURN
5 SET MODE=?
10 TEST1:リーク電流1
20 SET SW1=ON,SW3=ON
30 SET PIN1=0.4
V,MEAS.MODE=I 35
GOSUB MON1 40 SE
T PIN3=0V 45 GOS
UB MON2 50 MEAS
PIN1 60 JUDGE L
O 1μA,HI 3μA 1000 M
ON1: 1010 CONNECT MON T
O PIN1 1020 JUDGE L
O 0.36V,HI 0.44V 1030
RETURN 1100 MON2: 1110 CONNECT MON T
O PIN2 1120 JUDGE L
O 0.36V,HI 0.44V 1130
RETURN
【0023】このデバッグ用プログラムにおいて、実行
行番号30の設定条件に対しては実行行番号35でモニ
タプログラムMON1(実行行番号1000〜1030
)に分岐し、実行行番号1020で設定条件を判定して
いる。一方、実行行番号40の設定条件に対しては実行
行番号45でモニタプログラムMON2(実行行番号1
100〜1130)に分岐し、実行行番号1120で設
定条件を判定している。
行番号30の設定条件に対しては実行行番号35でモニ
タプログラムMON1(実行行番号1000〜1030
)に分岐し、実行行番号1020で設定条件を判定して
いる。一方、実行行番号40の設定条件に対しては実行
行番号45でモニタプログラムMON2(実行行番号1
100〜1130)に分岐し、実行行番号1120で設
定条件を判定している。
【0024】
【発明の効果】以上説明したように、この発明に係る半
導体測定装置は、被測定回路が挿着される挿着部を有す
る測定用テストヘッドと、デバッグ作業時に前記測定用
テストヘッドの挿着部に挿着されるモニタ端子を有する
モニタ用テストヘッドと、前記測定用テストヘッドに接
続される測定用電源手段と、前記モニタ用テストヘッド
に接続されるモニタ用電源手段と、前記測定用テストヘ
ッド及び前記モニタ用テストヘッドの双方に接続される
電気信号測定手段と、前記測定用電源手段、前記モニタ
用電源手段及び前記電気信号測定手段を制御すると共に
被測定回路の測定実行時には前記測定用テストヘッドか
らの出力信号を前記電気信号測定手段に測定させ、デバ
ッグ作業時には前記モニタ用テストヘッドからの出力信
号を前記電気信号測定手段に測定させる制御手段とを備
えているので、安定した品質のデバッグ作業を効率よく
行うことが可能となる。また、この発明に係るデバッグ
用プログラム作成方法は、テストプログラムから測定時
の設定条件を抽出するための抽出キーを定義し、抽出キ
ーにより抽出された設定条件を確認するための確認条件
を定義し、確認条件に基づいて設定条件を判定するモニ
タプログラムを生成し、テストプログラムにモニタプロ
グラムへ分岐するための分岐指令を付加し、モニタプロ
グラムにテストプログラムへ再帰するための再帰指令を
付加する方法であるので、自動的にデバッグ作業を行う
デバッグ用プログラムを作成することができる。
導体測定装置は、被測定回路が挿着される挿着部を有す
る測定用テストヘッドと、デバッグ作業時に前記測定用
テストヘッドの挿着部に挿着されるモニタ端子を有する
モニタ用テストヘッドと、前記測定用テストヘッドに接
続される測定用電源手段と、前記モニタ用テストヘッド
に接続されるモニタ用電源手段と、前記測定用テストヘ
ッド及び前記モニタ用テストヘッドの双方に接続される
電気信号測定手段と、前記測定用電源手段、前記モニタ
用電源手段及び前記電気信号測定手段を制御すると共に
被測定回路の測定実行時には前記測定用テストヘッドか
らの出力信号を前記電気信号測定手段に測定させ、デバ
ッグ作業時には前記モニタ用テストヘッドからの出力信
号を前記電気信号測定手段に測定させる制御手段とを備
えているので、安定した品質のデバッグ作業を効率よく
行うことが可能となる。また、この発明に係るデバッグ
用プログラム作成方法は、テストプログラムから測定時
の設定条件を抽出するための抽出キーを定義し、抽出キ
ーにより抽出された設定条件を確認するための確認条件
を定義し、確認条件に基づいて設定条件を判定するモニ
タプログラムを生成し、テストプログラムにモニタプロ
グラムへ分岐するための分岐指令を付加し、モニタプロ
グラムにテストプログラムへ再帰するための再帰指令を
付加する方法であるので、自動的にデバッグ作業を行う
デバッグ用プログラムを作成することができる。
【図1】この発明の一実施例に係る半導体測定装置を示
すブロック図である。
すブロック図である。
【図2】この発明の一実施例に係るデバッグ用プログラ
ム作成方法を示すフローチャート図である。
ム作成方法を示すフローチャート図である。
【図3】デバッグ用プログラムにおける処理の流れを示
すフローチャート図である。
すフローチャート図である。
【図4】他の実施例に係る半導体測定装置を示すブロッ
ク図である。
ク図である。
【図5】従来の半導体測定装置を示すブロック図である
。
。
20 挿着部
21 モニタ端子
Claims (2)
- 【請求項1】 被測定回路が挿着される挿着部を有す
る測定用テストヘッドと、デバッグ作業時に前記測定用
テストヘッドの挿着部に挿着されるモニタ端子を有する
モニタ用テストヘッドと、前記測定用テストヘッドに接
続される測定用電源手段と、前記モニタ用テストヘッド
に接続されるモニタ用電源手段と、前記測定用テストヘ
ッド及び前記モニタ用テストヘッドの双方に接続される
電気信号測定手段と、前記測定用電源手段、前記モニタ
用電源手段及び前記電気信号測定手段を制御すると共に
被測定回路の測定実行時には前記測定用テストヘッドか
らの出力信号を前記電気信号測定手段に測定させ、デバ
ッグ作業時には前記モニタ用テストヘッドからの出力信
号を前記電気信号測定手段に測定させる制御手段とを備
えたことを特徴とする半導体測定装置。 - 【請求項2】 テストプログラムから測定時の設定条
件を抽出するための抽出キーを定義し、抽出キーにより
抽出された設定条件を確認するための確認条件を定義し
、確認条件に基づいて設定条件を判定するモニタプログ
ラムを生成し、テストプログラムにモニタプログラムへ
分岐するための分岐指令を付加し、モニタプログラムに
テストプログラムへ再帰するための再帰指令を付加する
ことを特徴とするデバッグ用プログラム作成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3136907A JP2944256B2 (ja) | 1991-06-10 | 1991-06-10 | デバッグ用プログラム作成方法 |
US07/881,471 US5375075A (en) | 1991-06-10 | 1992-05-11 | Semiconductor measuring apparatus and method of preparing debugging program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3136907A JP2944256B2 (ja) | 1991-06-10 | 1991-06-10 | デバッグ用プログラム作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04361180A true JPH04361180A (ja) | 1992-12-14 |
JP2944256B2 JP2944256B2 (ja) | 1999-08-30 |
Family
ID=15186361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3136907A Expired - Lifetime JP2944256B2 (ja) | 1991-06-10 | 1991-06-10 | デバッグ用プログラム作成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5375075A (ja) |
JP (1) | JP2944256B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018200305A (ja) * | 2017-04-28 | 2018-12-20 | 株式会社アドバンテスト | テストプログラムフロー制御 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5560637A (en) * | 1992-12-02 | 1996-10-01 | Hyundai Motor Company | Suspension system for vehicle |
FR2756380B1 (fr) * | 1996-11-25 | 1998-12-18 | Schlumberger Ind Sa | Dispositif de controle de conformite de consommation d'un composant electronique dans une machine de tests |
US5930735A (en) * | 1997-04-30 | 1999-07-27 | Credence Systems Corporation | Integrated circuit tester including at least one quasi-autonomous test instrument |
US6449741B1 (en) | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
US7092837B1 (en) | 1998-10-30 | 2006-08-15 | Ltx Corporation | Single platform electronic tester |
US6042898A (en) * | 1998-12-15 | 2000-03-28 | United Technologies Corporation | Method for applying improved durability thermal barrier coatings |
KR100532447B1 (ko) * | 2003-07-11 | 2005-11-30 | 삼성전자주식회사 | 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 |
US20060020413A1 (en) * | 2004-07-26 | 2006-01-26 | Septon Daven W | Methods and apparatus for providing automated test equipment with a means to jump and return in a test program |
TWI439711B (zh) * | 2011-10-03 | 2014-06-01 | Star Techn Inc | 切換矩陣器及其半導體元件特性之測試系統 |
US10509074B2 (en) | 2018-02-22 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical testing apparatus for spintronics devices |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
JPS60102312A (ja) * | 1983-11-02 | 1985-06-06 | Mitsubishi Electric Corp | シミユレ−シヨン装置 |
ATE49303T1 (de) * | 1984-09-21 | 1990-01-15 | Siemens Ag | Einrichtung fuer die funktionspruefung integrierter schaltkreise. |
EP0388401B1 (de) * | 1987-12-01 | 1993-03-24 | AMMON, Kurt | Selbstentwickelndes computersystem |
JP2697861B2 (ja) * | 1988-06-28 | 1998-01-14 | 三菱電機株式会社 | 測定プログラム自動作成装置 |
JPH02189477A (ja) * | 1989-01-19 | 1990-07-25 | Mitsubishi Electric Corp | 電子回路の測定仕様作成方法 |
JPH02189476A (ja) * | 1989-01-19 | 1990-07-25 | Mitsubishi Electric Corp | 電子回路の測定方法 |
JPH0359476A (ja) * | 1989-07-28 | 1991-03-14 | Mitsubishi Electric Corp | 電子回路の測定方法 |
US5122976A (en) * | 1990-03-12 | 1992-06-16 | Westinghouse Electric Corp. | Method and apparatus for remotely controlling sensor processing algorithms to expert sensor diagnoses |
-
1991
- 1991-06-10 JP JP3136907A patent/JP2944256B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-11 US US07/881,471 patent/US5375075A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018200305A (ja) * | 2017-04-28 | 2018-12-20 | 株式会社アドバンテスト | テストプログラムフロー制御 |
Also Published As
Publication number | Publication date |
---|---|
JP2944256B2 (ja) | 1999-08-30 |
US5375075A (en) | 1994-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100366963B1 (ko) | 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 | |
GB2324628A (en) | Microprogram based functional testing of computer devices during manufacture | |
JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
US7047174B2 (en) | Method for producing test patterns for testing an integrated circuit | |
KR20050073458A (ko) | 소프트웨어의 양방향 프로빙 | |
CN115877182A (zh) | 芯片老化测试装置及方法 | |
US6025708A (en) | System for verifying signal voltage level accuracy on a digital testing device | |
JP2001091569A (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
US5398197A (en) | Method of creating debug specification and test program creating specification | |
JPH1183923A (ja) | 電子機器検査装置 | |
Ungar et al. | Effective use of Reconfigurable Synthetic Instruments in Automatic Testing of Input/Output (I/O) Buses | |
US6617841B2 (en) | Method and apparatus for characterization of electronic circuitry | |
CN117990962A (zh) | 探针卡以及芯片测试*** | |
JP2976686B2 (ja) | Ic試験方法及びicテスタ | |
Yamaguchi et al. | E-beam fault diagnosis system for logic VLSIs | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
JP2630933B2 (ja) | Ic内部ロジツクテスト装置 | |
Wang et al. | Quick Development of High Throughput RF Tests on HVM ATE | |
US5841965A (en) | System and method for automatically determining test point for DC parametric test | |
CN116611379A (zh) | 一种具有debug功能的IC验证平台*** | |
WO2009022305A1 (en) | An integrated circuit having an analog circuit portion and a method for testing such an integrated circuit | |
Matheson | Second-generation pcb self-learn | |
JPH10288650A (ja) | 半導体集積回路 | |
CN112527710A (zh) | 一种jtag数据捕获分析*** |