JPH04358423A - 受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スーパーヘテロダイン
方式の受信機（以下、スーパー受信機とも略称する）に
関する。

【０００２】

【従来の技術】図６は、従来のシンセサイザー方式のス
ーパー受信機の概略的な構成を示すブロック図である。 このスーパー受信機では、アンテナ４１による受信信号
がアンテナ同調回路４２、高周波増幅器（以下、ＲＦ増
幅器と略称する）４３、高周波同調回路（以下、ＲＦ同
調回路と略称する）４４を経て混合器４５に入力される
。

【０００３】一方、共振回路５０に接続されている局部
発振器５１では、希望受信周波数と中間周波数との差分
の周波数の局発信号が得られ、この局発信号が混合器４
５に入力される。混合器４５では、入力される受信信号
と局発信号とから中間周波数成分が出力され、その出力
が中間周波増幅器４６で増幅され、復調回路４７および
低周波増幅器４８を経てスピーカ４９に与えられる。

【０００４】また、局部発振器５１の出力は分周器５２
を経て位相比較器５４に、基準周波数発振器５７の出力
は分周器５３を経て位相比較器５４にそれぞれ入力され
、これら２入力の位相差に比例した直流電圧が位相比較
器５４から出力される。

【０００５】この直流電圧は、アンテナ同調回路４２、
ＲＦ同調回路４４および共振回路５０に入力され、共振
回路５０では内部に有する可変容量ダイオードの容量が
上記直流電圧に応じて変化し、これによって位相比較器
５４への２入力の位相差が０になるように帰還がかけら
れる。すなわち、局部発振器５１、分周器５２、位相比
較器５４および共振回路５０は、フェーズドロックルー
プ（以下、ＰＬＬと略称する）を構成する。

【０００６】このスーパー受信機の場合、基準周波数発
振器５７として水晶発振器が使用され、この安定した周
波数源の出力を分周した信号を基準として位相比較が行
われるので、局部発振器５１の周波数安定度として、基
準周波数発振器５７の周波数安定度と同等のものを確保
できる。

【０００７】一般的には受信周波数を可変にするために
、分周器５２の分周比をシステムコントローラ５５で変
化させて目的の局部発振周波数を得る一方、その局部発
振周波数に対応する受信周波数を表示器５６で表示する
ように構成されている。

【０００８】また、位相比較器５４から出力される直流
電圧は、アンテナ同調回路４２およびＲＦ同調回路４４
の構成素子である可変容量ダイオードにも印加される。 さらに、これら同調回路４２，４４の２つの同調周波数
を局部発振器５１の発振周波数とトラッキング状態で可
変できるように、一般的に共振回路５０の中にはパッテ
ィングコンデンサが挿入されている。

【０００９】このように構成されたスーパー受信機では
、最低受信周波数と最高受信周波数との比が３倍程度の
受信帯域幅を特定の周波数間隔で切換え受信することが
でき、広く実用されている。

【００１０】図７は、従来のダイレクトシンセサイザー
方式のスーパー受信機の概略的な構成を示すブロック図
である。このスーパー受信機では、アンテナ６１による
受信信号がバンドパスフィルタ（ＢＰＦ）６２、ＲＦ増
幅器６３、バンドパスフィルタ６４を経て混合器６５に
入力される。

【００１１】また、局部発振器７０から出力される局発
信号も、混合器６５に入力される。混合器６５では、入
力される受信信号と局発信号とから中間周波数成分が出
力され、その出力が中間周波増幅器６６で増幅され、復
調回路６７および低周波増幅器６８を経てスピーカ６９
に与えられる。

【００１２】局部発振器７０から出力される局発信号の
周波数は、システムコントローラ７１からのデータ信号
によって任意に設定可能であり、そのデータ信号に対応
する受信周波数が表示器７２で表示される。

【００１３】このように構成されたスーパー受信機では
、受信機に求められる２信号選択度、混変調その他の性
能を考慮して合理的に決められるバンドパスフィルタ６
２，６４の帯域内での受信において、その受信周波数を
高速に切換えることができ、選局時間を大幅に短縮する
ことができる。したがって、高速選局実現のための手段
として、あるいは、送信・受信の周波数を高速に切換え
る必要のあるトランシーバー用局部発振器として広く実
用されている。

【００１４】

【発明が解決しようとする課題】ところが、図６に示す
ＰＬＬを採用したシンセサイザー方式のスーパー受信機
では、局部発振器５１の周波数を切換えたとき、ＰＬＬ
がロックアップして局発信号の周波数が確定するまでに
１００ｍｓｅｃ前後の時間を必要とし、選局動作時間短
縮化のネックとなっている。一般的に、この方式のスー
パー受信機で２０ＭＨｚ程度の帯域幅を５０ＫＨｚステ
ップで選局動作させようとすると、１分間程度かかるこ
とになってしまう。

【００１５】一方、図７に示すダイレクトシンセサイザ
ー方式のスーパー受信機では、局発信号の周波数切換え
を瞬時に行え、適正な回路を併用することで選局動作時
間を１ｍｓｅｃ以内に抑えることができる反面、許容で
きる受信帯域幅に限界がある。すなわち、この受信機に
おいて受信帯域幅を広げようとすると、バンドパスフィ
ルタ６２，６４を多数用意し、これらを切換えるという
構成を採る必要があり、コストが増大するという問題点
を有する。

【００１６】したがって、本発明の目的は、コストを増
大させることなく選局動作時間を短縮化できるスーパー
ヘテロダイン方式の受信機を提供することである。

【００１７】

【課題を解決するための手段】本発明は、入力される直
流電圧に応じて容量変化する可変容量ダイオードを含む
制御可能な希望受信周波数同調手段と、希望受信周波数
またはこれに対応する局部発振周波数をデジタルデータ
として指定する周波数指定手段と、周波数指定手段によ
って指定されたデジタルデータに対応する周波数で発振
する局部発振手段と、周波数指定手段によって指定され
たデジタルデータを所定の演算式に代入することによっ
て前記希望受信周波数同調手段に入力すべき直流電圧の
データを演算する演算手段と、前記演算式の定数を保持
する電気的に書換え可能なメモリと、演算手段によって
演算されたデータから直流電圧を生成して前記希望受信
周波数同調手段に与える直流電圧生成手段とを備えたス
ーパーヘテロダイン方式の受信機である。

【００１８】

【作用】本発明に従えば、周波数指定手段によって指定
されるデジタルデータに対応する周波数の局発信号が局
部発振手段から出力され、その指定されたデジタルデー
タに基づき演算手段によって対応する希望受信周波数に
相当する直流電圧データが演算され、そのデータを受け
た直流電圧生成手段から希望受信周波数同調手段に対し
てデータに対応する直流電圧が与えられる。その結果、
希望受信周波数同調手段では、周波数指定手段によって
指定されるデジタルデータに対応する希望受信周波数に
同調し、その周波数の信号が受信可能となり、ＰＬＬを
要することなく選局動作時間を短縮化でき、コストも低
減できる。

【００１９】また、希望受信周波数同調手段の可変容量
ダイオードにばらつきがある場合でも、直流電圧データ
を演算する演算式の定数が保持されているメモリの内容
を書換えることによって、個々の可変容量ダイオードの
ばらつきを吸収して同調周波数と局部発振周波数のトラ
ッキングを受信全帯域にわたって極めて良好な状態に保
つことができる。

【００２０】

【実施例】図１は、本発明の一実施例である受信機の概
略的な構成を示すブロック図である。この受信機は、プ
ログラム制御可能な局部発振器１０、入力される直流電
圧によってそれぞれ制御されるアンテナ同調回路２およ
びＲＦ同調回路４を備えたスーパー受信機であって、ア
ンテナ１による受信信号がアンテナ同調回路２、ＲＦ増
幅器３、ＲＦ同調回路４を経て混合器５に入力される。

【００２１】混合器５は、ＲＦ同調回路４を経て入力さ
れる受信信号と局部発振器１０から入力される局発信号
とから中間周波数成分を得るための回路であり、その出
力が中間周波増幅器６で増幅され、復調回路７および低
周波増幅器８を経てスピーカ９に与えられる。

【００２２】前記局部発振器１０には周波数データレジ
スタ１１が接続される。この周波数データレジスタ１１
は、システムコントローラ１３から与えられるデジタル
データである周波数データを保持するための回路であり
、この場合の周波数データとは希望受信周波数ｆに対応
する局部発振周波数ｆｏのデータである。周波数データ
レジスタ１１から出力される局部発振周波数ｆｏの周波
数データを受けて、局部発振器１０はその局部発振周波
数ｆｏで発振する。上記システムコントローラ１３には
表示器１４が接続され、この表示器１４で上記周波数デ
ータに対応する希望受信周波数ｆが表示される。

【００２３】また、上記周波数データレジスタ１１には
中間周波シフト回路１２が接続されている。この中間周
波シフト回路１２は、周波数データレジスタ１１から与
えられる局部発振周波数ｆの周波数データに基づき、周
波数ｆｏ−ｆｉを演算し、アンテナ同調回路２およびＲ
Ｆ同調回路４が同調すべき希望受信周波数ｆのデータを
生成するための回路である。

【００２４】中間周波シフト回路１２の次段にはデータ
演算回路１５が接続されている。このデータ演算回路１
５は、中間周波シフト回路１２から与えられる周波数デ
ータを後述する所定の関係式に代入することによって、
アンテナ同調回路２およびＲＦ同調回路４に入力すべき
直流電圧のデータを演算するための回路である。

【００２５】また、このデータ演算回路１５には、上記
関係式の各定数Ｋ１，Ｋ２，Ｋ３をデータとして保持す
る電気的に書換え可能な定数レジスタ１６，１７，１８
が接続されている。さらに、これら定数レジスタ１６，
１７，１８の内容はシステムコントローラ１３によって
書換えできるように構成されている。この場合の定数レ
ジスタ１６，１７，１８として、プログラム可能読出し
専用メモリ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏ
ｎｌｙ　Ｍｅｍｏｒｙ；以下、ＰＲＯＭと略称する）や
、電池バックアップ式の随時書込み読出しメモリ（Ｒａ
ｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ；以下、ＲＡＭ
と略称する）などが用いられる。

【００２６】データ演算回路１５の次段にはデジタル−
アナログ変換器（以下、Ｄ／Ａコンバータと略称する）
２０が接続されている。このＤ／Ａコンバータ２０は、
データ演算回路１５から与えられる直流電圧データを直
流電圧に変換してアンテナ同調回路２およびＲＦ同調回
路４に与える回路である。

【００２７】さらに、このスーパー受信機では、その本
体部２１とは別にトラッキング調整用の発振器１９が設
けられている。この発振器１９は、アンテナ同調回路２
、ＲＦ同調回路４に組込まれる後述する可変容量ダイオ
ードの特性のばらつきに適応するようにＤ／Ａコンバー
タ２０から与える直流電圧を調整するときに、テスト用
の信号を出力するための回路であって、中間周波シフト
回路１２から与えられるデータに応じた周波数の信号を
出力してアンテナ同調回路２に与えるように構成されて
いる。これに対応して、上記調整時の復調回路７の出力
をシステムコントローラ１３に与えるように構成されて
いる。

【００２８】図２は、上記アンテナ同調回路２およびＲ
Ｆ同調回路４の具体的な構成の一例を示す回路図である
。同調コイルＬ１には、温度補償コンデンサＣ１が並列
に接続され、さらに可変容量ダイオードＶＣ１を介して
バイパスコンデンサＣ２が並列に接続されている。可変
容量ダイオードＶＣ１とバイパスコンデンサＣ２との接
続点には抵抗Ｒ１を介して入力端子２２が接続され、こ
の入力端子２２にアンテナ同調回路２およびＲＦ同調回
路４を希望受信周波数に同調させるための直流電圧、つ
まりＤ／Ａコンバータ２０から与えられる直流電圧が入
力される。出力信号は、同調コイルＬ１に接続された出
力端子２３，２４のいずれかから取出される。

【００２９】図２の回路に示す可変容量ダイオードＶＣ
１の容量Ｃは、印加される直流電圧をＶとすると、

【０
０３０】

【数１】

【００３１】と表せる。ただし、Ｋ１，Ｋ２はそれぞれ
定数である。

【００３２】図３は、一般的な可変容量ダイオードの電
圧−容量特性の一例を示す図である。この場合の容量Ｃ
と電圧Ｖの関係式は、

【００３３】

【数２】

【００３４】と表すことができる。ただし、Ｋ１，Ｋ２
，Ｋ３はそれぞれ定数であり、可変容量ダイオード固有
の物理的特性によって決まるものである。

【００３５】図２の同調回路において、同調コイルＬ１
のインダクタンスをＬ、コンデンサＣ１と回路の分布容
量との合成容量をＣφ、共振周波数をｆとすると、この
同調回路が目的の共振周波数ｆに共振するために可変容
量ダイオードＶＣ１に印加すべき直流電圧Ｖ、つまり上
記同調回路が希望受信周波数ｆに同調するのに必要な直
流電圧Ｖは、

【００３６】

【数３】

【００３７】と表される。ただし、Ｋ１，Ｋ２，Ｋ３は
定数である。この数３が、上述したデータ演算回路１５
で採用される演算式であり、定数Ｋ１，Ｋ２，Ｋ３が定
数レジスタ１６，１７，１８にそれぞれ保持される。

【００３８】図４は、図１における局部発振器１０の具
体的な構成を示すブロック図である。発振器２５は、１
０ＭＨｚ，２０ＭＨｚ，３０ＭＨｚの各周波数を選択可
能な発振器であり、発振器２６，２７は１０ＭＨｚ，１
１ＭＨｚ，１２ＭＨｚ，…，１９ＭＨｚまでの１ＭＨｚ
おきのステップを有する周波数を選択可能な発振器であ
る。また、発振器２８，２９はそれぞれ６４ＭＨｚ，１
０ＭＨｚを発振する発振器であり、これら全ての発振器
の周波数は、１つあるいは２つの水晶発振回路からの出
力を基準にして分周、混合することによって生成される
。ここでは、発振器を５つのブロックに分けて示してい
るが、実際には同一の周波数となる信号源は１つである
。

【００３９】加算器３０は、発振器２８，２９の出力周
波数を加算した７４ＭＨｚの周波数信号を得る回路であ
り、加算器３１は上記加算器３０からの出力周波数と発
振器２７の出力周波数とを加算した８４ＭＨｚから９３
ＭＨｚまでの１ＭＨｚおきの周波数信号を任意に選択し
て出力する回路である。

【００４０】分周器３２は、加算器３１の出力周波数を
１０分の１に分周して、８．４ＭＨｚから９．３ＭＨｚ
までの１００ＫＨｚおきの周波数信号を任意に選択して
出力する回路である。

【００４１】また、加算器３３は、上記分周器３２から
の出力周波数と発振器２８からの出力周波数とを加算し
た７２．４ＭＨｚから７３．３ＭＨｚまでの１００ＫＨ
ｚおきの周波数信号を任意に選択して出力する回路であ
る。

【００４２】加算器３４は、上記加算器３３からの出力
周波数と発振器２６で選択された出力周波数とを加算し
た８２．４ＭＨｚから９２．３ＭＨｚまでの１００ＫＨ
ｚおきの周波数信号を出力する回路である。

【００４３】さらに、加算器３５は、上記加算器３４か
らの出力周波数と発振器２５からの出力周波数とを加算
した９２．４ＭＨｚから１２２．３ＭＨｚまでの１００
ＫＨｚおきの周波数信号を出力する回路であり、この周
波数信号は出力端子３６から取出される。

【００４４】これとは別に、前記周波数データレジスタ
１１から与えられる局部発振周波数ｆｏの周波数データ
に基づき、出力端子３６からその局部発振周波数ｆｏが
得られるように各発振器２５，２６，２７の発振周波数
を高速に選択する周波数選択回路３７が設けられる。

【００４５】図５は、上記スーパー受信機の動作を説明
するフローチャートである。ステップａ１において、シ
ステムコントローラ１３から希望受信周波数ｆに対応す
る局部発振周波数ｆｏの周波数データが周波数データレ
ジスタ１１に与えられ保持されると、ステップａ２では
周波数データレジスタ１１からこの周波数データを受け
る局部発振器１０は、局部発振周波数ｆｏで発振し、そ
の局発信号が混合器５に入力される。

【００４６】一方、ステップａ３において周波数データ
レジスタ１１から局部発振周波数ｆｏの周波数データを
受ける中間周波シフト回路１２では、中間周波数ｆｉに
基づき周波数ｆｏ−ｆｉが演算され、ステップａ４では
その演算結果からアンテナ同調回路２およびＲＦ同調回
路４が同調すべき周波数、つまり上記局部発振周波数ｆ
ｏに対応する希望受信周波数ｆのデータが出力される。

【００４７】ステップａ５において、データ演算回路１
５では、中間周波数シフト回路１２から出力されるデー
タを受け、このデータと定数レジスタ１６，１７，１８
に保持されている定数データＫ１，Ｋ２，Ｋ３を前記数
３に示す関係式に代入した値が演算され、その演算結果
が直流電圧データとして出力される。ステップａ６で、
この直流電圧データはＤ／Ａコンバータ２０で直流電圧
に変換され、その直流電圧はアンテナ同調回路２および
ＲＦ同調回路４に入力される。ステップａ７では、アン
テナ同調回路２およびＲＦ同調回路４は受信を希望する
周波数ｆに同調し、その周波数の信号が受信される。

【００４８】一般的に使用される中間周波数を１０．７
ＭＨｚ、希望受信周波数ｆよりも局部発振周波数ｆｏが
高いものとすると、このスーパー受信機では、８１．７
ＭＨｚから１１１．６ＭＨｚまで１００ＫＨｚステップ
で受信可能となる。

【００４９】この受信信号ｆは混合器５に入力され、同
様に局部発振器１０から混合器５に入力される局発信号
ｆｏと混合され、中間周波数ｆの信号に変換される。こ
の中間周波数信号は中間周波増幅器６で増幅され、さら
に復調回路７で低周波信号に復調され、低周波増幅器８
で増幅されてスピーカ９で再生される。

【００５０】上記データ演算回路１５、中間周波シフト
回路１２、周波数データレジスタ１１はデジタル論理回
路で構成されるので、その応答速度は局部発振器１０の
周波数切換速度に十分追従でき、かつＤ／Ａコンバータ
２０も十分にこの変化に追従可能である。したがって、
選局速度が高速で、かつＰＬＬシンセサイザー方式のス
ーパー受信機と同等の受信帯域をカバーできることにな
る。

【００５１】ところで、アンテナ同調回路２およびＲＦ
同調回路４に組込まれる２つの可変容量ダイオードＶＣ
１は、その物理的特性が揃ったものを使用するのが通例
であるが、このペア特性を確保できるのは可変容量ダイ
オードの製造上、１組だけである。これに対して、大量
に生産される可変容量ダイオードの特性には相当のばら
つきがあるので、その中から任意に１組を選んで上記ア
ンテナ同調回路２およびＲＦ同調回路４の可変容量ダイ
オードＶＤ１として使用したとすると、Ｄ／Ａコンバー
タ２０で生成される直流電圧の入力に応じてアンテナ同
調回路２およびＲＦ同調回路４が同調する受信周波数と
実際の希望受信周波数との間にずれが生じることになる
。

【００５２】そこで、このようなトラッキングずれを微
調整する処理がたとえば製造工程の中で必要になる。こ
のスーパー受信機では、そのトラッキング調整を以下の
動作によって行うことができる。

【００５３】受信周波数帯域の範囲内で予め設定された
複数のチェック用周波数データを選択的に中間周波シフ
ト回路１２から発振器１９に与え、発振器１９からチェ
ック用周波数の信号をアンテナ同調回路２に入力して、
この間に復調回路７の出力レベルをシステムコントロー
ラ１３で判定し、その出力レベルが最大となるように定
数レジスタ１６，１７，１８の内容つまり前記数３の各
定数Ｋ１，Ｋ２，Ｋ３を選定して書換える。なお、この
定数Ｋ１，Ｋ２，Ｋ３の選定方法は多数あり、いずれも
公知の技術、ソフトウエアで処理できる。

【００５４】なお、上記実施例のスーパー受信機の経済
性をさらに高めるために、データ演算回路１５、中間周
波シフト回路１２、周波数データレジスタ１１、定数レ
ジスタ１６，１７，１８、Ｄ／Ａコンバータ２０の各機
能を全て、もしくは一部をプログラム制御方式のマイク
ロコンピュータで代用してもよく、さらにシステムコン
トローラ１３も含めて１つのマイクロコンピュータで構
成してもよい。

【００５５】また、上記プログラム制御において、デー
タ演算速度が高速選局の障害となる場合には、つぎのよ
うな構成としてもよい。すなわち、受信周波数の全帯域
もしくは一部において、前述した受信チェックを行い、
希望受信周波数に対応して得られる直流電圧の演算結果
のみを、ＰＲＯＭまたはＲＡＭに保持しておき、周波数
データの入力に応じて、直ちにその周波数に対応した番
地のメモリデータを参照し、直接あるいは近似値を求め
てＤ／Ａコンバータ２０に与えることによって選局の高
速化を図るものである。

【００５６】

【発明の効果】以上のように、本発明の受信機によれば
、周波数指定手段によって指定されるデジタルデータに
対応する周波数の局発信号を局部発振手段から出力し、
その指定されたデジタルデータに基づき演算手段によっ
て対応する希望受信周波数に相当する直流電圧データを
演算し、そのデータを受けた直流電圧生成手段から希望
受信周波数同調手段に対してデータに対応する直流電圧
を与えるようにしているので、希望受信周波数同調手段
では、周波数指定手段によって指定されるデジタルデー
タに対応する希望受信周波数に即時同調し、その周波数
の信号が受信可能となり、ＰＬＬを要することなく選局
動作時間を短縮化でき、コストも低減できる。

【００５７】また、希望受信周波数同調手段の可変容量
ダイオードにばらつきがある場合でも、直流電圧データ
を演算する演算式の定数が保持されているメモリの内容
を書換えることによって、個々の可変容量ダイオードの
ばらつきを吸収して同調周波数と局部発振周波数のトラ
ッキングを受信全帯域にわたって極めて良好な状態に保
つことができる。

【図面の簡単な説明】

【図１】本発明の一実施例である受信機の概略的な構成
を示すブロック図である。

【図２】実施例の受信機における同調回路の具体的な構
成を示す回路図である。

【図３】一般的な電圧可変容量ダイオードの電圧−容量
特性を示す図である。

【図４】実施例の受信機における局部発振器の具体的な
構成を示すブロック図である。

【図５】実施例の受信機の動作を説明するフローチャー
トである。

【図６】従来のＰＬＬシンセサイザー方式のスーパー受
信機の概略的な構成を示すブロック図である。

【図７】従来のダイレクトシンセサイザー方式のスーパ
ー受信機の概略的な構成を示すブロック図である。

【符号の説明】

２　　アンテナ同調回路 ４　　ＲＦ同調回路 ５　　混合器 １０　　局部発振器 １１　　周波数データレジスタ １２　　中間周波シフト回路 １３　　システムコントローラ １５　　データ演算回路 １６，１７，１８　　定数レジスタ ２０　　Ｄ／Ａコンバータ ＶＣ１　　可変容量ダイオード

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力される直流電圧に応じて容量変化
   する可変容量ダイオードを含む制御可能な希望受信周波
   数同調手段と、希望受信周波数またはこれに対応する局
   部発振周波数をデジタルデータとして指定する周波数指
   定手段と、周波数指定手段によって指定されたデジタル
   データに対応する周波数で発振する局部発振手段と、周
   波数指定手段によって指定されたデジタルデータを所定
   の演算式に代入することによって前記希望受信周波数同
   調手段に入力すべき直流電圧のデータを演算する演算手
   段と、前記演算式の定数を保持する電気的に書換え可能
   なメモリと、演算手段によって演算されたデータから直
   流電圧を生成して前記希望受信周波数同調手段に与える
   直流電圧生成手段とを備えたスーパーヘテロダイン方式
   の受信機。