JPH04357729A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH04357729A
JPH04357729A JP3131378A JP13137891A JPH04357729A JP H04357729 A JPH04357729 A JP H04357729A JP 3131378 A JP3131378 A JP 3131378A JP 13137891 A JP13137891 A JP 13137891A JP H04357729 A JPH04357729 A JP H04357729A
Authority
JP
Japan
Prior art keywords
frequency
phase
switching
output
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3131378A
Other languages
English (en)
Inventor
Hiroyuki Yabuki
矢吹 博幸
Morikazu Sagawa
守一 佐川
Mitsuo Makimoto
三夫 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3131378A priority Critical patent/JPH04357729A/ja
Publication of JPH04357729A publication Critical patent/JPH04357729A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、周波数シンセサイザ、
位相同期形変調器等に利用される位相同期回路に関する
ものである。
【0002】
【従来の技術】位相同期回路(PLL;フェーズ・ロッ
ク・ループ回路)は、周波数シンセサイザをはじめ各種
機器・装置に広く利用されている。特に、電池動作の移
動無線機においてはチャンネル間引き込み特性の高速化
と、低消費電力化が重要な課題となる。
【0003】以下、従来の位相同期回路について説明す
る。図4は従来の位相同期回路の構成を示すものである
。図4において1は電圧制御発振器(VCO)、2は高
周波出力端子、3はVCO1の出力を分周する分周器、
4は位相比較器(通常デジタル形の位相・周波数比較器
(PFC))である。5は基準発振器(通常温度補償水
晶発振器(TCXO)が用いられる)で、その出力を分
周器6で分周してPFC4に入力する。PFC4の出力
は分周器3の出力と分周器6の出力の位相差成分であり
、チャージポンプ7を通し、ループフィルタ(低域通過
フィルタ)8により高域成分を除去した後、VCO1に
帰還する。位相同期回路出力周波数は、分周器3に設定
される周波数指定信号9により切替られる。
【0004】以上のように構成された位相同期回路につ
いて、以下その動作について説明する。
【0005】無線機の低消費電力化のため不要時に電源
を切ることが考えられ、一般に間欠動作と呼んでいる。 間欠動作では電源切断時に、所望周波数に対応する制御
電圧をループフィルタ8で保持する。この時チャージポ
ンプ7の状態によってはループフィルタ8で保持される
電荷が変動することが考えられる。そのためチャージポ
ンプ7とループフィルタ8との間にループスイッチ10
を入れ、電源切断時にループスイッチ10を開放する。 さらに、電源投入時には周波数は同じでも位相が違うた
めPFC4の出力が発生する事があり、周波数変動が生
じ周波数安定に時間を要する。この対策として、分周器
3と分周器6との出力状態をPFC4の出力の位相差信
号で判定し、11、12のゲート回路により分周器3と
分周器6とを同相状態にしてループを形成する方式をと
る。13は制御回路でこれらのタイミング制御等を行な
う。
【0006】上記のように、間欠動作時に位相整合動作
を行なうことにより、高速に目的周波数へ引き込むこと
ができる。
【0007】
【発明が解決しようとする課題】しかしながら、位相同
期回路の引き込み過程には、目標周波数の近傍に引き込
む迄の周波数引き込みモード、それ以降最終周波数に引
き込むまでの位相引き込みモードという2つの状態が存
在し、チャンネル切替時の周波数変化幅が大きい場合位
相同期回路は周波数引き込みモードであるため、図5に
示す例のように、チャンネル切替前後の周波数が大きく
異なる状態で強制的に位相整合を行なってもチャンネル
間引き込み時間の短縮が図れないという課題を有してい
た。
【0008】本発明は上記従来技術の課題を解決するも
ので、間欠動作時の高速引き込み特性を維持したまま、
チャンネル間引き込み特性の高速化を同時に実現した位
相同期回路を提供することを目的とする。
【0009】
【課題を解決するための手段】この目的を達成するため
に本発明は、多チャンネル周波数シンセサイザにおいて
、チャンネル切替時の周波数切替幅が大きい場合、目的
とする周波数とは異なりかつ位相同期回路が位相引き込
み動作範囲以内に入るように分周数を順次設定する構成
を有している。
【0010】
【作用】本発明は上記構成によって、1段毎の周波数変
化幅を小さくし、位相同期回路が位相引き込みモードの
条件を満足する設定を行なうことで、チャンネル間周波
数切替時間の短縮を実現することができる。
【0011】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
【0012】図1は本発明の一実施例における位相同期
回路の構成図である。図1において1〜13の番号を付
している構成要素は図4と同一のものなので説明は略す
。図1において図4の構成と異なるとる点は、分周数制
御器14を設けた点であり、であり、分周数制御器14
は分周数を順次設定する分周数多段設定機能を有する。 図2は分周数制御器14による位相同期回路のチャンネ
ル切替図である。
【0013】図2において、f1は切替前のチャンネル
周波数、f2は周波数切替過程1段目の周波数、fnは
周波数  切替過程n−1段目の周波数、fn+1は切
替後チャンネル周波数である。
【0014】以上のように構成された周波数シンセサイ
ザの動作を説明するが、基本的な動作は図4の動作と同
じであり、図4と異なる点のみについて説明する。
【0015】なお、ここで、f0とfn+1の切替周波
数幅は+25MHz、目標周波数との周波数差が1MH
zの範囲で位相同期回路は周波数引き込みモードから位
相引き込みモードに切り替わるとすると、nを25以上
に設定することで、各段の引き込み動作は位相引き込み
モードのみとなる。まずf1よりf2へ周波数切替を行
なうが、この切替は位相引き込みモードであるため、位
相整合動作を行なうことで高速に周波数引き込みを完了
する。同様にして、f2からf3、・・・、fnからf
n+1への周波数切替すべて位相引き込みモードである
ため、高速周波数切替を達成する。この操作は分周数制
御器14により順次切替られるものであり、直接f1か
らfn+1へ周波数を切替える場合と比較して高速に周
波数切替を行なうことが可能となる。位相整合を行なっ
たときの周波数切替幅と引き込み時間の特性はVCO感
度、リファレンス周波数等回路条件によって異なり、多
段とした時の最適分割周波数幅はシステムに用いられる
位相同期回路により決定される固有のものである。
【0016】チャンネル切替周波数幅が大きい場合の本
実施例による位相同期回路周波数切替時間特性と従来の
位相同期回路の周波数切替時間特性を図3に比較して示
す。
【0017】この図3から明らかなように、チャンネル
切替周波数幅が大きい場合の本実施例による位相同期回
路周波数切替時間は、各段の引き込み過程が位相引き込
みモードのみとなる最適分割周波数幅を設定し、多段に
周波数切替を行なうことで、チャンネル周波数切替時間
の短縮という点で優れた効果が得られる。
【0018】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、チャンネル切替時の
周波数切替幅が大きい場合、目的とする周波数とは異な
りかつ位相同期回路が位相引き込み動作範囲以内に入る
ように分周数を順次設定することにより、チャンネル切
替周波数幅が大きい場合の周波数切替の高速化を実現す
ることができる。
【0019】なお本実施例においては、切替後の周波数
が切替前に対して高い場合についてのみ記述しているが
、切替後の周波数が切替前に対して低い場合も同様の技
術が適用できることは説明するまでもない。
【0020】
【発明の効果】以上のように本発明は、多チャンネル周
波数シンセサイザにおいて、チャンネル切替時の周波数
切替幅が大きい場合、目的とする周波数とは異なりかつ
位相同期回路が位相引き込み動作範囲以内に入るように
分周数を順次設定することにより、間欠動作時の高速引
き込み特性を維持したまま、チャンネル切替周波数幅が
大きい場合の周波数切替の高速化を可能とする優れた位
相同期回路を実現できるものである。
【図面の簡単な説明】
【図1】本発明の一実施例における位相同期回路のブロ
ック結線図
【図2】同実施例における位相同期回路のチャンネル周
波数切替の波形図
【図3】同実施例における位相同期回路の切替時間の特
性図
【図4】従来の位相同期回路のブロック結線図
【図5】
同回路の切替周波数幅と引き込み時間の相関図
【符号の説明】
1  電圧制御発振器 2  高周波出力端子 3  分周器 4  位相比較器 5  基準発振器 6  分周器 7  チャージポンプ 8  ループフィルタ 9  周波数指定信号 10  ループスイッチ 11  ゲート回路 12  ゲート回路 13  制御回路 14  分周数制御器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  電圧制御発振器の出力を分周する第1
    の分周器と、基準発振器の出力を分周する第2の分周器
    と、前記第1、第2の分周器の出力位相を検出する位相
    比較器と、前記位相比較器の出力を変換し、積分器の駆
    動信号とするチャージポンプと、前記チャージポンプの
    出力の高域成分を除去して前記電圧制御発振器に帰還す
    るループフィルタと、前記電圧制御発振器と第1の分周
    器との間に設けた第1のゲート回路と、前記基準発振器
    と第2の分周器との間に設けた第2のゲート回路と、前
    記第1、第2の分周器出力と周波数シンセサイザ制御信
    号とを入力とし、第1、第2のゲート回路を制御する制
    御回路と、前記ループフィルタに電荷を保持するスイッ
    チとを具備するとともに、チャンネル切替により、目的
    とする周波数とは異なりかつ位相引き込み動作範囲以内
    に入るように分周数を順次設定する分周数多段設定器と
    を設けた位相同期回路。
  2. 【請求項2】  切替後の周波数が切替前の周波数に対
    して高い場合、位相引き込み動作となる範囲内で分周数
    を順次増加させることを特徴とした請求項1記載の位相
    同期回路。
  3. 【請求項3】  切替後の周波数が切替前の周波数に対
    して低い場合、位相引き込み動作となる範囲内で分周数
    を順次減少させることを特徴とした請求項1記載の位相
    同期回路。
JP3131378A 1991-06-03 1991-06-03 位相同期回路 Pending JPH04357729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3131378A JPH04357729A (ja) 1991-06-03 1991-06-03 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3131378A JPH04357729A (ja) 1991-06-03 1991-06-03 位相同期回路

Publications (1)

Publication Number Publication Date
JPH04357729A true JPH04357729A (ja) 1992-12-10

Family

ID=15056550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3131378A Pending JPH04357729A (ja) 1991-06-03 1991-06-03 位相同期回路

Country Status (1)

Country Link
JP (1) JPH04357729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339858A (ja) * 2005-05-31 2006-12-14 Toshiba Corp データサンプリング回路および半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339858A (ja) * 2005-05-31 2006-12-14 Toshiba Corp データサンプリング回路および半導体集積回路
JP4607666B2 (ja) * 2005-05-31 2011-01-05 株式会社東芝 データサンプリング回路および半導体集積回路

Similar Documents

Publication Publication Date Title
JP3679503B2 (ja) 周波数シンセサイザ
WO2003061129A1 (fr) Circuit generateur d'impulsions
JPH04357729A (ja) 位相同期回路
JP2790564B2 (ja) 周波数シンセサイザ
JPH04356821A (ja) 位相同期回路
JPH0786930A (ja) 位相同期回路
JP2000148281A (ja) クロック選択回路
JP3194834B2 (ja) 周波数シンセサイザ
JPH01305724A (ja) 周波数シンセサイザ
JP2892886B2 (ja) 周波数シンセサイザ
JPH0233218A (ja) 周波数シンセサイザ
JP2601096B2 (ja) 周波数シンセサイザ
JP3161137B2 (ja) Pll回路
JPH09307432A (ja) Pll回路
JPH06164387A (ja) 位相同期式周波数シンセサイザ
JPH07154252A (ja) 位相同期回路
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
JP2021145270A (ja) 発振回路
JPH03101311A (ja) 位相同期発振回路
JPH02246423A (ja) 位相同期式周波数シンセサイザ
JP2745060B2 (ja) Pll周波数シンセサイザー
JPH03198424A (ja) 周波数シンセサイザ
JPH0422222A (ja) 周波数シンセサイザ
JPS63131618A (ja) 周波数シンセサイザ
JPH07240685A (ja) 周波数シンセサイザ回路