JPH04355930A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04355930A JPH04355930A JP22004191A JP22004191A JPH04355930A JP H04355930 A JPH04355930 A JP H04355930A JP 22004191 A JP22004191 A JP 22004191A JP 22004191 A JP22004191 A JP 22004191A JP H04355930 A JPH04355930 A JP H04355930A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- oxygen
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- -1 oxygen ions Chemical class 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 20
- 239000000203 mixture Substances 0.000 abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001420 photoelectron spectroscopy Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 235000003197 Byrsonima crassifolia Nutrition 0.000 description 1
- 240000001546 Byrsonima crassifolia Species 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン・バイポーラトランジスタの製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a silicon bipolar transistor.
【０００２】0002
【従来の技術】バイポーラトランジスタの電流増幅率ｈ
ＦＥを向上する一手段として、ベース領域表面に薄いシ
リコン酸化膜を形成し同膜を介する不純物拡散によりエ
ミッタ領域を形成することが知られている。より詳細に
は、ベース領域を覆う絶縁層に開孔を形成してベース領
域の一部を露出させ、その露出部分にシリコン酸化膜を
形成する。そのシリコン酸化膜上に不純物を含有する多
結晶シリコン層を形成し、同層からシリコン酸化膜を介
して不純物をベース領域内に拡散させ、エミッタ領域を
形成するのである。[Prior art] Current amplification factor h of bipolar transistor
As a means of improving FE, it is known to form a thin silicon oxide film on the surface of the base region and form an emitter region by diffusing impurities through the film. More specifically, an opening is formed in the insulating layer covering the base region to expose a portion of the base region, and a silicon oxide film is formed on the exposed portion. A polycrystalline silicon layer containing impurities is formed on the silicon oxide film, and the impurities are diffused from the same layer into the base region through the silicon oxide film to form an emitter region.
【０００３】このようなトランジスタでは、単結晶上に
形成すべきシリコン酸化膜の膜厚や特性がｈＦＥの向上
等に重要な役割をはたす。In such a transistor, the thickness and characteristics of the silicon oxide film to be formed on the single crystal play an important role in improving hFE.
【０００４】かかるシリコン酸化膜の形成方法として特
開平２−２１０８２０号公報が２つの方法を提案してい
る。第一の方法として以下のとおりである。すなわち、
直径４インチのｎ及びｐ型（１００）０．０１〜０．０
２ΩｃｍのＳｉ基板をＲＣＡ洗浄後、４０ｃｃの電子銃
式Ｓｉ蒸着器を備えたＭＢＥ装置内に導入する。Ｓｉ基
板表面に１０オングストロームのアモルファス・シリコ
ン堆積後８００℃１分の清浄化処理によって表面の自然
酸化膜を除去後、５００℃で３０００オングストローム
のエピタキシャル層を成長し、バッファー層としている
。基板温度を室温に下げ、ノズルから純度９９．９９９
９％の酸素を酸素分圧５×１０の−５乗Ｔｏｒｒとして
ＭＢＥ装置内にリークしながら同時に電子銃式Ｓｉ蒸着
器からＳｉ分子線を照射してシリコン酸化膜を形成する
。そして成長室内にリークさせた酸素を排気して、真空
度１×１０の−９乗Ｔｏｒｒ雰囲気中で基板温度を５０
０℃としてＳｉ分子線を照射して多結晶シリコンを堆積
させている。Japanese Unexamined Patent Publication No. 2-210820 proposes two methods for forming such a silicon oxide film. The first method is as follows. That is,
4 inch diameter n and p type (100) 0.01-0.0
After RCA cleaning, a 2 Ωcm Si substrate is introduced into an MBE apparatus equipped with a 40 cc electron gun type Si evaporator. After depositing 10 angstroms of amorphous silicon on the Si substrate surface, a cleaning treatment at 800° C. for 1 minute removes the native oxide film on the surface, and then a 3000 angstroms epitaxial layer is grown at 500° C. to serve as a buffer layer. The substrate temperature is lowered to room temperature and the purity is 99.999 from the nozzle.
While leaking 9% oxygen into the MBE apparatus at an oxygen partial pressure of 5×10 −5 Torr, a silicon oxide film is formed by simultaneously irradiating Si molecular beams from an electron gun type Si evaporator. Then, the oxygen leaked into the growth chamber is exhausted, and the substrate temperature is lowered to 50°C in an atmosphere with a degree of vacuum of 1 x 10 to the -9th power Torr.
Polycrystalline silicon is deposited by irradiating Si molecular beam at 0°C.
【０００５】第２の方法として、加熱したシリコン基板
に酸素分子だけを照射する低圧熱酸化を開示している。
すなわち、Ｓｉ（１００）清浄面を基板温度５００℃、
酸素分圧５×１０の−５乗Ｔｏｒｒで約３０分酸化して
、次に第一の方法と同様にしてＳｉ分子線を照射して多
結晶シリコンを堆積する。As a second method, low-pressure thermal oxidation is disclosed in which a heated silicon substrate is irradiated with only oxygen molecules. That is, the Si (100) clean surface was heated to a substrate temperature of 500°C.
Oxidation is carried out for about 30 minutes at an oxygen partial pressure of 5×10 −5 Torr, and then Si molecular beam is irradiated to deposit polycrystalline silicon in the same manner as in the first method.
【０００６】[0006]
【課題を解決するための手段】この従来の界面シリコン
酸化膜の形成方法では、以下に述るような問題点があっ
た。[Means for Solving the Problems] This conventional method for forming an interfacial silicon oxide film has the following problems.
【０００７】従来技術の第一の方法によって形成された
界面シリコン酸化膜はジャパニーズジャーナル オブ
アプライド フィジックス，２８巻１０号（１９
８９年１０月）Ｌ１６７８〜Ｌ１６８１ページ（Ｊａｐ
ａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄ Ｐｈｙｓｉｃｓ ＶＯＬ．２８，Ｎｏ．１０
，Ｏｃｔｏｂｅｒ，１９８９，ｐｐ Ｌ１６７８−Ｌ
１６８１ “Ｓｉ／ＳｉＯｘ／Ｓｉ Ｈｏｌｅ−Ｂ
ａｒｒｉｅｒ Ｆａｂｒｉｃａｔｉｏｎ ｆｏｒ
ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒｓ Ｕｓｉｎ
ｇ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｄｅｐｏｓ
ｉｔｉｏｎ”）の図１ａ（Ｆｉｇ１．（ａ））に示され
ている様に、化学量論的組成比の合ったシリコン酸化膜
、すなわちＳｉＯ２ よりもＳｉを多く含んでいる。そ
の様子を図１２に示す。図１２で曲線１２０はシリコン
と酸素の組成比が１：２の場合で、残りは従来法による
堆積温度をかえたものである。シリコン酸化膜を堆積さ
せる時のシリコン基板温度を下げれば下げる程、膜の組
成比は、ＳｉＯ２ 膜に近づくが、たとえ室温（Ｒ．Ｔ
．）で形成したとしても、シリコン酸化膜の組成は、結
合エネルギーが１００ｅＶ近傍においてもピークをもつ
ことからＳｉ過剰の膜である。後に詳述するが、Ｓｉ過
剰なシリコン酸化膜を多結晶シリコン／単結晶シリコン
の界面に有するシリコンバイポーラトランジスタの場合
、電流増巾率ｈＦＥの向上効果が認められないと言う問
題があった。また、従来技術の第二の方法を用いた場合
、高温とは言えないが、５００℃で約３０分間、酸素分
子を照射しているので著しく処理能力が低い。The interfacial silicon oxide film formed by the first method of the prior art is described in Japanese Journal of Applied Physics, Vol. 28, No. 10 (19
October 1989) Pages L1678-L1681 (Jap
anese Journal of Appli
ed Physics VOL. 28, No. 10
, October, 1989, pp L1678-L
1681 “Si/SiOx/Si Hole-B
arrier Fabrication for
Bipolar Transistors Usin
g Molecular Beam Depos
As shown in Fig. 1.(a) of ``SiO2''), the silicon oxide film contains more Si than the silicon oxide film with the matching stoichiometric composition, that is, SiO2. In Fig. 12, curve 120 is for the case where the composition ratio of silicon and oxygen is 1:2, and the rest are for the case where the deposition temperature according to the conventional method is changed.The temperature of the silicon substrate when depositing the silicon oxide film is lowered. As the temperature decreases, the composition ratio of the film approaches that of SiO2 film, but even at room temperature (R.T.
．． ), the composition of the silicon oxide film has a peak even when the bond energy is around 100 eV, so it is a film containing excess Si. As will be described in detail later, in the case of a silicon bipolar transistor having a silicon oxide film containing excess Si at the polycrystalline silicon/single crystal silicon interface, there is a problem in that the effect of improving the current amplification factor hFE is not recognized. Furthermore, when the second conventional method is used, oxygen molecules are irradiated at 500° C. for about 30 minutes, although it cannot be said to be a high temperature, so the processing capacity is extremely low.
【０００８】本発明の目的は、単結晶シリコン層と多結
晶シリコン層との間にシリコンに対する酸素の化学量論
的組成比が実質的に１：２であるシリコン酸化膜をもっ
た半導体装置の製造方法を提供することにある。An object of the present invention is to provide a semiconductor device having a silicon oxide film in which the stoichiometric ratio of oxygen to silicon is substantially 1:2 between a single crystal silicon layer and a polycrystalline silicon layer. The purpose is to provide a manufacturing method.
【０００９】[0009]
【課題を解決するための手段】本発明による半導体装置
の製造方法は、超高真空装置内でＥＣＲ（電子サイクロ
トロン共鳴）効果によってイオン化された酸素イオンＯ
− をシリコン基板表面に照射させることにより、シリ
コン表面に１０オングストローム程度の薄いシリコン酸
化膜を形成後、同一装置内で連続してアモルファス又は
多結晶のシリコン膜を堆積させる。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes oxygen ions O ionized by the ECR (electron cyclotron resonance) effect in an ultra-high vacuum apparatus.
- A thin silicon oxide film of about 10 angstroms is formed on the silicon surface by irradiating the surface of the silicon substrate, and then an amorphous or polycrystalline silicon film is successively deposited in the same apparatus.
【００１０】本発明の半導体装置の製造方法によれば、
形成されるシリコン酸化膜は、化学量論的組成がシリコ
ン：酸素＝１：２となっているシリコン酸化膜であり、
著しく電流増巾率ｈＦＥを向上でき、しかも自然酸化膜
の影響を完全に除いているので再現性も良い。According to the method of manufacturing a semiconductor device of the present invention,
The silicon oxide film formed is a silicon oxide film with a stoichiometric composition of silicon:oxygen=1:2,
The current amplification factor hFE can be significantly improved, and since the influence of the natural oxide film is completely removed, the reproducibility is also good.
【００１１】[0011]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.
【００１２】本発明で用いる電子サイクロトロン共鳴、
Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ（以下ＥＣＲと略記する）についてまず説明
する。図９に本発明に用いた装置を模式的に示す。Electron cyclotron resonance used in the present invention,
Electron Cyclotron Reso
nance (hereinafter abbreviated as ECR) will be explained first. FIG. 9 schematically shows the apparatus used in the present invention.
【００１３】超高真空容器１０１内にホルダー治具１０
２に支持されてシリコン基板１０３が配置されている。
シリコン基板の温度を制御するためのヒータ１１１が、
シリコン基板１０３の近くに非接触状態で配置されてい
る。超高真空状態にするためのターボモレキュラーポン
プが接続されている。超高真空装置の一部に酸素１０６
，イオン化するためのマイクロ波発生器１０４及び電磁
石１０５を有している。又電子銃１１０ａ，１１０ｂに
よってそれぞれ蒸発させるための多結晶シリコン７，Ｓ
ｂ１０９はそれぞれルツボ１０８ａ，１０８ｂに入って
、それぞれ配置されている。A holder jig 10 is placed inside the ultra-high vacuum container 101.
A silicon substrate 103 is disposed so as to be supported by 2 . A heater 111 for controlling the temperature of the silicon substrate is
It is placed near the silicon substrate 103 in a non-contact manner. A turbo molecular pump is connected to create an ultra-high vacuum state. Oxygen 106 is used as part of the ultra-high vacuum equipment.
, a microwave generator 104 for ionization, and an electromagnet 105. Also, polycrystalline silicon 7 and S are evaporated by electron guns 110a and 110b, respectively.
b109 are respectively placed in the crucibles 108a and 108b.
【００１４】本装置を用いることにより、本発明の半導
体装置を作製することが出来る。By using this apparatus, the semiconductor device of the present invention can be manufactured.
【００１５】図１乃至図７は、本発明の一実施例による
製造方法を用いて作製された、エミッタ・ベース間に自
己整合技術を用いていないｎｐｎ型シリコンバイポーラ
トランジスタの主要作製工程縦断面図をである。もちろ
ん本発明は他のポリシリコンエミッタ・バイポーラトラ
ンジスタに適用することは可能である。たとえば、エミ
ッタ・ベース間を自己整合的に形成する２層ポリシリコ
ン・バイポーラトランジスタやベース層がＳｉＧｅ合金
からなるヘテロ接合バイポーラトランジスタのエミッタ
・ポリシリコン形成に適用できる。FIGS. 1 to 7 are longitudinal cross-sectional views of main manufacturing steps of an npn-type silicon bipolar transistor that does not use self-alignment technology between the emitter and base and is manufactured using a manufacturing method according to an embodiment of the present invention. is. Of course, the present invention can be applied to other polysilicon emitter bipolar transistors. For example, the present invention can be applied to forming the emitter polysilicon of a two-layer polysilicon bipolar transistor in which the emitter and base are formed in a self-aligned manner or a heterojunction bipolar transistor whose base layer is made of a SiGe alloy.
【００１６】図１は、素子分離領域を形成する予定の領
域に溝を形成した状態のシリコン・バイポーラトランジ
スタの縦断面図である。室温で抵抗率１０〜２０Ω・ｃ
ｍのｐ− 型シリコン基板１１の表面を酸化後、フォト
リソグラフィー及びＨＦ系液のエッチングによってシリ
コン酸化膜の一部を開口し、残在シリコン酸化膜を拡散
マスクとしてヒ素を拡散させて埋込層１２を形成する。
マスクとしたシリコン酸化膜をＨＦ系液によって全面除
去後、リン濃度が約１×１０の１６乗原子／立方センチ
メートルのｎ型シリコンエピタキシャル層１３を約１．
３μｍ成長させる。この成長の際、オートドーピングに
よってエピタキシャル層と埋込層との間に遷移領域が出
来るので、ほぼ一定のリン濃度であるエピタキシャル層
の実効的な厚さは約０．７μｍとなっている。次にｎ型
エピタキシャル層１３表面を酸化させ、約６００オング
ストロームのシリコン酸化膜２０１を形成し、更にＬＰ
ＣＶＤ法によってシリコン窒化膜２０２を堆積させる。
次にリソグラフィー工程によって素子間分離領域及びエ
ミッター・コレクタ間分離領域のフォトレジストを除去
する。このフォトレジスト２０３をマスクとしてシリコ
ン窒化膜及びシリコン酸化膜をドライ・エッチング法に
より除去し更にｎ型シリコンエピタキシャル層１３につ
いても約０．８μｍドライエッチングによって除去する
。FIG. 1 is a longitudinal sectional view of a silicon bipolar transistor in which a trench is formed in a region where an element isolation region is to be formed. Resistivity 10-20Ω・c at room temperature
After oxidizing the surface of the p- type silicon substrate 11, a part of the silicon oxide film is opened by photolithography and etching with an HF liquid, and arsenic is diffused using the remaining silicon oxide film as a diffusion mask to form a buried layer. form 12. After completely removing the silicon oxide film used as a mask with an HF-based solution, an n-type silicon epitaxial layer 13 with a phosphorus concentration of about 1×10 to the 16th power/cm3 is removed by about 1.
Grow 3 μm. During this growth, a transition region is created between the epitaxial layer and the buried layer by autodoping, so that the effective thickness of the epitaxial layer with a substantially constant phosphorus concentration is about 0.7 μm. Next, the surface of the n-type epitaxial layer 13 is oxidized to form a silicon oxide film 201 of about 600 angstroms, and then LP
A silicon nitride film 202 is deposited by CVD. Next, the photoresist in the element isolation region and the emitter-collector isolation region is removed by a lithography process. Using this photoresist 203 as a mask, the silicon nitride film and the silicon oxide film are removed by dry etching, and the n-type silicon epitaxial layer 13 is also removed by dry etching to a thickness of about 0.8 μm.
【００１７】その後、図２に示すように、ボロンを１０
０ｋｅＶ、１×１０の１４乗原子／平方センチメートル
でチャンネルストッパ部にのみイオン注入し、イオン注
入の際の結晶欠陥を除くための熱処理９００℃、Ｎ２
雰囲気中で３０分間アニールすることによりチャネル防
止用イオン注入層１４を形成する。Thereafter, as shown in FIG.
Ions were implanted only into the channel stopper portion at 0 keV and 1×10 14 atoms/cm2, and heat treatment was performed at 900°C and N2 to remove crystal defects during ion implantation.
An ion implantation layer 14 for preventing a channel is formed by annealing in an atmosphere for 30 minutes.
【００１８】次にシリコン窒化膜２０２（図１）をマス
クにして選択的に酸化を行ないシリコン酸化膜の素子分
離層１５を形成する。次に選択酸化のマスク材としてい
たシリコン窒化膜２０２を熱したリン酸を用いて全面除
去後、再びＬＰＣＶＤ法によってシリコン窒化膜（図に
示さず）を堆積させ、フォトリソグラフィー工程により
コレクタ引き出し領域のフォトレジストを開口し、この
フォトレジストをマスク材としてシリコン窒化膜をドラ
イエッチングにより除去，開口する。フォトレジスト除
去後、シリコン窒化膜を拡散のマスクとしてリンを拡散
させる。この拡散した層は埋込層２まで到達することに
より低抵抗のコレクタ引出し領域１２’を形成する。コ
レクタ引き出しの表面を約１０００オングストローム酸
化した後熱したリン酸によって残りのシリコン窒化膜を
除去する。その後、ｎ型シリコンエピタキシャル層１３
上のシリコン酸化膜をＨＦ系液によって除去後、酸化し
てシリコン酸化膜２０１約４００オングストローム形成
する。このシリコン酸化膜２０１は、真性ベース層をイ
オン注入で形成する時シリコン層が裸の状態で注入した
場合より欠陥を少なくする目的がある。Next, selective oxidation is performed using the silicon nitride film 202 (FIG. 1) as a mask to form an element isolation layer 15 of a silicon oxide film. Next, after removing the silicon nitride film 202, which was used as a mask material for selective oxidation, from the entire surface using heated phosphoric acid, a silicon nitride film (not shown) was deposited again using the LPCVD method, and the collector lead-out region was formed using a photolithography process. An opening is opened in the photoresist, and the silicon nitride film is removed by dry etching using the photoresist as a mask material to open the silicon nitride film. After removing the photoresist, phosphorus is diffused using the silicon nitride film as a diffusion mask. This diffused layer reaches the buried layer 2 to form a low resistance collector lead-out region 12'. After oxidizing the surface of the collector drawer by about 1000 angstroms, the remaining silicon nitride film is removed using heated phosphoric acid. After that, the n-type silicon epitaxial layer 13
After removing the upper silicon oxide film with an HF-based solution, it is oxidized to form a silicon oxide film 201 having a thickness of about 400 angstroms. This silicon oxide film 201 has the purpose of reducing defects when forming the intrinsic base layer by ion implantation, compared to when implantation is performed with the silicon layer bare.
【００１９】次にフォトリソグラフィー工程によりｎ型
エピタキシャル層の左側の約半分の領域を開口しこのフ
ォトレジスト１０１をマスクにボロンを５０ｋｅＶ、５
×１０の１５乗原子／平方センチメートルイオン注入し
、コンタクト用ボロン注入領域１６を形成する。もちろ
んフォトレジストを除去して、イオン注入された領域の
活性化の熱処理をすることは言うまでもない。次に再び
フォトリソグラフィー工程によってｎ型エピタキシャル
層上を全面開口し、このフォトレジスト１０１をマスク
材としてボロンを３０ｋｅＶ、２×１０の１３乗原子／
平方センチメートルイオン注入しレジスト除去及び活性
化の熱処理によって真性ベース層１７が形成される。
この状態が図２である。Next, approximately half of the left side region of the n-type epitaxial layer is opened by a photolithography process, and using this photoresist 101 as a mask, boron is applied at 50 keV and 500 keV.
Ion implantation is performed at ×10 to the 15th power atoms/square centimeter to form a boron implanted region 16 for contact. Of course, it goes without saying that the photoresist is removed and a heat treatment is performed to activate the ion-implanted region. Next, the entire surface of the n-type epitaxial layer is opened again by a photolithography process, and using this photoresist 101 as a mask, boron is heated at 30 keV and 2×10 13 atoms/
An intrinsic base layer 17 is formed by ion implantation in a square centimeter area, resist removal, and activation heat treatment. This state is shown in FIG.
【００２０】図３はエミッタ開口後を示す縦断面図であ
る。リンガラス膜１８を表面に形成後フォトリソグラフ
ィー工程により真性ベース層１７上にフォトレジストを
開口し、次にドライエッチング及びＨＦ系液によるエッ
チングによって真性ベース上に開口を形成する。FIG. 3 is a longitudinal sectional view showing the area after the emitter opening. After the phosphor glass film 18 is formed on the surface, an opening is formed in the photoresist on the intrinsic base layer 17 by a photolithography process, and then an opening is formed on the intrinsic base by dry etching and etching using an HF-based liquid.
【００２１】ＲＣＡ洗浄によって開口内の重金属等によ
る汚染を除去後、ベース領域１７表面の自然酸化膜を除
去する目的で生ＨＦ液を１／５０に希釈した液に約３０
秒間浸漬する。しかしながら、この処理によっても、図
３に２０４として示すように自然酸化膜が残ったり、次
のステップを実行するまでに再度自然酸化膜２０４が形
成される。After removing contamination caused by heavy metals and the like in the openings by RCA cleaning, in order to remove the natural oxide film on the surface of the base region 17, about 30% of the raw HF solution was diluted to 1/50.
Soak for seconds. However, even with this process, a natural oxide film remains as shown as 204 in FIG. 3, and the natural oxide film 204 is formed again before the next step is executed.
【００２２】そこで、図３の示すウェハーを図９の容器
１０１内に入れ、自然酸化膜２０４の除去処理を実行す
る。本実施例では、その除去に要する時間を短縮するた
めに、まず、室温においてルツボ１０８ａ内の多結晶シ
リコン１０７に電子銃１１０ａからの電子をあててシリ
コンを蒸発させ自然酸化膜２０４上に同程度の厚さ（ほ
ぼ１０オングストローム）のシリコン層を堆積させる。
その後、５×１０の−８乗Ｔｏｒｒの真空度で約８５０
℃、１０分間熱処理する。これによって、自然酸化膜２
０４は蒸気圧の高いＳｉＯになり、ベース領域１７の表
面から除去される。かくして、その希しゃくしたＨＦ系
液で除去が不完全であったりあるいは除去後再び形成さ
れた自然酸化膜２０４は完全に取り去られ、図４に示す
ように、ベース領域１７の表面は完全に清浄化される。
このときの真空度は１０の−３乗Ｔｏｒｒ以下、好まし
くは１０の−５乗Ｔｏｒｒ以下とする。Therefore, the wafer shown in FIG. 3 is placed in the container 101 shown in FIG. 9, and the natural oxide film 204 is removed. In this embodiment, in order to shorten the time required for its removal, first, electrons from the electron gun 110a are applied to the polycrystalline silicon 107 in the crucible 108a at room temperature to evaporate the silicon and leave it on the natural oxide film 204 to the same extent. (approximately 10 angstroms) thick. After that, at a vacuum level of 5 x 10 -8 Torr, about 850
Heat treatment at ℃ for 10 minutes. As a result, the natural oxide film 2
04 becomes SiO with high vapor pressure and is removed from the surface of the base region 17. In this way, the native oxide film 204 that was incompletely removed by the diluted HF-based liquid or that was re-formed after removal is completely removed, and the surface of the base region 17 is completely cleared, as shown in FIG. be purified. The degree of vacuum at this time is 10 to the −3 power Torr or less, preferably 10 to the −5 power Torr or less.
【００２３】次に、ウェハーを容器１０に入れたままで
室温にし、電子サイクロトロン共鳴を起こさせるに必要
なマイクロ波および磁場、例えばマイクロ波発生器１０
４から周波数２．５４ＧＨｚおよび出力１００Ｗのマイ
クロ波を印加し電磁石で１０００ガウスの磁場強度を生
成した状態で、容器１０１内の分圧が２×１０の−５乗
Ｔｏｒｒとなるように酸素ボンベ１０６から酸素を導入
する。かくして、電子サイクロトロン共鳴により導入さ
れた酸素はイオン化され酸素イオンＯ− が発生する。
シリコンウェハー１０３には１００Ｖ程度のバイアスが
かけられているので、酸素イオンＯ− はシリコンウェ
ハー１０３に照射される。酸素イオンＯ− の照射は数
秒から数１０秒間行われる。本実施例では１５秒間照射
した。
その結果、図５に示すように、ベース領域１７の清浄化
された表面に１２オングストローム程度のシリコン酸化
膜（ＳｉＯ２ ）１９が形成される。Next, the wafer is brought to room temperature while still in the container 10, and the microwave and magnetic field necessary to cause electron cyclotron resonance, such as a microwave generator 10, is applied.
4, a microwave with a frequency of 2.54 GHz and an output of 100 W is applied, and a magnetic field strength of 1000 Gauss is generated using an electromagnet. Oxygen is introduced from Thus, the oxygen introduced by electron cyclotron resonance is ionized and oxygen ions O- are generated. Since a bias of about 100 V is applied to the silicon wafer 103, the silicon wafer 103 is irradiated with oxygen ions O-. The irradiation with oxygen ions O- is carried out for several seconds to several tens of seconds. In this example, irradiation was performed for 15 seconds. As a result, as shown in FIG. 5, a silicon oxide film (SiO2) 19 of about 12 angstroms is formed on the cleaned surface of the base region 17.
【００２４】図１０にＸ線光電子スペクトル（ＸＰＳ）
を示す。上記のように室温（ＲＴ）で形成されたシリコ
ン酸化膜１９では曲線１００に示すようにＳｉ−Ｏの結
合ピークのみ観測され、シリコンと酸素との比が実質的
に１：２である化学量論的組成となっている。一方、上
記した同じ条件で、ただし基板温度がそれぞれ３５０℃
，４５０℃で形成したシリコン酸化膜では、それぞれ曲
線１０１，１０２で示すように、Ｓｉ−Ｏのピークだけ
でなくＳｉ−Ｓｉの結合によるピークも認められ、Ｓｉ
リッチの酸化膜となっている。これは、酸素イオンＯ−
を照射しても基板温度が比較的高いためベース領域１
７と反応結合するイオンが少なくなるためと考えられる
。基板温度が室温のときシリコンと酸素との比が実質的
に完全な１：２となるシリコン酸化膜が得られる。しか
も、基板に温度を印加する必要がないので、温度制御等
の処理が不要となり製造もきわめて容易となる。FIG. 10 shows an X-ray photoelectron spectrum (XPS).
shows. In the silicon oxide film 19 formed at room temperature (RT) as described above, only the Si-O bond peak is observed as shown in the curve 100, and the stoichiometric amount is such that the ratio of silicon to oxygen is substantially 1:2. It has a logical composition. On the other hand, under the same conditions as above, but with a substrate temperature of 350°C.
, 450°C, as shown by curves 101 and 102, not only the Si-O peak but also the peak due to the Si-Si bond is observed, and the Si
It is a rich oxide film. This is the oxygen ion O-
base area 1 because the substrate temperature is relatively high even when irradiated with
This is thought to be due to fewer ions reacting with 7. When the substrate temperature is room temperature, a silicon oxide film is obtained in which the ratio of silicon to oxygen is substantially perfect at 1:2. Moreover, since there is no need to apply temperature to the substrate, processing such as temperature control is unnecessary, and manufacturing is extremely easy.
【００２５】図９に戻って、導入された酸素は完全には
イオン化されず一部酸素分子Ｏ２ のまま容器１０１内
に到達する。しかしながら、容器１０１内は高真空状態
であり、かつ酸素分子Ｏ２ の反応エネルギーは酸素イ
オンＯ− のそれに比して非常に小さいので、酸素分子
Ｏ２ とシリコンウェハー１０３との反応は実質起こら
ず、そのまま排気される。Returning to FIG. 9, the introduced oxygen is not completely ionized and reaches the container 101 partially as oxygen molecules O2. However, since the inside of the container 101 is in a high vacuum state and the reaction energy of the oxygen molecules O2 is very small compared to that of the oxygen ions O-, the reaction between the oxygen molecules O2 and the silicon wafer 103 does not substantially occur and remains as it is. Exhausted.
【００２６】シリコン酸化膜１９の形成後、Ｓｉ基板温
度を室温状態で電子銃１１０ａによりルツボ１０８ａか
らシリコン１０７を蒸発させ、シリコンウェハー１０３
上にシリコンを約２０００オングストロームの厚さで堆
積させる。これによってできたシリコン層はアモルファ
ス（非晶質）である。このとき、電子銃１１０ｂによっ
てルツボ１０８ｂからアンチモン（Ｓｂ）を蒸発させ約
２×１０の１９乗アトム／立方センチメートルの濃度で
含有させながら、アモルファスシリコンを堆積させる。
このときの真空度は５×１０の−８乗Ｔｏｒｒであった
。その後、ヒータ１１１によってウェハー１０３を約５
００℃程度に加熱し、アモルファスシリコンを多結晶シ
リコンにする。かくして、図６に示すように、全面にＮ
型の多結晶シリコン層２０が形成されたウェハーが得ら
れる。多結晶シリコン層２０も同一容器内で形成してい
るので、シリコン酸化膜の膜厚、膜質の変動が防止され
る。このウェハーはその後真空容器１０１から取り出さ
れる。After forming the silicon oxide film 19, silicon 107 is evaporated from the crucible 108a by an electron gun 110a while the Si substrate temperature is at room temperature, and the silicon wafer 103 is
Deposit silicon on top to a thickness of approximately 2000 angstroms. The resulting silicon layer is amorphous. At this time, amorphous silicon is deposited while antimony (Sb) is evaporated from the crucible 108b by the electron gun 110b and contained at a concentration of about 2×10 19 atoms/cm3. The degree of vacuum at this time was 5×10 Torr to the −8 power. Thereafter, the heater 111 heats the wafer 103 by about 5
The amorphous silicon is heated to about 00°C to turn it into polycrystalline silicon. Thus, as shown in FIG.
A wafer is obtained on which a molded polycrystalline silicon layer 20 is formed. Since the polycrystalline silicon layer 20 is also formed in the same container, variations in the thickness and quality of the silicon oxide film are prevented. This wafer is then removed from the vacuum vessel 101.
【００２７】次に図７に示すようにエミッタ開口領域よ
り、少し広い領域（リソグラフィー工程におけるアライ
メントのズレと多結晶シリコンのドライエッチングの際
のサイドエッチ量との和の寸法以上に広くする）。上に
フォトレジストを残し、ドライエッチングによって多結
晶シリコン２０を除去する。ランプアニールを用いて９
００℃，３０秒の熱処理により多結晶シリコン２０から
ベース１７に不純物を拡散させて単結晶エミッタ２１を
形成し、次に、ベース及びコレクタ部の電極用のコンタ
クト孔をフォトリソグラフィー及びドライエッチングに
よって開口する。全面にＡｌ系金属２２、例えば、Ａｌ
−Ｓｉ合金（Ａｌ ９９％，Ｓｉ １％）を蒸着し
エミッタ，ベース及びコレクタ電極を形成するためのフ
ォトレジストパターン１０２を形成する。Next, as shown in FIG. 7, a region slightly wider than the emitter opening region (wider than the sum of the misalignment in the lithography process and the amount of side etching in the dry etching of polycrystalline silicon). Polycrystalline silicon 20 is removed by dry etching, leaving the photoresist on top. 9 using lamp annealing
Impurities are diffused from the polycrystalline silicon 20 into the base 17 by heat treatment at 00°C for 30 seconds to form a single crystal emitter 21, and then contact holes for electrodes in the base and collector portions are opened by photolithography and dry etching. do. Al-based metal 22, for example, Al
-Si alloy (99% Al, 1% Si) is deposited to form a photoresist pattern 102 for forming emitter, base, and collector electrodes.
【００２８】フォトレジスト１０２をマスクとしたドラ
イエッチングによってメタル層２２の不要部を除去し、
フォトレジスト１０２を除去した後に４００℃１０分間
の合金化熱処理を施すことにより、図８のように、コレ
クタ電極２２−１，エミッタ電極２２−２およびベース
電極２２−３を有するバイポーラトランジスタが形成さ
れる。Unnecessary portions of the metal layer 22 are removed by dry etching using the photoresist 102 as a mask,
After removing the photoresist 102, alloying heat treatment is performed at 400° C. for 10 minutes to form a bipolar transistor having a collector electrode 22-1, an emitter electrode 22-2, and a base electrode 22-3, as shown in FIG. Ru.
【００２９】図１１に、本発明方法により得られたトラ
ンジスタ電流増巾率ｈＦＥと、従来方法によるトランジ
スタのｈＦＥとの比を、基板温度とＥＣＲ酸化時間を変
数に示している。基板温度が３５０℃の場合、従来技術
よりもｈＦＥは低い。これに対し本実施例のように室温
でかつ酸素イオンの照射時間をもってＥＣＲ酸化した場
合ｈＦＥが３倍に向上した。FIG. 11 shows the ratio of the transistor current amplification factor hFE obtained by the method of the present invention to hFE of the transistor obtained by the conventional method, with substrate temperature and ECR oxidation time as variables. When the substrate temperature is 350° C., the hFE is lower than in the prior art. On the other hand, when ECR oxidation was performed at room temperature and with oxygen ion irradiation time as in this example, hFE was improved three times.
【００３０】このように、ＥＣＲにより単結晶シリコン
上にシリコン酸化膜を形成する場合に基板温度を室温に
し、超高真空状態で酸素イオンを供給して形成すれば、
シリコンと酸素の化学量論的組成比が実質的に１：２の
シリコン酸化膜を形成でき、シリコン酸化膜の膜厚およ
び膜質のばらつきをなくすことができる。As described above, when forming a silicon oxide film on single crystal silicon by ECR, if the substrate temperature is set to room temperature and oxygen ions are supplied in an ultra-high vacuum state,
A silicon oxide film having a stoichiometric ratio of silicon to oxygen of substantially 1:2 can be formed, and variations in film thickness and film quality of the silicon oxide film can be eliminated.
【００３１】なお、本実施例では、多結晶シリコン２０
を、シリコン酸化膜１９への影響を小さくするべく、形
成されたアモルファスシリコンに熱処理を施して形成し
たが、他の方法でもよい。例えば、シリコン酸化膜１９
及びリンガラス膜１８の上に、６５０℃でシリコン分子
線を照射することにより、多結晶シリコンを直接堆積さ
せてもよい。さらに、多結晶シリコン２０を超高真空装
置１０１内でノンドープのまま、アモルファスシリコン
を室温で堆積させた後、これを多結晶化して形成したあ
とで、装置１０１からとり出し、例えば本実施例のよう
に膜厚が２０００オングストロームの多結晶シリコンで
あれば注入エネルギー７０ｋｅＶ、ドーズ量１×１０の
１６乗原子／平方センチメートルでヒ素をイオン注入し
て導体化してもよい。その後、８００℃で３０分と９０
０℃で３０秒の熱処理を行うとエミッタ単結晶領域が形
成される。さらに、酸素イオンの総供給量は超高真空容
器１０１内の酸素ガスの分圧とＥＣＲ酸化時間との積で
決まるので本実施例よりも真空度を上げれば酸化速度を
遅くできるので、シリコン酸化膜の膜厚をより細かく精
密に制御できる。Note that in this embodiment, polycrystalline silicon 20
was formed by subjecting the formed amorphous silicon to heat treatment in order to reduce the influence on the silicon oxide film 19, but other methods may be used. For example, silicon oxide film 19
Polycrystalline silicon may also be directly deposited on the phosphor glass film 18 by irradiating silicon molecular beams at 650°C. Further, amorphous silicon is deposited on the polycrystalline silicon 20 without doping in the ultra-high vacuum apparatus 101 at room temperature, and after this is polycrystallized and formed, it is taken out from the apparatus 101 and, for example, in the present embodiment. If polycrystalline silicon has a film thickness of 2000 angstroms, it may be made conductive by ion-implanting arsenic at an implantation energy of 70 keV and a dose of 1.times.10@16 atoms/square centimeter. Then, at 800℃ for 30 minutes and 90 minutes.
When heat treatment is performed at 0° C. for 30 seconds, an emitter single crystal region is formed. Furthermore, since the total supply amount of oxygen ions is determined by the product of the partial pressure of oxygen gas in the ultra-high vacuum container 101 and the ECR oxidation time, the oxidation rate can be slowed down by increasing the degree of vacuum compared to this example. The film thickness can be controlled more precisely.
【００３２】[0032]
【発明の効果】以上説明したように本発明は、超高真空
装置内で電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を用い
てイオン化した酸素イオンを室温状態にあるシリコン基
板に照射することにより、化学量論的なシリコン酸化膜
を形成したので、バイポーラトランジスタの電流増巾率
ｈＦＥを向上できるという効果を有する。Effects of the Invention As explained above, the present invention provides electron cyclotron resonance in an ultra-high vacuum apparatus.
By irradiating a silicon substrate at room temperature with oxygen ions ionized using Cyclotron Resonance, a stoichiometric silicon oxide film was formed, which has the effect of improving the current amplification factor hFE of bipolar transistors. have
【図１】本発明の一実施例の一工程後の半導体装置の断
面図である。FIG. 1 is a sectional view of a semiconductor device after one step in an embodiment of the present invention.
【図２】図１に示される半導体装置の次の工程後の断面
図である。FIG. 2 is a cross-sectional view of the semiconductor device shown in FIG. 1 after the next step;
【図３】図２に示される半導体装置の次の工程後の断面
図である。FIG. 3 is a cross-sectional view of the semiconductor device shown in FIG. 2 after the next step;
【図４】図３に示される半導体装置の次の工程後の断面
図である。FIG. 4 is a cross-sectional view of the semiconductor device shown in FIG. 3 after the next step;
【図５】図４に示される半導体装置の次の工程後の断面
図である。FIG. 5 is a cross-sectional view of the semiconductor device shown in FIG. 4 after the next step;
【図６】図５に示される半導体装置の次の工程後の断面
図である。6 is a cross-sectional view of the semiconductor device shown in FIG. 5 after the next step; FIG.
【図７】図６に示される半導体装置の次の工程後の断面
図である。7 is a cross-sectional view of the semiconductor device shown in FIG. 6 after the next step; FIG.
【図８】図７に示される半導体装置の次の工程後の断面
図である。8 is a cross-sectional view of the semiconductor device shown in FIG. 7 after the next step; FIG.
【図９】本発明の一実施例に用いた製造装置の模式図で
ある。FIG. 9 is a schematic diagram of a manufacturing apparatus used in an embodiment of the present invention.
【図１０】本発明の一実施例により形成されたシリコン
酸化膜の光電子分光スペクトル（ＸＰＳ）の酸化温度依
存性。FIG. 10 shows the oxidation temperature dependence of the photoelectron spectroscopy spectrum (XPS) of a silicon oxide film formed according to an example of the present invention.
【図１１】本発明の半導体装置の製造方法を用いて形成
されたポリシリコン・エミッタ・バイポーラトランジス
タの電流増巾率（ｈＦＥ）の酸化時間依存性を示すグラ
フである。FIG. 11 is a graph showing the oxidation time dependence of the current amplification factor (hFE) of a polysilicon emitter bipolar transistor formed using the semiconductor device manufacturing method of the present invention.
【図１２】従来技術によって形成されたシリコン酸化膜
の光電子分光スペクトル（ＸＰＳ）の酸化温度依存性を
示すグラフである。FIG. 12 is a graph showing the oxidation temperature dependence of a photoelectron spectroscopy spectrum (XPS) of a silicon oxide film formed by a conventional technique.
Claims (3)
された第一の導電型を有する単結晶シリコン第一島状領
域上に、絶縁膜によって形成された開口内の単結晶シリ
コン表面を清浄化する工程と、同一真空容器内で、酸素
イオンを供給することにより前記清浄化されたシリコン
表面にシリコン酸化膜を形成する工程と、同一真空容器
内で無添加また不純物が添加された多結晶または非晶質
のシリコンを堆積させる工程とを含むことを特徴とする
半導体装置の製造方法。1. Cleaning the single crystal silicon surface within an opening formed by an insulating film on a first single crystal silicon island region having a first conductivity type selectively formed in a single crystal silicon substrate. a step of forming a silicon oxide film on the cleaned silicon surface by supplying oxygen ions in the same vacuum container; and a step of forming a silicon oxide film on the cleaned silicon surface in the same vacuum container; or a step of depositing amorphous silicon.
、かつ前記酸素イオンは電子サイクロトロン共鳴法で発
生されることを特徴とする請求項１記載の半導体装置の
製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon oxide film is formed at room temperature, and the oxygen ions are generated by electron cyclotron resonance.
工程と、前記ベース領域の表面を清浄化する工程と、前
記ベース領域の清浄化された表面に室温で酸素イオンを
供給してシリコン酸化膜を形成する工程と、前記シリコ
ン酸化膜上に多結晶シリコン層を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。3. A step of forming a base region in the collector region, a step of cleaning the surface of the base region, and supplying oxygen ions to the cleaned surface of the base region at room temperature to form a silicon oxide film. A method for manufacturing a semiconductor device, comprising the steps of: forming a polycrystalline silicon layer on the silicon oxide film; and forming a polycrystalline silicon layer on the silicon oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220041A JP2855903B2 (en) | 1990-08-30 | 1991-08-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22872990 | 1990-08-30 | ||
| JP2-228729 | 1990-08-30 | ||
| JP3220041A JP2855903B2 (en) | 1990-08-30 | 1991-08-30 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04355930A true JPH04355930A (en) | 1992-12-09 |
| JP2855903B2 JP2855903B2 (en) | 1999-02-10 |
Family
ID=26523482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220041A Expired - Fee Related JP2855903B2 (en) | 1990-08-30 | 1991-08-30 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855903B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116032A (en) * | 2005-10-24 | 2007-05-10 | New Japan Radio Co Ltd | Method for manufacturing semiconductor device |
| JP2013254794A (en) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | Manufacturing method of oxide film |
| JP2017069588A (en) * | 2010-07-02 | 2017-04-06 | サンパワー コーポレイション | Method of manufacturing solar cell with tunnel dielectric layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390138A (en) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | Method for cleaning semiconductor surface |
| JPS63172429A (en) * | 1987-01-12 | 1988-07-16 | Ulvac Corp | Microwave plasma treating apparatus |
| JPH02210820A (en) * | 1989-02-10 | 1990-08-22 | Nec Corp | Manufacture of bipolar transistor |
-
1991
- 1991-08-30 JP JP3220041A patent/JP2855903B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390138A (en) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | Method for cleaning semiconductor surface |
| JPS63172429A (en) * | 1987-01-12 | 1988-07-16 | Ulvac Corp | Microwave plasma treating apparatus |
| JPH02210820A (en) * | 1989-02-10 | 1990-08-22 | Nec Corp | Manufacture of bipolar transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116032A (en) * | 2005-10-24 | 2007-05-10 | New Japan Radio Co Ltd | Method for manufacturing semiconductor device |
| JP2017069588A (en) * | 2010-07-02 | 2017-04-06 | サンパワー コーポレイション | Method of manufacturing solar cell with tunnel dielectric layer |
| JP2013254794A (en) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | Manufacturing method of oxide film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2855903B2 (en) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298629A (en) | Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation | |
| JPS5821419B2 (en) | Lattice defect removal method | |
| JP3079575B2 (en) | Method for manufacturing semiconductor device | |
| JPS62177909A (en) | Manufacture of semiconductor device | |
| US5183777A (en) | Method of forming shallow junctions | |
| US5238849A (en) | Method of fabricating semiconductor device | |
| US5256162A (en) | Apparatus for forming shallow electrical junctions | |
| KR100991213B1 (en) | Manufacturing method of germanium on insulator structure, germanium on insulator structure by the method, and transistor using the germanium on insulator structure | |
| JP2855903B2 (en) | Method for manufacturing semiconductor device | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPH04132232A (en) | Field-effect transistor and its manufacture | |
| KR100377714B1 (en) | Discontinuous dielectric interface for bipolar transistors | |
| JP3221129B2 (en) | Semiconductor device manufacturing method | |
| JP2004528707A (en) | Method of forming SOI | |
| JPH0319218A (en) | Formation process and device of soi substrate | |
| JPH02132823A (en) | Formation of shallow junction and semiconductor device having shallow junction | |
| KR20000021246A (en) | Method for forming insulating film for semiconductor device using deuterium oxide or deuterium | |
| JP2001308319A (en) | Insulated gate compound semiconductor device | |
| JP4086334B2 (en) | Impurity introduction method | |
| JP3229026B2 (en) | Manufacturing method of bipolar transistor | |
| JPH05175232A (en) | Thin film transistor and its manufacture | |
| JP2528660B2 (en) | Method for forming compound semiconductor conductive layer | |
| JPH0235720A (en) | Manufacture of semiconductor device | |
| JP2002252343A (en) | Semiconductor device and manufacturing method of the same | |
| JPH04219928A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| LAPS | Cancellation because of no payment of annual fees |