JPH05175232A - Thin film transistor and its manufacture - Google Patents
Thin film transistor and its manufactureInfo
- Publication number
- JPH05175232A JPH05175232A JP34147291A JP34147291A JPH05175232A JP H05175232 A JPH05175232 A JP H05175232A JP 34147291 A JP34147291 A JP 34147291A JP 34147291 A JP34147291 A JP 34147291A JP H05175232 A JPH05175232 A JP H05175232A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic contact
- contact layer
- semiconductor thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000001257 hydrogen Substances 0.000 claims abstract description 40
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 22
- -1 hydrogen ions Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract description 6
- 230000004913 activation Effects 0.000 abstract description 5
- 238000009751 slip forming Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 235000014443 Pyrus communis Nutrition 0.000 description 1
- 241000347389 Serranus cabrilla Species 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスター及
びその製造方法に関し、特にソース電極及びドレイン電
極とチャンネルとのオーム性接触層の特性改善に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly to improvement of characteristics of an ohmic contact layer between a source electrode and a drain electrode and a channel.
【０００２】[0002]
【従来の技術】従来、薄膜トランジスターの製造、特に
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造において、ソース電極及びドレ
イン電極とチャンネルとのオーム性接触層を形成する手
段として、ｎ型にドーピングされた低抵抗非晶質シリコ
ン薄膜を堆積させる方法が用いられてきた。2. Description of the Related Art Conventionally, as a means for forming an ohmic contact layer between a source electrode and a drain electrode and a channel in manufacturing a thin film transistor, particularly in manufacturing an inverted stagger type thin film transistor using amorphous silicon and its compound. , A method of depositing an n-type doped low resistance amorphous silicon thin film has been used.
【０００３】一方、オーム性接触層を形成する手段とし
て、イオンの質量分離を行ったイオン注入により、Ｂ、
Ｐ、Ａｓ等の不純物元素のみからなるイオンを半導体薄
膜に打ち込むことによって、オーム性接触層を形成する
方法があり、例えば非晶質シリコンの場合、イオン打ち
込み時に３００℃程度に加熱することによって、ドーピ
ング層を形成するという方法が提案されている（米国特
許第４１６９７４０号、S.Kalbitzer, G.Muller, W.E.S
pear, P.G.Le Comber ）。On the other hand, as a means for forming an ohmic contact layer, by ion implantation with mass separation of ions, B,
There is a method of forming an ohmic contact layer by implanting ions made of only an impurity element such as P and As into a semiconductor thin film. For example, in the case of amorphous silicon, by heating to about 300 ° C. during ion implantation, A method of forming a doping layer has been proposed (US Pat. No. 4,169,740, S. Kalbitzer, G. Muller, WES.
pear, PGLe Comber).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、ソース
電極及びドレイン電極とチャンネルとのオーム性接触層
を形成する手段として、ｎ型にドーピングされた低抵抗
非晶質シリコン薄膜を堆積するという従来の方法は、ソ
ース領域及びドレイン領域以外に堆積されたｎ型低抵抗
非晶質シリコン膜を除去する工程が余分に増えるという
課題があった。また、ｎ型低抵抗非晶質シリコン膜を除
去するエッチングの終点制御が困難なため、オーバーエ
ッチングやエッチング不足等が発生する頻度が高く、薄
膜トランジスターの製造歩留まりを低下させるという課
題があった。また、この方法で製造された薄膜トランジ
スターは、オーム性接触層である低抵抗非晶質シリコン
膜とチャンネル（電子の通り道）との間に非晶質シリコ
ン膜の膜厚分の距離が存在するため、直列抵抗が大きく
なるという課題があった。However, the conventional method of depositing an n-type doped low resistance amorphous silicon thin film is used as a means for forming an ohmic contact layer between a source electrode and a drain electrode and a channel. However, there is a problem in that the number of steps for removing the n-type low resistance amorphous silicon film deposited in areas other than the source region and the drain region is increased. Further, since it is difficult to control the end point of etching for removing the n-type low resistance amorphous silicon film, there is a problem that over-etching, insufficient etching, etc. occur frequently, and the manufacturing yield of thin film transistors is reduced. Further, in the thin film transistor manufactured by this method, there is a distance corresponding to the thickness of the amorphous silicon film between the low resistance amorphous silicon film which is the ohmic contact layer and the channel (path of the electron). Therefore, there is a problem that the series resistance increases.
【０００５】一方、イオンの質量分離を行ったイオン注
入により、Ｂ、Ｐ、Ａｓ等の不純物元素のみからなるイ
オンを打ち込むことにより、チャンネルと直結したオー
ム性接触層を形成するという従来の方法は、不純物元素
のみからなるイオンを打ち込んでオーム性接触層を形成
するため、オーム性接触層にイオン注入による欠陥が多
く形成され、不純物元素の活性化率が低下すると共に、
薄膜トランジスターのオーム性接触層の特性及び信頼性
が悪化するという課題があった。On the other hand, there is a conventional method of forming an ohmic contact layer directly connected to a channel by implanting ions consisting of only impurity elements such as B, P and As by ion implantation with mass separation of ions. Since the ohmic contact layer is formed by implanting ions consisting of only the impurity element, many defects due to ion implantation are formed in the ohmic contact layer, and the activation rate of the impurity element is reduced.
There is a problem that the characteristics and reliability of the ohmic contact layer of the thin film transistor are deteriorated.
【０００６】本発明は、前記課題を解決するため、ソー
ス電極及びドレイン電極とチャンネルとのオーム性接触
層の特性改善を図ることにより、電気的性能及び信頼性
が向上した薄膜トランジスター及びその製造方法を提供
することを目的とする。In order to solve the above problems, the present invention aims to improve the characteristics of the ohmic contact layer between the source and drain electrodes and the channel, thereby improving the electrical performance and reliability of the thin film transistor, and a method of manufacturing the same. The purpose is to provide.
【０００７】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明の薄膜トランジスターは、ゲート電極、ゲー
ト絶縁膜及び半導体薄膜からなるチャンネル並びにソー
ス電極及びドレイン電極を備えた薄膜トランジスターに
おいて、ソース電極及びドレイン電極とチャンネルとの
オーム性接触層の水素濃度が、チャンネル領域の半導体
薄膜の水素濃度よりも大きいことを特徴とする。前記構
成において、半導体薄膜が非晶質シリコン薄膜であるこ
とが好ましい。In order to achieve the above object, a thin film transistor of the present invention is a thin film transistor having a channel composed of a gate electrode, a gate insulating film and a semiconductor thin film, and a source electrode and a drain electrode. The hydrogen concentration of the ohmic contact layer between the drain electrode and the channel is higher than the hydrogen concentration of the semiconductor thin film in the channel region. In the above structure, the semiconductor thin film is preferably an amorphous silicon thin film.
【０００８】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず水素イ
オンを半導体薄膜にマスク材を介して選択的に打ち込ん
で、次に価電子制御用の不純物を含むイオンを半導体薄
膜にマスク材を介して選択的に打ち込むことによってオ
ーム性接触層を形成した後、オーム性接触層にソース電
極及びドレイン電極を形成することを特徴とする。In the method of manufacturing a thin film transistor of the present invention, a gate electrode, a gate insulating film, and
After forming a semiconductor thin film and forming an active layer, first, hydrogen ions are selectively implanted into the semiconductor thin film through a mask material, and then ions containing impurities for controlling valence electrons are masked in the semiconductor thin film. A source electrode and a drain electrode are formed on the ohmic contact layer after the ohmic contact layer is formed by selectively implanting through the ohmic contact layer.
【０００９】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素イオン
及び価電子制御用の不純物を含むイオンを一緒に半導体
薄膜にマスク材を介して選択的に打ち込むことによって
オーム性接触層を形成した後、オーム性接触層にソース
電極及びドレイン電極を形成することを特徴とする。Further, in the method of manufacturing a thin film transistor of the present invention, a gate electrode, a gate insulating film, and
After forming a semiconductor thin film to form an active layer, hydrogen ions and ions containing impurities for controlling valence electrons are selectively implanted into the semiconductor thin film together through a mask material to form an ohmic contact layer. After that, a source electrode and a drain electrode are formed on the ohmic contact layer.
【００１０】前記構成において、半導体薄膜中にイオン
を打ち込む際に、価電子制御用の不純物のイオンの投影
飛程と、水素イオンの投影飛程を一致させることが好ま
しい。In the above structure, when the ions are implanted into the semiconductor thin film, it is preferable that the projected range of the ions of the impurity for controlling the valence electrons and the projected range of the hydrogen ions are matched.
【００１１】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず価電子
制御用の不純物を含むイオンを半導体薄膜にマスク材を
介して選択的に打ち込んで、次に水素ガス又は水素プラ
ズマ雰囲気中で加熱処理によりイオン拡散を行うことに
よってオーム性接触層を形成した後、オーム性接触層に
ソース電極及びドレイン電極を形成することを特徴とす
る。In the method of manufacturing a thin film transistor of the present invention, a gate electrode, a gate insulating film, and
After forming a semiconductor thin film and forming an active layer, first, ions containing impurities for controlling valence electrons are selectively implanted into the semiconductor thin film through a mask material, and then heated in a hydrogen gas or hydrogen plasma atmosphere. It is characterized in that the source electrode and the drain electrode are formed on the ohmic contact layer after forming the ohmic contact layer by performing ion diffusion by the treatment.
【００１２】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素ガス又
は水素プラズマ雰囲気中で、価電子制御用の不純物を含
むイオンを半導体薄膜にマスク材を介して選択的に打ち
込むことによってオーム性接触層を形成した後、オーム
性接触層にソース電極及びドレイン電極を形成すること
を特徴とする。Further, in the method of manufacturing a thin film transistor of the present invention, a gate electrode, a gate insulating film, and
After forming a semiconductor thin film and forming an active layer, ohmic contact is achieved by selectively implanting ions containing impurities for controlling valence electrons into the semiconductor thin film through a mask material in a hydrogen gas or hydrogen plasma atmosphere. After forming the layer, a source electrode and a drain electrode are formed on the ohmic contact layer.
【００１３】[0013]
【作用】前記構成によれば、ゲート電極、ゲート絶縁膜
及び半導体薄膜からなるチャンネル並びにソース電極及
びドレイン電極を備えた薄膜トランジスターにおいて、
ソース電極及びドレイン電極とチャンネルとのオーム性
接触層の水素濃度が、チャンネル領域の半導体薄膜の水
素濃度よりも大きいことにより、チャンネルの半導体薄
膜の部分に形成されたオーム性接触層において、イオン
注入による不純物導入の際に生じた注入欠陥が補償され
る。According to the above structure, in a thin film transistor having a channel composed of a gate electrode, a gate insulating film and a semiconductor thin film, and a source electrode and a drain electrode,
Since the hydrogen concentration in the ohmic contact layer between the source electrode and the drain electrode and the channel is higher than the hydrogen concentration in the semiconductor thin film in the channel region, ion implantation is performed in the ohmic contact layer formed in the semiconductor thin film portion in the channel. The injection defect generated when the impurities are introduced by the method is compensated.
【００１４】また、薄膜トランジスターを構成する半導
体薄膜が非晶質シリコン薄膜であることにより、プラズ
マＣＶＤ法を用いて基板上に大面積の薄膜を容易に形成
できるため、液晶ディスプレイ等の大面積集積素子を実
現することができる。Further, since the semiconductor thin film forming the thin film transistor is an amorphous silicon thin film, a large area thin film can be easily formed on the substrate by using the plasma CVD method. The device can be realized.
【００１５】また、前記した本発明の製造方法によれ
ば、ソース電極及びドレイン電極とチャンネルとのオー
ム性接触層の水素濃度を、チャンネル領域の半導体薄膜
の水素濃度よりも大きく形成することが容易に実現でき
る。Further, according to the above-described manufacturing method of the present invention, it is easy to form the concentration of hydrogen in the ohmic contact layer between the source electrode and the drain electrode and the channel higher than that of the semiconductor thin film in the channel region. Can be realized.
【００１６】また、本発明の製造方法の工程において、
水素イオンや価電子制御用の不純物を含むイオンを半導
体薄膜に打ち込む際に、価電子制御用の不純物のイオン
の投影飛程と、水素イオンの投影飛程を一致させること
により、イオン注入の際に生じた注入欠陥が効率良く補
償される。In the process of the manufacturing method of the present invention,
When implanting hydrogen ions or ions containing impurities for controlling valence electrons into a semiconductor thin film, the projected range of ions for impurities for controlling valence electrons and the projected range of hydrogen ions are made to coincide with each other, so that ion implantation can be performed. The injection defect that has occurred is efficiently compensated.
【００１７】[0017]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。 （実施例１）図１は、本発明の薄膜トランジスターの製
造方法の一実施例を説明する概略断面図である。ガラス
等の基体１の上に、Ｃｒ等の金属薄膜を堆積し蝕刻する
ことによりゲート電極２を形成し、次にプラズマＣＶＤ
法を用いて、シリコン窒化膜等のゲート絶縁膜３、非晶
質シリコン薄膜等の半導体薄膜４、シリコン窒化膜等の
マスク材５を連続して形成した後、図１ａに示すように
マスク材５を所定のマスクパターンに蝕刻する。Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a schematic sectional view for explaining an embodiment of a method of manufacturing a thin film transistor according to the present invention. A gate electrode 2 is formed by depositing and etching a metal thin film such as Cr on a substrate 1 such as glass, and then plasma CVD.
Method, a gate insulating film 3 such as a silicon nitride film, a semiconductor thin film 4 such as an amorphous silicon thin film, and a mask material 5 such as a silicon nitride film are successively formed, and then, as shown in FIG. 5 is etched into a predetermined mask pattern.
【００１８】次に、図１ｂに示すように、例えばＰＨ3
とＨ2 の混合ガスを放電分解することにより、Ｐを含ん
だイオン６及び水素イオン７を発生させて、これらのイ
オンを質量分離することなく、マスク材５を介して半導
体薄膜４に打ち込んでドーピングする。半導体薄膜４の
ドーピングされた部分はｎ型のドーピング層となり、オ
ーム性接触層９が形成される。従って、オーム性接触層
９の水素濃度は、半導体薄膜４のチャンネル領域８の水
素濃度よりも大きくなる。Next, as shown in FIG. 1b, for example, PH 3
Discharge decomposition of a mixed gas of H 2 and H 2 generates ions 6 and hydrogen ions 7 containing P, and these ions are implanted into the semiconductor thin film 4 through the mask material 5 without mass separation. Doping. The doped portion of the semiconductor thin film 4 becomes an n-type doping layer, and the ohmic contact layer 9 is formed. Therefore, the hydrogen concentration of the ohmic contact layer 9 becomes higher than the hydrogen concentration of the channel region 8 of the semiconductor thin film 4.
【００１９】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。Then, a source electrode and a drain electrode made of a metal thin film are formed on the ohmic contact layer 9,
The thin film transistor of the present invention can be obtained. In the obtained thin film transistor, since the channel region 8 is directly connected to the source and the drain, the series resistance during the operation of the transistor is extremely small.
【００２０】（実施例２）図２は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図２ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。(Embodiment 2) FIG. 2 is a schematic sectional view for explaining another embodiment of the method of manufacturing a thin film transistor according to the present invention. As in Example 1, on the substrate 1 such as glass,
A gate electrode 2 is formed by depositing and etching a metal thin film such as Cr, and then using a plasma CVD method, a gate insulating film 3 such as a silicon nitride film, a semiconductor thin film 4 such as an amorphous silicon thin film, and silicon. After the mask material 5 such as a nitride film is continuously formed, the mask material 5 is etched into a predetermined mask pattern as shown in FIG. 2a.
【００２１】次に、図２ｂに示すように、マスク材５を
介して、質量分離した水素イオン７を半導体薄膜４に注
入した後、図２ｃに示すように、マスク材５を介して、
質量分離したＰ+ イオン６´を半導体薄膜４に注入する
ことによって、ｎ型のドーピング層を形成する。このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。Next, as shown in FIG. 2b, hydrogen ions 7 separated by mass are injected into the semiconductor thin film 4 through the mask material 5, and then, as shown in FIG. 2c, through the mask material 5.
By implanting mass-separated P + ions 6 ′ into the semiconductor thin film 4, an n-type doping layer is formed. This doping layer becomes the ohmic contact layer 9 having a hydrogen concentration higher than that of the channel region 8 of the semiconductor thin film 4.
【００２２】なお、各イオンを半導体薄膜４に打ち込む
際には、価電子制御用の不純物のイオンであるＰ+ イオ
ン６´の注入によって生じる注入欠陥が、水素イオン７
により効果的に補償されるために、Ｐ+ イオン６´の投
影飛程と、水素イオン７の投影飛程を一致させて注入を
行なうことが好ましい。When implanting each ion into the semiconductor thin film 4, the implantation defect caused by the implantation of the P + ion 6 ′, which is an impurity ion for controlling valence electrons, is a hydrogen ion 7.
Therefore, it is preferable that the projection range of the P + ions 6 ′ and the projection range of the hydrogen ions 7 are made to coincide with each other to perform the implantation.
【００２３】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。Thereafter, a source electrode and a drain electrode made of a metal thin film are formed on the ohmic contact layer 9,
The thin film transistor of the present invention can be obtained. In the obtained thin film transistor, since the channel region 8 is directly connected to the source and the drain, the series resistance during the operation of the transistor is extremely small.
【００２４】（実施例３）図３は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図３ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。(Embodiment 3) FIG. 3 is a schematic sectional view for explaining another embodiment of the method of manufacturing a thin film transistor according to the present invention. As in Example 1, on the substrate 1 such as glass,
A gate electrode 2 is formed by depositing and etching a metal thin film such as Cr, and then using a plasma CVD method, a gate insulating film 3 such as a silicon nitride film, a semiconductor thin film 4 such as an amorphous silicon thin film, and silicon. After the mask material 5 such as a nitride film is continuously formed, the mask material 5 is etched into a predetermined mask pattern as shown in FIG. 3a.
【００２５】次に、図３ｂに示すように、マスク材５を
介して、水素ガス１０の雰囲気中で、質量分離したＰ+
イオン６´を半導体薄膜４に注入することによって、ｎ
型のドーピング層を形成する。なお、イオン注入の際
に、水素ガスに高周波電力を印加して放電励起させても
構わない。また、水素の拡散及び欠陥の補償を促進する
ために、試料を加熱することが好ましい。そして、この
ドーピング層が、半導体薄膜４のチャンネル領域８より
も水素濃度の大きいオーム性接触層９となる。Next, as shown in FIG. 3B, P + separated by mass separation in the atmosphere of hydrogen gas 10 through the mask material 5.
By implanting the ions 6 ′ into the semiconductor thin film 4, n
Forming a doping layer of the mold. At the time of ion implantation, high-frequency power may be applied to hydrogen gas to excite discharge. It is also preferable to heat the sample in order to promote hydrogen diffusion and defect compensation. Then, this doping layer becomes the ohmic contact layer 9 having a hydrogen concentration higher than that of the channel region 8 of the semiconductor thin film 4.
【００２６】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。Thereafter, a source electrode and a drain electrode made of a metal thin film are formed on the ohmic contact layer 9,
The thin film transistor of the present invention can be obtained. In the obtained thin film transistor, since the channel region 8 is directly connected to the source and the drain, the series resistance during the operation of the transistor is extremely small.
【００２７】（実施例４）図４は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図４ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。(Embodiment 4) FIG. 4 is a schematic sectional view for explaining another embodiment of the method of manufacturing a thin film transistor of the present invention. As in Example 1, on the substrate 1 such as glass,
A gate electrode 2 is formed by depositing and etching a metal thin film such as Cr, and then using a plasma CVD method, a gate insulating film 3 such as a silicon nitride film, a semiconductor thin film 4 such as an amorphous silicon thin film, and silicon. After the mask material 5 such as a nitride film is continuously formed, the mask material 5 is etched into a predetermined mask pattern as shown in FIG. 4a.
【００２８】次に、図４ｂに示すように、マスク材５を
介して、質量分離したＰ+ イオン６´を半導体薄膜４に
注入することによって、ｎ型のドーピング層を形成す
る。なお、このＰ+ イオン６´の代わりに、ＰＨ3 とＨ
ｅの混合ガスの放電分解により発生するイオンを質量分
離せずに打ち込んでも構わない。Next, as shown in FIG. 4b, mass-separated P + ions 6'are implanted into the semiconductor thin film 4 to form an n-type doping layer. In addition, instead of the P + ion 6 ′, PH 3 and H
Ions generated by discharge decomposition of the mixed gas of e may be implanted without mass separation.
【００２９】次に、図４ｃに示すように、水素ガス１０
の雰囲気中で試料加熱を行うことにより、水素を半導体
薄膜４の内部に拡散させて、半導体薄膜４のチャンネル
領域８よりも水素濃度の大きいｎ型のドーピング層を形
成する。なお、水素拡散の際に、水素ガスに高周波電力
を印加して放電励起させても構わない。そして、このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。Next, as shown in FIG. 4c, hydrogen gas 10
By heating the sample in the atmosphere described above, hydrogen is diffused into the semiconductor thin film 4 to form an n-type doping layer having a hydrogen concentration higher than that of the channel region 8 of the semiconductor thin film 4. During hydrogen diffusion, high-frequency power may be applied to hydrogen gas to excite discharge. Then, this doping layer becomes the ohmic contact layer 9 having a hydrogen concentration higher than that of the channel region 8 of the semiconductor thin film 4.
【００３０】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。After that, a source electrode and a drain electrode made of a metal thin film are formed on the ohmic contact layer 9,
The thin film transistor of the present invention can be obtained. In the obtained thin film transistor, since the channel region 8 is directly connected to the source and the drain, the series resistance during the operation of the transistor is extremely small.
【００３１】図５は、薄膜トランジスターのソース領域
及びチャンネル領域における元素濃度分布を示したグラ
フである。なお、実線は実施例２及び実施例４で得られ
た本発明のものであり、一点鎖線は従来のものである。FIG. 5 is a graph showing the element concentration distribution in the source region and the channel region of the thin film transistor. The solid line represents the present invention obtained in Examples 2 and 4, and the alternate long and short dash line represents the conventional one.
【００３２】従来例（一点鎖線）と比較すると、本発明
の薄膜トランジスター（実線）は、Ｓｉ及びＰに関して
同一の濃度分布を示しているが、水素の濃度分布に関し
ては、ソース領域におけるオーム性接触層の水素濃度
が、チャンネル領域の半導体薄膜の水素濃度よりも大き
いことが理解される。この過剰の水素が、Ｐ+ イオン注
入によって生じる注入欠陥を補償することにより、不純
物元素であるＰの活性化率が向上すると共に、オーム性
接触層の特性と信頼性が向上する。Compared with the conventional example (dashed line), the thin film transistor of the present invention (solid line) shows the same concentration distribution for Si and P, but regarding the concentration distribution of hydrogen, ohmic contact in the source region is observed. It is understood that the hydrogen concentration of the layer is higher than the hydrogen concentration of the semiconductor thin film in the channel region. The excess hydrogen compensates for the implantation defect caused by the P + ion implantation, so that the activation rate of the impurity element P is improved and the characteristics and reliability of the ohmic contact layer are improved.
【００３３】図６は、薄膜トランジスターのゲート電圧
−ドレイン電流特性を示したグラフである。なお、実線
は実施例２及び実施例４で得られた本発明のものであ
り、一点鎖線は従来のものである。FIG. 6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor. The solid line represents the present invention obtained in Examples 2 and 4, and the alternate long and short dash line represents the conventional one.
【００３４】従来例（一点鎖線）と比較すると、本発明
の薄膜トランジスター（実線）は、オーム性接触層の中
のイオン注入欠陥が水素イオンで補償されていると共
に、Ｐの活性化率が向上しているため、ホールインジェ
クションの少ない電流特性を示し、更にオン電流も増加
していることが理解される。Compared with the conventional example (dashed line), the thin film transistor of the present invention (solid line) has an ion implantation defect in the ohmic contact layer compensated by hydrogen ions, and the activation rate of P is improved. Therefore, it is understood that the current characteristics with less hole injection are exhibited and the on-current is further increased.
【００３５】[0035]
【発明の効果】以上詳説したように、本発明の薄膜トラ
ンジスターは、オーム性接触層の水素濃度がチャンネル
領域の半導体薄膜の水素濃度よりも大きいことにより、
イオン注入による不純物導入の際に生じた注入欠陥が補
償されて、不純物元素の活性化率が向上すると共に、オ
ーム性接触層の特性と信頼性が向上するため、特性の優
れた薄膜トランジスターを得ることができる。As described in detail above, in the thin film transistor of the present invention, since the hydrogen concentration of the ohmic contact layer is higher than that of the semiconductor thin film in the channel region,
Implantation defects caused by introducing impurities by ion implantation are compensated, the activation rate of impurity elements is improved, and the characteristics and reliability of the ohmic contact layer are improved, so that a thin film transistor with excellent characteristics is obtained. be able to.
【００３６】また、本発明の薄膜トランジスターの製造
方法は、水素のイオン注入又は熱拡散を用いることによ
り、オーム性接触層の水素濃度を、チャンネル領域の半
導体薄膜の水素濃度よりも大きく形成することが容易に
実現できるため、本発明に係る薄膜トランジスターの製
造コストを低減させることができる。Further, in the method of manufacturing a thin film transistor of the present invention, the hydrogen concentration of the ohmic contact layer is made higher than that of the semiconductor thin film in the channel region by using hydrogen ion implantation or thermal diffusion. Since it can be easily realized, the manufacturing cost of the thin film transistor according to the present invention can be reduced.
【図１】本発明の薄膜トランジスターの製造方法の一実
施例を説明する概略断面図である。FIG. 1 is a schematic cross-sectional view illustrating an example of a method of manufacturing a thin film transistor according to the present invention.
【図２】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。FIG. 2 is a schematic cross-sectional view explaining another embodiment of the method of manufacturing a thin film transistor of the present invention.
【図３】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。FIG. 3 is a schematic cross-sectional view illustrating another embodiment of the method of manufacturing a thin film transistor according to the present invention.
【図４】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。FIG. 4 is a schematic cross-sectional view illustrating another embodiment of the method of manufacturing a thin film transistor of the invention.
【図５】薄膜トランジスターのソース領域及びチャンネ
ル領域における元素濃度分布を示したグラフである。FIG. 5 is a graph showing an element concentration distribution in a source region and a channel region of a thin film transistor.
【図６】薄膜トランジスターのゲート電圧−ドレイン電
流特性を示したグラフである。FIG. 6 is a graph showing gate voltage-drain current characteristics of a thin film transistor.
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ マスク材 ６ Ｐを含んだイオン ６´ Ｐ+ イオン ７ 水素イオン ８ チャンネル領域 ９ オーム性接触層 １０ 水素ガス1 Substrate 2 Gate Electrode 3 Gate Insulating Film 4 Semiconductor Thin Film 5 Mask Material 6 P-Containing Ion 6 ′ P + Ion 7 Hydrogen Ion 8 Channel Region 9 Ohmic Contact Layer 10 Hydrogen Gas
Claims (7)
膜からなるチャンネル並びにソース電極及びドレイン電
極を備えた薄膜トランジスターにおいて、前記ソース電
極及び前記ドレイン電極と前記チャンネルとのオーム性
接触層の水素濃度が、チャンネル領域の前記半導体薄膜
の水素濃度よりも大きいことを特徴とする薄膜トランジ
スター。1. A thin film transistor comprising a channel composed of a gate electrode, a gate insulating film and a semiconductor thin film, and a source electrode and a drain electrode, wherein a hydrogen concentration of an ohmic contact layer between the source electrode and the drain electrode and the channel is high. A thin film transistor having a hydrogen concentration higher than that of the semiconductor thin film in the channel region.
請求項１に記載の薄膜トランジスター。2. The thin film transistor according to claim 1, wherein the semiconductor thin film is an amorphous silicon thin film.
縁膜、半導体薄膜を成膜して能動層を形成した後、先ず
水素イオンを前記半導体薄膜にマスク材を介して選択的
に打ち込んで、次に価電子制御用の不純物を含むイオン
を前記半導体薄膜にマスク材を介して選択的に打ち込む
ことによってオーム性接触層を形成した後、前記オーム
性接触層にソース電極及びドレイン電極を形成する薄膜
トランジスターの製造方法。3. A gate electrode, a gate insulating film, and a semiconductor thin film are sequentially formed on a substrate to form an active layer, and then hydrogen ions are selectively implanted into the semiconductor thin film through a mask material. Then, an ion containing impurities for controlling valence electrons is selectively implanted into the semiconductor thin film through a mask material to form an ohmic contact layer, and then a source electrode and a drain electrode are formed on the ohmic contact layer. Method of manufacturing thin film transistor.
縁膜、半導体薄膜を成膜して能動層を形成した後、水素
イオン及び価電子制御用の不純物を含むイオンを一緒に
前記半導体薄膜にマスク材を介して選択的に打ち込むこ
とによってオーム性接触層を形成した後、前記オーム性
接触層にソース電極及びドレイン電極を形成する薄膜ト
ランジスターの製造方法。4. A semiconductor device, wherein a gate electrode, a gate insulating film, and a semiconductor thin film are sequentially formed on a substrate to form an active layer, and then hydrogen ions and ions containing impurities for controlling valence electrons are included together. A method for manufacturing a thin film transistor, wherein an ohmic contact layer is formed by selectively implanting a mask material on the ohmic contact layer, and then a source electrode and a drain electrode are formed on the ohmic contact layer.
価電子制御用の不純物のイオンの投影飛程と、水素イオ
ンの投影飛程を一致させる請求項３又は４に記載の薄膜
トランジスターの製造方法。5. When implanting ions into a semiconductor thin film,
The method for manufacturing a thin film transistor according to claim 3, wherein the projected range of ions of impurities for controlling valence electrons is made to coincide with the projected range of hydrogen ions.
縁膜、半導体薄膜を成膜して能動層を形成した後、先ず
価電子制御用の不純物を含むイオンを前記半導体薄膜に
マスク材を介して選択的に打ち込んで、次に水素ガス又
は水素プラズマ雰囲気中で加熱処理によりイオン拡散を
行うことによってオーム性接触層を形成した後、前記オ
ーム性接触層にソース電極及びドレイン電極を形成する
薄膜トランジスターの製造方法。6. A gate electrode, a gate insulating film and a semiconductor thin film are sequentially formed on a substrate to form an active layer, and then ions containing impurities for controlling valence electrons are first masked on the semiconductor thin film. And then ion-diffused by heat treatment in a hydrogen gas or hydrogen plasma atmosphere to form an ohmic contact layer, and then form a source electrode and a drain electrode on the ohmic contact layer. Method for manufacturing thin film transistor.
縁膜、半導体薄膜を成膜して能動層を形成した後、水素
ガス又は水素プラズマ雰囲気中で、価電子制御用の不純
物を含むイオンを前記半導体薄膜にマスク材を介して選
択的に打ち込むことによってオーム性接触層を形成した
後、前記オーム性接触層にソース電極及びドレイン電極
を形成する薄膜トランジスターの製造方法。7. An ion containing impurities for controlling valence electrons in a hydrogen gas or hydrogen plasma atmosphere after sequentially forming a gate electrode, a gate insulating film and a semiconductor thin film on a substrate to form an active layer. A method for manufacturing a thin film transistor, wherein an ohmic contact layer is formed by selectively implanting the semiconductor thin film through a mask material, and then a source electrode and a drain electrode are formed on the ohmic contact layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34147291A JPH05175232A (en) | 1991-12-24 | 1991-12-24 | Thin film transistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34147291A JPH05175232A (en) | 1991-12-24 | 1991-12-24 | Thin film transistor and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175232A true JPH05175232A (en) | 1993-07-13 |
Family
ID=18346331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34147291A Pending JPH05175232A (en) | 1991-12-24 | 1991-12-24 | Thin film transistor and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175232A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645803A2 (en) * | 1993-09-22 | 1995-03-29 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| US6140159A (en) * | 1995-10-07 | 2000-10-31 | Lg Electronics Inc. | Method for activating an ohmic layer for a thin film transistor |
| CN104752231A (en) * | 2015-03-27 | 2015-07-01 | 京东方科技集团股份有限公司 | Thin film transistor and production method thereof, array substrate and production method thereof and display device |
| JPWO2018168785A1 (en) * | 2017-03-13 | 2019-11-07 | 国立大学法人北陸先端科学技術大学院大学 | Heterojunction solar cell manufacturing method, heterojunction solar cell, and heterojunction crystal silicon electronic device |
-
1991
- 1991-12-24 JP JP34147291A patent/JPH05175232A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645803A2 (en) * | 1993-09-22 | 1995-03-29 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| EP0645803A3 (en) * | 1993-09-22 | 1997-03-05 | Sharp Kk | Method for fabricating thin film transistor. |
| US6140159A (en) * | 1995-10-07 | 2000-10-31 | Lg Electronics Inc. | Method for activating an ohmic layer for a thin film transistor |
| CN104752231A (en) * | 2015-03-27 | 2015-07-01 | 京东方科技集团股份有限公司 | Thin film transistor and production method thereof, array substrate and production method thereof and display device |
| CN104752231B (en) * | 2015-03-27 | 2016-02-24 | 京东方科技集团股份有限公司 | Thin-film transistor and preparation method, array base palte and preparation method, display unit |
| JPWO2018168785A1 (en) * | 2017-03-13 | 2019-11-07 | 国立大学法人北陸先端科学技術大学院大学 | Heterojunction solar cell manufacturing method, heterojunction solar cell, and heterojunction crystal silicon electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| KR100199064B1 (en) | Fabrication method of thin film transistor | |
| JPH0475351A (en) | Manufacture of chemical compound semiconductor device | |
| JPH09102550A (en) | Lddcmos formation | |
| JPH04305978A (en) | Mos semiconductor device for electric power and manufacture thereof | |
| JPH05175232A (en) | Thin film transistor and its manufacture | |
| JP2002518827A (en) | Method of manufacturing semiconductor device including MOS transistor | |
| JPH0519979B2 (en) | ||
| JP3116163B2 (en) | Method of manufacturing insulated gate field effect transistor | |
| JPH1064898A (en) | Manufacturing method of semiconductor device | |
| JPH05243262A (en) | Manufacture of semiconductor device | |
| JP3277910B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPH0348428A (en) | Semiconductor device | |
| JPH03229427A (en) | Manufacture of mos-type semiconductor device | |
| JP3167445B2 (en) | Method for manufacturing thin film transistor | |
| JPH05243270A (en) | Manufacture of thin-film transistor | |
| JPH0330336A (en) | Manufacture of semiconductor device with ldd structure | |
| JP2544767B2 (en) | Method for manufacturing field effect transistor | |
| KR100204015B1 (en) | Method of manufacturing mos transistor | |
| KR0172820B1 (en) | Method of manufacturing semiconductor device | |
| JPH0637110A (en) | Manufacture of thin film transistor | |
| JPH04346476A (en) | Manufacture of mosfet | |
| KR940004258B1 (en) | Manufacturing method of soi structure device | |
| JP2707436B2 (en) | Method for manufacturing field effect transistor | |
| KR100404169B1 (en) | Method for fabricating semiconductor device to reduce fabricating cost and increase yield |