JPH06276543A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH06276543A JPH06276543A JP5063614A JP6361493A JPH06276543A JP H06276543 A JPH06276543 A JP H06276543A JP 5063614 A JP5063614 A JP 5063614A JP 6361493 A JP6361493 A JP 6361493A JP H06276543 A JPH06276543 A JP H06276543A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color difference
- converter
- level
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 カラーテレビ受信機等における映像信号のデ
ィジタル処理において、輝度信号に対するペデスタルレ
ベルと、色差信号に対するブランキングレベルとを固定
値ではなく実際のレベルを付加するようにしたディジタ
ル処理回路。 【構成】 クランプ処理したアナログの輝度信号と、Ｒ
−Ｙ等の色差信号とをディジタル信号に変換する第１の
Ａ／Ｄ変換器２が設けられた映像信号処理回路におい
て、前記クランプ処理したアナログの輝度信号とＲ−Ｙ
等の色差信号とをディジタル信号に変換するものであっ
て、第１のＡ／Ｄ変換器２と共通の電源（Ｂ）とした第
２のＡ／Ｄ変換器６と、前記第２のＡ／Ｄ変換器６より
の輝度信号からペデスタルレベル、Ｒ−Ｙ色差信号から
ブランキングレベル、及びＢ−Ｙ色差信号からブランキ
ングレベルをそれぞれ取り出すラッチ回路７とを備え
る。
ィジタル処理において、輝度信号に対するペデスタルレ
ベルと、色差信号に対するブランキングレベルとを固定
値ではなく実際のレベルを付加するようにしたディジタ
ル処理回路。 【構成】 クランプ処理したアナログの輝度信号と、Ｒ
−Ｙ等の色差信号とをディジタル信号に変換する第１の
Ａ／Ｄ変換器２が設けられた映像信号処理回路におい
て、前記クランプ処理したアナログの輝度信号とＲ−Ｙ
等の色差信号とをディジタル信号に変換するものであっ
て、第１のＡ／Ｄ変換器２と共通の電源（Ｂ）とした第
２のＡ／Ｄ変換器６と、前記第２のＡ／Ｄ変換器６より
の輝度信号からペデスタルレベル、Ｒ−Ｙ色差信号から
ブランキングレベル、及びＢ−Ｙ色差信号からブランキ
ングレベルをそれぞれ取り出すラッチ回路７とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、カラーテレビ受信機等
における映像信号のディジタル処理において、輝度信号
に対するペデスタルレベルの付加と、色差信号に対する
ブランキングレベルの付加とに係る処理回路に関する。
における映像信号のディジタル処理において、輝度信号
に対するペデスタルレベルの付加と、色差信号に対する
ブランキングレベルの付加とに係る処理回路に関する。
【０００２】
【従来の技術】ディジタル信号処理技術を用いたカラー
テレビ受信機では従来、使用する画像メモリの容量節約
を目的として入力ビデオ信号中の映像信号部分のみをメ
モリして、その他の部分（同期信号を含むブランキング
期間）はメモリしないものが在った。この場合、輝度
（Ｙ）信号のペデスタルレベルおよび色差（Ｒ−Ｙ、Ｂ
−Ｙ）信号のブランキングレベルのデータはディジタル
信号処理回路の最終段でディジタルデータの固定値とし
てそれぞれ挿入（付加）している。この方法をブロック
図で図示したものが図３である。即ち、映像信号の処理
ラインおけるレベル付加回路33で固定レベル生成部34に
より生成したペデスタルレベルとブランキングレベルと
が前記輝度信号および色差信号それぞれに付加される。
テレビ受信機では従来、使用する画像メモリの容量節約
を目的として入力ビデオ信号中の映像信号部分のみをメ
モリして、その他の部分（同期信号を含むブランキング
期間）はメモリしないものが在った。この場合、輝度
（Ｙ）信号のペデスタルレベルおよび色差（Ｒ−Ｙ、Ｂ
−Ｙ）信号のブランキングレベルのデータはディジタル
信号処理回路の最終段でディジタルデータの固定値とし
てそれぞれ挿入（付加）している。この方法をブロック
図で図示したものが図３である。即ち、映像信号の処理
ラインおけるレベル付加回路33で固定レベル生成部34に
より生成したペデスタルレベルとブランキングレベルと
が前記輝度信号および色差信号それぞれに付加される。
【０００３】図３の方法においては次に述べる欠点が存
在する。以下、図４を併用してこの欠点を説明する。ア
ナログの入力コンポジット映像信号は入力処理部31で輝
度信号（Ｙ）と色差信号（Ｒ−Ｙ、Ｂ−Ｙ）とに分離
後、ペデスタルクランプ処理やレベル調整等の処理をし
てＡ／Ｄ変換器32でディジタル信号化するが、このＡ／
Ｄ変換する際に、何らかの理由によりＡ／Ｄ変換器32に
与える基準電圧（＋Ｂ）が変化してしまうと、たとえ映
像信号のペデスタルレベルが安定していてもＡ／Ｄ変換
したディジタルデータとしては本来のものと違った出力
となってしまい、正しい映像の再現が出来ないこととな
る。図４において、（Ａ）をＡ／Ｄ変換器32の入力信号
（Ｓ32）、（Ｂ）を該Ｓ32の正規なＡ／Ｄ変換範囲とし
た場合、前記のようにＡ／Ｄ変換器32に与える基準電圧
（＋Ｂ）が例えば降下したときにはそのＡ／Ｄ変換範囲
は（Ｃ）に示すように、（Ｂ）に比しシフトした状態で
Ａ／Ｄ変換される。従って、ペデスタルレベル（Ａ図
イ）についても正規とは異なるレベルでＡ／Ｄ変換され
る。これは、電圧降下により、Ｂ図の基準レベル（OOH
）に対するペデスタルレベル（d1）が、Ｃ図のように
基準レベル（OOH ）の下降によりd2になるからである。
在する。以下、図４を併用してこの欠点を説明する。ア
ナログの入力コンポジット映像信号は入力処理部31で輝
度信号（Ｙ）と色差信号（Ｒ−Ｙ、Ｂ−Ｙ）とに分離
後、ペデスタルクランプ処理やレベル調整等の処理をし
てＡ／Ｄ変換器32でディジタル信号化するが、このＡ／
Ｄ変換する際に、何らかの理由によりＡ／Ｄ変換器32に
与える基準電圧（＋Ｂ）が変化してしまうと、たとえ映
像信号のペデスタルレベルが安定していてもＡ／Ｄ変換
したディジタルデータとしては本来のものと違った出力
となってしまい、正しい映像の再現が出来ないこととな
る。図４において、（Ａ）をＡ／Ｄ変換器32の入力信号
（Ｓ32）、（Ｂ）を該Ｓ32の正規なＡ／Ｄ変換範囲とし
た場合、前記のようにＡ／Ｄ変換器32に与える基準電圧
（＋Ｂ）が例えば降下したときにはそのＡ／Ｄ変換範囲
は（Ｃ）に示すように、（Ｂ）に比しシフトした状態で
Ａ／Ｄ変換される。従って、ペデスタルレベル（Ａ図
イ）についても正規とは異なるレベルでＡ／Ｄ変換され
る。これは、電圧降下により、Ｂ図の基準レベル（OOH
）に対するペデスタルレベル（d1）が、Ｃ図のように
基準レベル（OOH ）の下降によりd2になるからである。
【０００４】一方、レベル付加回路33（図３）で付加す
るペデスタルレベル等は前記の正規なd1を前提として生
成した（レベル生成部34）レベルであるので、相対的に
本来とは異なったペデスタルレベルを付加したことにな
る。また、色差信号におけるブランキングレベル（Ａ図
ロ）についても上記ペデスタルと同様のことが生じる。
上記はＡ／Ｄ変換の場合を例としたが、入力処理部31で
のペデスタルクランプ処理等が変動した場合にも同様に
本来とは異なる映像信号になってしまう。このような不
具合が生じるのは、後段回路で付加するレベルを固定に
しているためである。
るペデスタルレベル等は前記の正規なd1を前提として生
成した（レベル生成部34）レベルであるので、相対的に
本来とは異なったペデスタルレベルを付加したことにな
る。また、色差信号におけるブランキングレベル（Ａ図
ロ）についても上記ペデスタルと同様のことが生じる。
上記はＡ／Ｄ変換の場合を例としたが、入力処理部31で
のペデスタルクランプ処理等が変動した場合にも同様に
本来とは異なる映像信号になってしまう。このような不
具合が生じるのは、後段回路で付加するレベルを固定に
しているためである。
【０００５】
【発明が解決しようとする課題】本発明は、前記のＡ／
Ｄ変換器へ与える基準電圧の変化があった場合や、入力
映像信号のクランプ電位が変化した場合でも正しい映像
を再現するようにした映像信号処理回路を提供すること
を目的とする。
Ｄ変換器へ与える基準電圧の変化があった場合や、入力
映像信号のクランプ電位が変化した場合でも正しい映像
を再現するようにした映像信号処理回路を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、クランプ処理
したアナログの輝度信号と、Ｒ−ＹおよびＢ−Ｙの色差
信号とをディジタル信号に変換して後段の信号処理回路
に出力する第１のＡ／Ｄ変換器が設けられた映像信号処
理回路において、前記クランプ処理したアナログの輝度
信号とＲ−ＹおよびＢ−Ｙの色差信号とをディジタル信
号に変換するものであって、前記第１のＡ／Ｄ変換器と
共通の電源とした第２のＡ／Ｄ変換器と、前記第２のＡ
／Ｄ変換器よりの輝度信号からペデスタルレベルの取り
出しと、Ｒ−Ｙ色差信号からブランキングレベルの取り
出しと、およびＢ−Ｙ色差信号からブランキングレベル
の取り出しとをなすラッチ回路とを備え、前記第１のＡ
／Ｄ変換器でディジタル化したそれぞれの信号に対し、
前記ラッチ回路からのペデスタルレベルは輝度成分に付
加し、Ｒ−Ｙ色差信号のブランキングレベルはＲ−Ｙ色
差成分に付加し、Ｂ−Ｙ色差信号のブランキングレベル
はＢ−Ｙ色差成分に付加するようにした映像信号処理回
路を提供するものである。
したアナログの輝度信号と、Ｒ−ＹおよびＢ−Ｙの色差
信号とをディジタル信号に変換して後段の信号処理回路
に出力する第１のＡ／Ｄ変換器が設けられた映像信号処
理回路において、前記クランプ処理したアナログの輝度
信号とＲ−ＹおよびＢ−Ｙの色差信号とをディジタル信
号に変換するものであって、前記第１のＡ／Ｄ変換器と
共通の電源とした第２のＡ／Ｄ変換器と、前記第２のＡ
／Ｄ変換器よりの輝度信号からペデスタルレベルの取り
出しと、Ｒ−Ｙ色差信号からブランキングレベルの取り
出しと、およびＢ−Ｙ色差信号からブランキングレベル
の取り出しとをなすラッチ回路とを備え、前記第１のＡ
／Ｄ変換器でディジタル化したそれぞれの信号に対し、
前記ラッチ回路からのペデスタルレベルは輝度成分に付
加し、Ｒ−Ｙ色差信号のブランキングレベルはＲ−Ｙ色
差成分に付加し、Ｂ−Ｙ色差信号のブランキングレベル
はＢ−Ｙ色差成分に付加するようにした映像信号処理回
路を提供するものである。
【０００７】
【作用】既存の第１のＡ／Ｄ変換器と共通電源とした第
２のＡ／Ｄ変換器でクランプ処理したアナログの輝度信
号と色差信号それぞれをディジタル信号に変換する。ラ
ッチ回路でＡ／Ｄ変換器よりの輝度信号からペデスタル
レベルを取り出し、またＲ−ＹおよびＢ−Ｙの各色差信
号からそれぞれブランキングレベルを取り出す。前記ク
ランプ処理されたアナログの輝度信号と色差信号とをデ
ィジタル化したそれぞれの信号に前記ラッチ回路からの
ペデスタルレベルは輝度成分に付加し、ブランキングレ
ベルは各色差成分に付加する。
２のＡ／Ｄ変換器でクランプ処理したアナログの輝度信
号と色差信号それぞれをディジタル信号に変換する。ラ
ッチ回路でＡ／Ｄ変換器よりの輝度信号からペデスタル
レベルを取り出し、またＲ−ＹおよびＢ−Ｙの各色差信
号からそれぞれブランキングレベルを取り出す。前記ク
ランプ処理されたアナログの輝度信号と色差信号とをデ
ィジタル化したそれぞれの信号に前記ラッチ回路からの
ペデスタルレベルは輝度成分に付加し、ブランキングレ
ベルは各色差成分に付加する。
【０００８】
【実施例】以下、図面に基づいて本発明による映像信号
処理回路を説明する。図１は本発明による映像信号処理
回路の一実施例を示す要部ブロック図、図２は図１を説
明するためのタイミングチャート等である。図１におい
て、S1はアナログ入力のコンポジット映像信号、１は前
記映像信号S1を輝度信号（Ｙ）と色差信号（Ｒ−Ｙ、Ｂ
−Ｙ）とに分離後、クランプ処理やレベル調整等の処理
をする入力処理部、２は入力処理部１よりのアナログ信
号をディジタル信号に変換する第１のＡ／Ｄ変換器、３
は第１のＡ／Ｄ器２で変換したディジタル映像信号をデ
ィジタル処理（３次元Ｙ／Ｃ分離や水平走査周波数変
換、その他）を行うディジタル処理部、４はディジタル
処理部３よりの信号にペデスタルレベルデータおよびブ
ランキングレベルデータを付加する付加回路、５は付加
回路よりのディジタル信号をアナログ信号に戻すＤ／Ａ
変換器、６は前記入力処理部１よりの信号をディジタル
信号に変換する第２のＡ／Ｄ変換器、７は第２のＡ／Ｄ
変換器６で変換したディジタル映像信号からペデスタル
レベルとブランキングレベルとを取り出すラッチ回路で
ある。
処理回路を説明する。図１は本発明による映像信号処理
回路の一実施例を示す要部ブロック図、図２は図１を説
明するためのタイミングチャート等である。図１におい
て、S1はアナログ入力のコンポジット映像信号、１は前
記映像信号S1を輝度信号（Ｙ）と色差信号（Ｒ−Ｙ、Ｂ
−Ｙ）とに分離後、クランプ処理やレベル調整等の処理
をする入力処理部、２は入力処理部１よりのアナログ信
号をディジタル信号に変換する第１のＡ／Ｄ変換器、３
は第１のＡ／Ｄ器２で変換したディジタル映像信号をデ
ィジタル処理（３次元Ｙ／Ｃ分離や水平走査周波数変
換、その他）を行うディジタル処理部、４はディジタル
処理部３よりの信号にペデスタルレベルデータおよびブ
ランキングレベルデータを付加する付加回路、５は付加
回路よりのディジタル信号をアナログ信号に戻すＤ／Ａ
変換器、６は前記入力処理部１よりの信号をディジタル
信号に変換する第２のＡ／Ｄ変換器、７は第２のＡ／Ｄ
変換器６で変換したディジタル映像信号からペデスタル
レベルとブランキングレベルとを取り出すラッチ回路で
ある。
【０００９】次に、本発明の動作について説明する。入
力映像信号S1の形態、および入力処理部からＤ／Ａ変換
器（符号１〜５）の各ブロックの本質的な機能は図３と
同様である。また、Ａ／Ｄ変換器を第１および第２の２
ブロック別個に設けたのは、両者の所要性能が相違する
ためである。つまり、第１のＡ／Ｄ変換器２は後段回路
での映像信号自体の処理に供するので高速性を要するの
に対し、第２のＡ／Ｄ変換器６はクランプレベルの取り
出しのためのもののため低速型でよいためでる。そし
て、第１のＡ／Ｄ変換器２と第２のＡ／Ｄ変換器６とは
その電源（＋Ｂ）を共通にする。これにより電源が変動
しても第１のＡ／Ｄ変換器２出力と第２のＡ／Ｄ変換器
６出力とは相対的に変動しないことになる。第２のＡ／
Ｄ変換器６でブラキング期間および映像期間の信号をデ
ィジタル化した信号からペデスタルレベルとブランキン
グレベルとをラッチ回路７により取り出す。従って、ラ
ッチ回路７は具体的にはペデスタルレベルを取り出し
用、Ｒ−ＹとＢ−Ｙの色差信号それぞれの取り出し用の
３つで構成し、その個々は同機能のフリップフロップ
（Ｄ型）である。図２（Ｃ）にこのフリップフロップを
示す。
力映像信号S1の形態、および入力処理部からＤ／Ａ変換
器（符号１〜５）の各ブロックの本質的な機能は図３と
同様である。また、Ａ／Ｄ変換器を第１および第２の２
ブロック別個に設けたのは、両者の所要性能が相違する
ためである。つまり、第１のＡ／Ｄ変換器２は後段回路
での映像信号自体の処理に供するので高速性を要するの
に対し、第２のＡ／Ｄ変換器６はクランプレベルの取り
出しのためのもののため低速型でよいためでる。そし
て、第１のＡ／Ｄ変換器２と第２のＡ／Ｄ変換器６とは
その電源（＋Ｂ）を共通にする。これにより電源が変動
しても第１のＡ／Ｄ変換器２出力と第２のＡ／Ｄ変換器
６出力とは相対的に変動しないことになる。第２のＡ／
Ｄ変換器６でブラキング期間および映像期間の信号をデ
ィジタル化した信号からペデスタルレベルとブランキン
グレベルとをラッチ回路７により取り出す。従って、ラ
ッチ回路７は具体的にはペデスタルレベルを取り出し
用、Ｒ−ＹとＢ−Ｙの色差信号それぞれの取り出し用の
３つで構成し、その個々は同機能のフリップフロップ
（Ｄ型）である。図２（Ｃ）にこのフリップフロップを
示す。
【００１０】図２（Ａ）はペデスタルレベルの取り出
し、同（Ｂ）はブランキングレベルの取り出しをそれぞ
れ概念的に示したものである。Ａ図において、（イ）は
アナログ的に示した映像信号（点線部分は水平同期信号
であるが第２のＡ／Ｄ変換器出力としては実際には存在
しない）、（ロ）は（イ）をディジタル信号化した第２
のＡ／Ｄ変換器６の出力であってＣ図のＤ端入力信号と
なるもの、さらに（ハ）はＣ図のフリップフロップに使
用するクロック（CLK ）信号であり、位相的にT1の期間
内で立ち上がるパルスである。この結果、Ｃ図のフリッ
プフロップはクロックパルスが印加されたときデータDc
をＱ端に出力し、次のクロックパルスが入力するまでそ
のレベルをラッチする。以上がペデスタルレベルの取り
出しである。
し、同（Ｂ）はブランキングレベルの取り出しをそれぞ
れ概念的に示したものである。Ａ図において、（イ）は
アナログ的に示した映像信号（点線部分は水平同期信号
であるが第２のＡ／Ｄ変換器出力としては実際には存在
しない）、（ロ）は（イ）をディジタル信号化した第２
のＡ／Ｄ変換器６の出力であってＣ図のＤ端入力信号と
なるもの、さらに（ハ）はＣ図のフリップフロップに使
用するクロック（CLK ）信号であり、位相的にT1の期間
内で立ち上がるパルスである。この結果、Ｃ図のフリッ
プフロップはクロックパルスが印加されたときデータDc
をＱ端に出力し、次のクロックパルスが入力するまでそ
のレベルをラッチする。以上がペデスタルレベルの取り
出しである。
【００１１】ブランキングレベルの取り出しも同様にし
て行われる。即ち、Ｂ図において、（イ）はアナログ的
に示した色差信号、（ロ）は（イ）のディジタル化信号
（第２のＡ／Ｄ変換器出力）、（ハ）はクロックパルス
であり、位相的には色差信号の存在しないブランキング
期間T2内で立ち上がるパルスである。尚、T2期間のレベ
ル（ブランキングレベル）はＡ／Ｄ変換する範囲の中心
レベルである（図４の場合2.5Vレベル）。この結果、Ｒ
−ＹおよびＢ−Ｙの色差信号用のそれぞれのフリップフ
ロップからは前記（Ａ）と同様にしてデータDeをＱ端に
出力する。
て行われる。即ち、Ｂ図において、（イ）はアナログ的
に示した色差信号、（ロ）は（イ）のディジタル化信号
（第２のＡ／Ｄ変換器出力）、（ハ）はクロックパルス
であり、位相的には色差信号の存在しないブランキング
期間T2内で立ち上がるパルスである。尚、T2期間のレベ
ル（ブランキングレベル）はＡ／Ｄ変換する範囲の中心
レベルである（図４の場合2.5Vレベル）。この結果、Ｒ
−ＹおよびＢ−Ｙの色差信号用のそれぞれのフリップフ
ロップからは前記（Ａ）と同様にしてデータDeをＱ端に
出力する。
【００１２】ラッチ回路７で取り出したペデスタルレベ
ルおよびブランキングレベルの各データは付加回路４へ
入力する。付加回路４の具体的動作は切り換えである。
つまり、輝度信号の場合では映像輝度信号自体はディジ
タル処理部３側へ切り換え、ブランキング期間はラッチ
回路側７へ切り換えて前記のDcを輝度信号に付加する。
これにより水平１周期の輝度信号が完成する。各色差信
号の場合にも同様にして、ディジタル処理部３側とラッ
チ回路７側とを切り換えてＲ−ＹおよびＢ−Ｙの各色差
信号にその信号に対応する前記Deを付加する。以上のよ
うにして、輝度、色差の信号自体とペデスタル、ブラン
キング各レベルとが相対的に常に正しいものとなる。
ルおよびブランキングレベルの各データは付加回路４へ
入力する。付加回路４の具体的動作は切り換えである。
つまり、輝度信号の場合では映像輝度信号自体はディジ
タル処理部３側へ切り換え、ブランキング期間はラッチ
回路側７へ切り換えて前記のDcを輝度信号に付加する。
これにより水平１周期の輝度信号が完成する。各色差信
号の場合にも同様にして、ディジタル処理部３側とラッ
チ回路７側とを切り換えてＲ−ＹおよびＢ−Ｙの各色差
信号にその信号に対応する前記Deを付加する。以上のよ
うにして、輝度、色差の信号自体とペデスタル、ブラン
キング各レベルとが相対的に常に正しいものとなる。
【００１３】
【発明の効果】以上説明したように本発明によれば、Ａ
／Ｄ変換器に与える基準電圧が従来のように変動しても
後段で付加するベデスタルレベルおよび各色差信号のブ
ランキングレベルも同じように変動するので相対的には
変化していないこととなり正しい映像を再現することが
できる。また、Ａ／Ｄ変換器への入力信号が変動した場
合にはクランプ電位および映像信号のディジタルデータ
が変動するが同じ割合で変動するので相対的には変化し
ていないことになりこの場合にも正しい映像を再現する
ことができる。
／Ｄ変換器に与える基準電圧が従来のように変動しても
後段で付加するベデスタルレベルおよび各色差信号のブ
ランキングレベルも同じように変動するので相対的には
変化していないこととなり正しい映像を再現することが
できる。また、Ａ／Ｄ変換器への入力信号が変動した場
合にはクランプ電位および映像信号のディジタルデータ
が変動するが同じ割合で変動するので相対的には変化し
ていないことになりこの場合にも正しい映像を再現する
ことができる。
【図１】本発明による映像信号処理回路の一実施例を示
す要部ブロック図である。
す要部ブロック図である。
【図２】図１を説明するためのタイミングチャート等で
ある。
ある。
【図３】従来の映像信号処理回路の一例を示す要部ブロ
ック図である。
ック図である。
【図４】図３を説明するためのＡ／Ｄ変換の概念図であ
る。
る。
１ 入力処理部 ２ 第１のＡ／Ｄ変換部 ３ ディジタル処理部 ４ 付加回路 ５ Ｄ／Ａ変換器 ６ 第２のＡ／Ｄ変換器 ７ ラッチ回路 S1 アナログコンポジット映像信号
Claims (1)
- 【請求項１】 クランプ処理したアナログの輝度信号
と、Ｒ−ＹおよびＢ−Ｙの色差信号とをディジタル信号
に変換して後段の信号処理回路に出力する第１のＡ／Ｄ
変換器が設けられた映像信号処理回路において、前記ク
ランプ処理したアナログの輝度信号とＲ−ＹおよびＢ−
Ｙの色差信号とをディジタル信号に変換するものであっ
て、前記第１のＡ／Ｄ変換器と共通の電源とした第２の
Ａ／Ｄ変換器と、前記第２のＡ／Ｄ変換器よりの輝度信
号からペデスタルレベルの取り出しと、Ｒ−Ｙ色差信号
からブランキングレベルの取り出しと、およびＢ−Ｙ色
差信号からブランキングレベルの取り出しとをなすラッ
チ回路とを備え、前記第１のＡ／Ｄ変換器でディジタル
化したそれぞれの信号に対し、前記ラッチ回路からのペ
デスタルレベルは輝度成分に付加し、Ｒ−Ｙ色差信号の
ブランキングレベルはＲ−Ｙ色差成分に付加し、Ｂ−Ｙ
色差信号のブランキングレベルはＢ−Ｙ色差成分に付加
するようにしたことを特徴とする映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5063614A JPH06276543A (ja) | 1993-03-23 | 1993-03-23 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5063614A JPH06276543A (ja) | 1993-03-23 | 1993-03-23 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276543A true JPH06276543A (ja) | 1994-09-30 |
Family
ID=13234367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5063614A Pending JPH06276543A (ja) | 1993-03-23 | 1993-03-23 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06276543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106855583A (zh) * | 2015-12-09 | 2017-06-16 | 比亚迪股份有限公司 | 用于图像传感器的方法和装置 |
-
1993
- 1993-03-23 JP JP5063614A patent/JPH06276543A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106855583A (zh) * | 2015-12-09 | 2017-06-16 | 比亚迪股份有限公司 | 用于图像传感器的方法和装置 |
| CN106855583B (zh) * | 2015-12-09 | 2020-02-21 | 比亚迪股份有限公司 | 用于图像传感器的方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| JPS61228793A (ja) | ビデオ信号処理システム | |
| JP3009702B2 (ja) | 巡回型ノイズ低減装置 | |
| JPH06276543A (ja) | 映像信号処理回路 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP3009206B2 (ja) | ビデオカメラ装置 | |
| JP2630872B2 (ja) | テレビジョン受像機 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| EP0524618B1 (en) | Image signal processing device | |
| JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
| JP2785339B2 (ja) | クランプ回路 | |
| JPH08307832A (ja) | スキュー補償及び雑音除去用の映像信号処理装置 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP2520605B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JP3445297B2 (ja) | 多方式対応デジタルテレビジョン受信機 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPH0246076A (ja) | ビデオ信号処理装置 | |
| JPS62189894A (ja) | 搬送波信号の多重，再生回路 | |
| JPH10341452A (ja) | プログレッシブ映像信号入出力装置 | |
| JPH11234629A (ja) | テレビジョン信号方式変換装置 |