JPH04340215A - 半導体基板の接合方法 - Google Patents
半導体基板の接合方法Info
- Publication number
- JPH04340215A JPH04340215A JP2140991A JP2140991A JPH04340215A JP H04340215 A JPH04340215 A JP H04340215A JP 2140991 A JP2140991 A JP 2140991A JP 2140991 A JP2140991 A JP 2140991A JP H04340215 A JPH04340215 A JP H04340215A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- substrates
- spin
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 15
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 239000011800 void material Substances 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧、高耐放射線な
どの特徴を有する高性能集積回路用Ｓｉｌｉｃｏｎ−ｏ
ｎ−Ｉｎｓｕｌａｔｏｒ（以下ＳＯＩという。）基板を
直接基板接合法で製作する半導体基板接合方法に関する
。
どの特徴を有する高性能集積回路用Ｓｉｌｉｃｏｎ−ｏ
ｎ−Ｉｎｓｕｌａｔｏｒ（以下ＳＯＩという。）基板を
直接基板接合法で製作する半導体基板接合方法に関する
。
【０００２】
【従来の技術】ＳＯＩ構造のデバイスは、通常のシリコ
ン・デバイスに比べて高耐圧、高耐放射線、高速動作な
どの多くの利点を有することにより、現在盛んに研究が
なされている。このようなＳＯＩ構造基板を形成する方
法の１つとして直接基板接合法が知られている。
ン・デバイスに比べて高耐圧、高耐放射線、高速動作な
どの多くの利点を有することにより、現在盛んに研究が
なされている。このようなＳＯＩ構造基板を形成する方
法の１つとして直接基板接合法が知られている。
【０００３】図２〜図６は、直接基板接合法によりＳＯ
Ｉ構造基板を製造する方法を示した図である。ＳＯＩ基
板の作製には、先ず、図２に示したように表面を鏡面に
仕上げたシリコン基板（Ｓｉウェハ）４を２枚用意する
。次に、図３に示したように、１枚あるいは２枚のシリ
コン基板４の表面に酸化膜５を形成する（Ｏｘｉｄａｔ
ｉｏｎ工程）。さらに、図４に示すように、酸化膜を設
けたシリコン基板１の鏡面を清浄な雰囲気中で互いに重
ね合わせ、高温熱処理を施して接合し（ｂｏｎｄｉｎｇ
工程）、つぎに、図５および図６に順次示すように、
接合したシリコン基板１の片側を、必要なＳＯＩ膜厚を
残して、ラッピングやポリッシングなどの方法で除去し
て（ｔｈｉｎｎｉｎｇ工程）、これにより均一な膜厚の
ＳＯＩ基板６が形成される。
Ｉ構造基板を製造する方法を示した図である。ＳＯＩ基
板の作製には、先ず、図２に示したように表面を鏡面に
仕上げたシリコン基板（Ｓｉウェハ）４を２枚用意する
。次に、図３に示したように、１枚あるいは２枚のシリ
コン基板４の表面に酸化膜５を形成する（Ｏｘｉｄａｔ
ｉｏｎ工程）。さらに、図４に示すように、酸化膜を設
けたシリコン基板１の鏡面を清浄な雰囲気中で互いに重
ね合わせ、高温熱処理を施して接合し（ｂｏｎｄｉｎｇ
工程）、つぎに、図５および図６に順次示すように、
接合したシリコン基板１の片側を、必要なＳＯＩ膜厚を
残して、ラッピングやポリッシングなどの方法で除去し
て（ｔｈｉｎｎｉｎｇ工程）、これにより均一な膜厚の
ＳＯＩ基板６が形成される。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
な直接基板接合法は、接合界面にバルクと同程度の結晶
性が得られるという点では他の接合法よりも優れている
が、次のような問題点を有している。その１つは基板接
合時に生じる接合不良である。すなわち、シリコン基板
１を互いに重ね合わせる（コンタクト）とき、その表面
にパーティクル（外来付着粒子）が存在する。また、シ
リコン基板１の表面の平坦度が悪いと、その後上記図４
に示したような熱処理を経ても接合しないボイド領域が
発生する。このようなボイド領域は、図５に示したよう
に研磨により薄くする工程で、あるいはその後のデバイ
ス製造工程で、剥離し、このような剥離が生じると、基
板自体が不良品になり、歩留りが低下するだけでなく、
関係するデバイスも汚染するという問題点がある。この
ように、ＳＯＩ構造基板製造の接合工程において、基板
を酸化炉から取出してそのまま接合するようにしていた
従来の直接基板接合法においては、酸化炉への挿入、取
出などの接合前の工程で基板表面にパーテイクルが付着
し、したがって接合時にボイドが形成される確率が高く
、上記のような問題点が生じていた。
な直接基板接合法は、接合界面にバルクと同程度の結晶
性が得られるという点では他の接合法よりも優れている
が、次のような問題点を有している。その１つは基板接
合時に生じる接合不良である。すなわち、シリコン基板
１を互いに重ね合わせる（コンタクト）とき、その表面
にパーティクル（外来付着粒子）が存在する。また、シ
リコン基板１の表面の平坦度が悪いと、その後上記図４
に示したような熱処理を経ても接合しないボイド領域が
発生する。このようなボイド領域は、図５に示したよう
に研磨により薄くする工程で、あるいはその後のデバイ
ス製造工程で、剥離し、このような剥離が生じると、基
板自体が不良品になり、歩留りが低下するだけでなく、
関係するデバイスも汚染するという問題点がある。この
ように、ＳＯＩ構造基板製造の接合工程において、基板
を酸化炉から取出してそのまま接合するようにしていた
従来の直接基板接合法においては、酸化炉への挿入、取
出などの接合前の工程で基板表面にパーテイクルが付着
し、したがって接合時にボイドが形成される確率が高く
、上記のような問題点が生じていた。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、基板接合前の工程で基板表面に
付着したパーテイクルを除去することにより、ボイドな
しに全面が接合された基板を与える半導体基板の接合方
法を提供することを目的とする。
ためになされたもので、基板接合前の工程で基板表面に
付着したパーテイクルを除去することにより、ボイドな
しに全面が接合された基板を与える半導体基板の接合方
法を提供することを目的とする。
【０００６】
【課題を解決しようとする課題】上記従来の方法の問題
点を解消するために、本発明による半導体基板の接合方
法は、酸化炉から取出したシリコン基板表面の酸化膜を
数オングストロームから数十オングストローム程度エッ
チング処理する工程と、得られたシリコン基板を純水で
洗浄する工程と、洗浄されたシリコン基板をその表面が
乾かないうちにスピン乾燥にかけ、スピン乾燥したシリ
コン基板を互いに重ね合わせて熱処理を行って、全面が
接合したＳＯＩ基板を形成する工程とで構成される。
点を解消するために、本発明による半導体基板の接合方
法は、酸化炉から取出したシリコン基板表面の酸化膜を
数オングストロームから数十オングストローム程度エッ
チング処理する工程と、得られたシリコン基板を純水で
洗浄する工程と、洗浄されたシリコン基板をその表面が
乾かないうちにスピン乾燥にかけ、スピン乾燥したシリ
コン基板を互いに重ね合わせて熱処理を行って、全面が
接合したＳＯＩ基板を形成する工程とで構成される。
【０００７】
【作用】酸化炉から取出したシリコン基板表面には、そ
れまでの工程でパーテイクルが付着していることが多く
、このように一度乾燥付着したパーテイクルを完全に除
去するにはパーテイクルが付着する酸化膜ごとエッチン
グ除去するのが最も有効である。本発明では、希フッ酸
や干渉フッ酸などのエッチング剤で基板表面の酸化膜を
数オングストロームから数十オングストローム程度エッ
チングすることにより、基板表面に付着しているパーテ
イクルも同時に除去する。さらに、純水洗浄でパーティ
クルの付着を防止しつつスピン乾燥する。従って、スピ
ン乾燥後の基板表面にはパーテイクルが存在せず、この
ような基板を互いに接合することによりボイドのない接
合基板が得られる。
れまでの工程でパーテイクルが付着していることが多く
、このように一度乾燥付着したパーテイクルを完全に除
去するにはパーテイクルが付着する酸化膜ごとエッチン
グ除去するのが最も有効である。本発明では、希フッ酸
や干渉フッ酸などのエッチング剤で基板表面の酸化膜を
数オングストロームから数十オングストローム程度エッ
チングすることにより、基板表面に付着しているパーテ
イクルも同時に除去する。さらに、純水洗浄でパーティ
クルの付着を防止しつつスピン乾燥する。従って、スピ
ン乾燥後の基板表面にはパーテイクルが存在せず、この
ような基板を互いに接合することによりボイドのない接
合基板が得られる。
【０００８】
【実施例】以下、本発明による半導体基板の接合方法の
一実施例を図面にしたがって説明する。図１は、本発明
に係るスピン乾燥機の構成を示す。スピン乾燥機は、シ
リコン基板１を載せる試料ホルダー２と純水を吹き出す
ノズル３とからなる。
一実施例を図面にしたがって説明する。図１は、本発明
に係るスピン乾燥機の構成を示す。スピン乾燥機は、シ
リコン基板１を載せる試料ホルダー２と純水を吹き出す
ノズル３とからなる。
【０００９】まず、厚さ約４５０ミクロンの４インチ（
１０．２ｃｍ）片面鏡面研磨シリコン基板（Ｓｉウェハ
）４を準備する（図２）。これを酸化炉の酸素雰囲気中
１１００℃で５時間酸化し、図３に示した場合と同様に
、基板１の表面に約３０００オングストロームの酸化膜
５を形成する。得られた試料を冷却した後、酸化炉から
酸化膜の付いた基板１を取出し、室温の清浄な雰囲気で
、基板１表面の酸化膜５を干渉フッ酸（例えば、フッ酸
１：フッ化アンモニウム１５：水５）で５０オングスト
ローム程度エッチングし、純水で洗浄する。その後、基
板１の表面が乾かないようにして、図１に示したスピン
乾燥機に装着する。
１０．２ｃｍ）片面鏡面研磨シリコン基板（Ｓｉウェハ
）４を準備する（図２）。これを酸化炉の酸素雰囲気中
１１００℃で５時間酸化し、図３に示した場合と同様に
、基板１の表面に約３０００オングストロームの酸化膜
５を形成する。得られた試料を冷却した後、酸化炉から
酸化膜の付いた基板１を取出し、室温の清浄な雰囲気で
、基板１表面の酸化膜５を干渉フッ酸（例えば、フッ酸
１：フッ化アンモニウム１５：水５）で５０オングスト
ローム程度エッチングし、純水で洗浄する。その後、基
板１の表面が乾かないようにして、図１に示したスピン
乾燥機に装着する。
【００１０】このスピン乾燥機では、試料ホルダー２の
上に基板１を載置し、ノズル３からシリコン基板１に純
水を吹き付けながら、図示のようにシリコン基板１を回
転させる。５秒後に純水の吹き付けを停止し、さらに基
板１を２０００ｒｐｍで５秒間回転させ、表面を乾燥さ
せる。
上に基板１を載置し、ノズル３からシリコン基板１に純
水を吹き付けながら、図示のようにシリコン基板１を回
転させる。５秒後に純水の吹き付けを停止し、さらに基
板１を２０００ｒｐｍで５秒間回転させ、表面を乾燥さ
せる。
【００１１】以上により基板１表面のパーテイクルが除
去される。その後、基板１の鏡面を室温の清浄な雰囲気
で互いに重ね合わせ、再び酸化炉の酸素雰囲気中１１０
０℃で熱処理を施し、２枚の基板１を接合する（図４）
。この接合基板の接合面をＸ線トポグラフイー手法で観
察したところ、基板の全面にわたって接合していること
がわかった。
去される。その後、基板１の鏡面を室温の清浄な雰囲気
で互いに重ね合わせ、再び酸化炉の酸素雰囲気中１１０
０℃で熱処理を施し、２枚の基板１を接合する（図４）
。この接合基板の接合面をＸ線トポグラフイー手法で観
察したところ、基板の全面にわたって接合していること
がわかった。
【００１２】［比較例１］ 上記実施例と同様に、４
インチ（１０．２ｃｍ）片面鏡面研磨シリコン基板（Ｓ
ｉウェハ）４を用意する（図２）。これを酸素雰囲気中
１１００℃で５時間酸化し、基板表面に約３０００オン
グストロームの酸化膜を形成する（図３）。冷却後、酸
化炉から酸化膜の付いた基板１を取出し、実施例とは異
なり、スピン乾燥機を用いずに、基板１の鏡面を単に室
温の清浄な雰囲気で互いに重ね合わせ、酸素雰囲気中１
１００℃で熱処理を施し、２枚の基板１を接合した（図
４）。この接合基板の接合面をＸトポグラフイー手法で
観察した所、数個のボイドが検出された。また、全ての
ボイド領域にはパーテイクルの存在が確認された。
インチ（１０．２ｃｍ）片面鏡面研磨シリコン基板（Ｓ
ｉウェハ）４を用意する（図２）。これを酸素雰囲気中
１１００℃で５時間酸化し、基板表面に約３０００オン
グストロームの酸化膜を形成する（図３）。冷却後、酸
化炉から酸化膜の付いた基板１を取出し、実施例とは異
なり、スピン乾燥機を用いずに、基板１の鏡面を単に室
温の清浄な雰囲気で互いに重ね合わせ、酸素雰囲気中１
１００℃で熱処理を施し、２枚の基板１を接合した（図
４）。この接合基板の接合面をＸトポグラフイー手法で
観察した所、数個のボイドが検出された。また、全ての
ボイド領域にはパーテイクルの存在が確認された。
【００１３】［比較例２］ 上記実施例と同様に、厚
さ約４５０ミクロンの４インチ（１０．２ｃｍ）片面鏡
面研磨シリコン基板（Ｓｉウェハ）４を用意する。この
基板４を酸化炉の酸素雰囲気中１１００℃で５時間酸化
し、基板表面に約３０００オングストロームの酸化膜５
を形成する（図３）。冷却後、酸化炉から基板１を取出
し、室温の清浄な雰囲気で基板１表面の酸化膜５を干渉
フッ酸（例えば、フッ酸１：フッ化アンモニウム１５：
水５）により約５０オングストローム程度エッチングし
、純水で洗浄する。水洗後、実施例とは異なり、室温の
清浄な雰囲気で自然乾燥して、基板１の鏡面同士を互い
に重ね合わせた後、酸素雰囲気中１１００℃で熱処理を
施し、２枚の基板１を接合した（図４）。得られた接合
基板の接合面をＸ線トポグラフイー手法で観察した所、
約５０個のボイドが検出された。また、多くのボイドで
パーテイクルの存在が確認された。
さ約４５０ミクロンの４インチ（１０．２ｃｍ）片面鏡
面研磨シリコン基板（Ｓｉウェハ）４を用意する。この
基板４を酸化炉の酸素雰囲気中１１００℃で５時間酸化
し、基板表面に約３０００オングストロームの酸化膜５
を形成する（図３）。冷却後、酸化炉から基板１を取出
し、室温の清浄な雰囲気で基板１表面の酸化膜５を干渉
フッ酸（例えば、フッ酸１：フッ化アンモニウム１５：
水５）により約５０オングストローム程度エッチングし
、純水で洗浄する。水洗後、実施例とは異なり、室温の
清浄な雰囲気で自然乾燥して、基板１の鏡面同士を互い
に重ね合わせた後、酸素雰囲気中１１００℃で熱処理を
施し、２枚の基板１を接合した（図４）。得られた接合
基板の接合面をＸ線トポグラフイー手法で観察した所、
約５０個のボイドが検出された。また、多くのボイドで
パーテイクルの存在が確認された。
【００１４】
【発明の効果】以上示したように、本発明の半導体基板
の接合方法によれば、酸化炉から取出したシリコン基板
表面の酸化膜をエッチングし、これを水洗した後、表面
が乾燥しないように、スピン乾燥機で基板を回転させな
がら、純水を吹き付け、純水を止めてから、表面が乾く
までスピン乾燥を行なった後、基板を接合することによ
り、接合前の工程で基板表面に付着したパーテイクルを
除去することができ、接合面全面にわたって欠陥なく接
合されたＳＯＩ基板を製造することが可能になる効果が
ある。
の接合方法によれば、酸化炉から取出したシリコン基板
表面の酸化膜をエッチングし、これを水洗した後、表面
が乾燥しないように、スピン乾燥機で基板を回転させな
がら、純水を吹き付け、純水を止めてから、表面が乾く
までスピン乾燥を行なった後、基板を接合することによ
り、接合前の工程で基板表面に付着したパーテイクルを
除去することができ、接合面全面にわたって欠陥なく接
合されたＳＯＩ基板を製造することが可能になる効果が
ある。
【００１５】したがって、ＳＯＩ基板のコストダウンに
大きく貢献することができ、産業界への寄与も大となる
効果がある。
大きく貢献することができ、産業界への寄与も大となる
効果がある。
【図１】本発明に係るスピン乾燥機を示す断面図である
。
。
【図２】直接基板接合法によるＳＯＩ基板製造方法にお
けるシリコン基板を示す断面図である。
けるシリコン基板を示す断面図である。
【図３】直接基板接合法によるＳＯＩ基板製造方法にお
いて酸化されたシリコン基板を示す断面図である。
いて酸化されたシリコン基板を示す断面図である。
【図４】直接基板接合法によるＳＯＩ基板製造方法にお
いて接合された一対のシリコン基板を示す断面図である
。
いて接合された一対のシリコン基板を示す断面図である
。
【図５】直接基板接合法によるＳＯＩ基板製造方法にお
いて図４のシリコン基板の一方が削除されつつある状態
を示す断面図である。
いて図４のシリコン基板の一方が削除されつつある状態
を示す断面図である。
【図６】直接基板接合法によって作製されたＳＯＩ基板
を示す断面図である。
を示す断面図である。
１ シリコン基板
２ 試料ホルダー
３ ノズル
４ シリコン基板（Ｓｉウェハ）
５ 酸化膜
６ ＳＯＩ基板
Claims (1)
- 【請求項１】 シリコン基板の表面を酸化する工程と
、酸化したシリコン基板表面の酸化膜を数オングストロ
ームから数十オングストローム程度エッチング処理する
工程と、エッチング処理されたシリコン基板を純水で洗
浄する工程と、洗浄されたシリコン基板をその表面が乾
かないうちにスピン乾燥にかけ、スピン乾燥したシリコ
ン基板を互いに重ね合わせて熱処理を行なって、全面が
接合したＳＯＩ基板を形成する工程とで構成される半導
体基板の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140991A JPH04340215A (ja) | 1991-01-23 | 1991-01-23 | 半導体基板の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140991A JPH04340215A (ja) | 1991-01-23 | 1991-01-23 | 半導体基板の接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340215A true JPH04340215A (ja) | 1992-11-26 |
Family
ID=12054233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140991A Pending JPH04340215A (ja) | 1991-01-23 | 1991-01-23 | 半導体基板の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068996A (ja) * | 2001-08-22 | 2003-03-07 | Sumitomo Mitsubishi Silicon Corp | 張り合わせシリコン基板の製造方法 |
-
1991
- 1991-01-23 JP JP2140991A patent/JPH04340215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068996A (ja) * | 2001-08-22 | 2003-03-07 | Sumitomo Mitsubishi Silicon Corp | 張り合わせシリコン基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4628580B2 (ja) | 貼り合せ基板の製造方法 | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JPH11354760A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| JPH04286310A (ja) | 半導体基板の製造方法 | |
| JP2000036584A (ja) | 回路デバイスとその製造方法 | |
| TW201839797A (zh) | Soi晶圓的製造方法 | |
| KR100827907B1 (ko) | 실리콘 기판의 세정방법 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JP3413726B2 (ja) | ウエハ洗浄方法 | |
| JPH08107091A (ja) | Ｓｏｉ基板の製法 | |
| JP4016701B2 (ja) | 貼り合せ基板の製造方法 | |
| JPH04340215A (ja) | 半導体基板の接合方法 | |
| KR100253583B1 (ko) | 접합형 에스. 오. 아이 웨이퍼 제조방법 | |
| WO2000001009A1 (en) | Dielectric separation wafer and production method thereof | |
| US10957538B2 (en) | Method of forming and transferring thin film using SOI wafer and heat treatment process | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JP3902321B2 (ja) | 張り合わせ基板の製造方法 | |
| JPH11260774A (ja) | 張り合わせ基板の製造方法 |