JPH07113840A - 半導体ダイの試験に使用される交換可能な基板を備えたキャリア - Google Patents
半導体ダイの試験に使用される交換可能な基板を備えたキャリアInfo
- Publication number
- JPH07113840A JPH07113840A JP6251588A JP25158894A JPH07113840A JP H07113840 A JPH07113840 A JP H07113840A JP 6251588 A JP6251588 A JP 6251588A JP 25158894 A JP25158894 A JP 25158894A JP H07113840 A JPH07113840 A JP H07113840A
- Authority
- JP
- Japan
- Prior art keywords
- die
- contact
- support substrate
- base
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
5)を用いてパッケージ装填前の半導体ダイを試験する
キャリアを提供する。 【構成】 本発明においては、ダイ(21)は、キャリ
ア(11)に載置され、また基板(15)と電気的に接
続されて、良好なダイだけをパッケージ装填その他に使
用することが可能になる。本発明においては、ブリッジ
クランプ(71)が剛性のカバー(73)を押圧し、こ
のカバー(73)が今度はダイ(21)を、ダイ支持基
板(15)上に配置された複数の接触地点(31)に対
して付勢する。本発明によれば、取り外し可能なダイ支
持基板(15)を使用することにより、単一のキャリア
でも互いに異なるダイを受け入れることが可能になり、
また取扱い装置もただ一個のキャリアであるため機械的
に取扱うことが可能になる。このため、バーンイン試験
や各試験の最中に、キャリアの取扱いが容易になり、キ
ャリアの使い勝手がよくなる。
Description
に係り、特にバーンイン試験の最中にキャリア上におい
て半導体ダイを支持する装置に関する。
って多くの種類のものが製造される。出発基板(通常は
シリコンの薄いウエハ)にドーピングが施され、マスク
をかけ、数工程を費やしてエッチングが行われる。各工
程は、製造する装置の種類によって異なる。このような
処理の結果、各ウエハに多数のダイが形成される。ウエ
ハ上の各ダイは、その性能全般について簡単なテストを
施され、性能が不良なダイには機械的にマークをつける
か、またはソフトウエアによって位置を特定する。この
簡単なテストは、性能のおおよその目安を付けるもの
で、ダイに不良な点がまったくないとか、あるいはパッ
ケージに装填しても大丈夫な仕様を有することを保証す
るものではない。
よいダイを形成したことが分ったならば、このウエハの
ダイの多くは、十分に機能しそうであると示されたこと
になる。ダイはダイ切断用ののこぎりで切断され、性能
不良のダイはスクラップにされる。そして残りのダイ
は、プラスチック製のパッケージに個別に封入される
か、またはセラミック製のパッケージに、パッケージ1
個につきダイ1個の割合で取り付けられる。ダイのパッ
ケージへの装填が終わったら、このパッケージは厳密に
電気的に試験される。この試験の結果、性能不良である
ことが分ったパッケージ、あるいは定められた仕様で作
動するかどうか疑問のあるパッケージは、スクラップに
されるかまたは特別な目的に使用されることになる。
分るような、使い物にならないダイをパッケージ装填す
るのは、時間と材料の無駄であり、コストアップ要因に
なる。ダイナミックランダムアクセスメモリ(DRA
M)あるいはスタティックランダムアクセスメモリ(S
RAM)のような半導体部品は比較的利幅が狭いため、
このような現状は非経済的である。しかし、パッケージ
装填前のダイの性能を徹底的にかつ低コストで調べ、性
能不良なダイの装填を防いで、製品にできるダイだけを
装填する方法は、これまで知られていない。第二に、パ
ッケージ装填には、バーンイン試験のストレス条件にも
耐えなければならないという他の制限も加わるため、パ
ッケージ装填は、バーンイン試験に対する制限要因にも
なる。
プモジュール(MCM)として知られるように、多数の
集積回路をパッケージにまとめて、単一のユニットとす
ることが提案されている。しかし、これは従来のテスト
方法を適用した場合、二つの問題を生じる。第1の問題
は、従来のリードフレームパッケージを使わないため、
個別テスト方式によるテストが難しくなることである。
第2の問題は、多数の装置を一個のパッケージに集合す
ると、パッケージの性能は、その中の最も性能の低いダ
イのそれによって決定される。したがって、これらのダ
イは、まだウエハにとどまっている間に、室温テスト技
術やホットチャックテスト技術を用い、プローブによっ
て個別にテストされることになる。すなわち、各ダイを
予め振り分ける能力は、このようなプローブによるテス
ト技術の制限を受ける。
が知れた部品を提供することにも関心が高まってきてい
る。これは、パッケージ装填に係るコストの観点からで
なく、マルチチップモジュールに対する要求の高まりに
もよる。MCMにおいては、多数の部品がダイに収まっ
た形で試験され、単一のユニットにまとめられる(アセ
ンブリング)。テスト、バーンインおよび単一のダイの
性能試験についてはさまざまな技術が提案されている
が、できるだけ多数の特性をもつようになるアセンブリ
を行う前に、ダイについてウエハ上でマッピングを行う
のが望ましい。理想を言えば、すべての特性についてウ
エハにマッピングを行いたいところである。
個別に装填される部品をテストする経済性とは別に、特
にアセンブリの前にテストを行う必要がある。個別にパ
ッケージ装填される部品について、もしパッケージ装填
前の試験から最後の荷送りまでに係る有効な部品の歩留
りが例えば95%であるならば、パッケージ装填のコス
トが製造コストの10%にとどまるかぎり、不良部品を
パッケージ装填するコストに注意を払う者はいないであ
ろう。しかし、セラミック製封入部品のように、パッケ
ージ装填のコストがかなり高い場合には、付加的なコス
トがパッケージ装填に係るコスト(CPACKAGE)を歩留り
で除したものに等しくなるような個別にパッケージ装填
される部品について、未装填のダイをテストすることは
経済性を高めることになる。すなわち、 CDIE ×(CPACKAGE /歩留り)=CDIE ×CADDL.KGD (ここで、Cはコストを意味し、CDIE は良品のダイの
製造コスト、CADDL.KGDは良品と確かめられたダイ(Kno
wn Good Die)を製造するため、未装填のダイをテストす
るのに係る追加コストである。)
造コストCDIE は、CADDL.KGDを決定する要因とはなっ
ていないことに留意されたい。上式は、MCMの場合に
は変化する。すなわち、 CDIE ×(ダイの数×CPACKAGE /歩留り)=CDIE ×
CADDL.KGD この同一部品タイプのモジュールにおいても、CDIE
は、CADDL.KGDを決定する要因とはなっていないことに
留意されたい。しかし、この方程式は、混合部品タイプ
のモジュールにおいては、ダイの変動コストと歩留りを
説明するため変形しなければならない。
填するコストは、モジュール中のダイの数に比例する。
すなわち、×16メモリアレーモジュールにおいて、ダ
イの検査から荷送りまでの収率が95%の場合は、C
ADDL.KGDは、 (16/0.95)×CPACKAGE =CADDL.KGDとなる。
したがって、KGDダイのテストに係る追加コストは、
修理不能なモジュールをテストするコストの16倍にな
るが、依然として経済的である。この値は、不良モジュ
ールを修理する能力を考慮に入れるならば、修正され
る。
向上の観点から、ダイは、マルチチップにパッケージ装
填する前にテストするのが望ましい。MCMにおいてK
GDダイだけを使うことができれば、MCMの歩留りは
大幅に向上する。
数がかかる。テストパッケージは、ダイから分けておか
なければならないため、このための一時的なパッケージ
装填は、標準的な個別パッケージ装填あるいはMCMパ
ッケージ装填のどちらよりも複雑になる。このパッケー
ジは、テストおよびバーンイン検査に適合しなければな
らず、しかも検査の間中ボンドパッドその他にあるダイ
を傷つけずにダイを固着しなればならない。
用可能バーンイン/テストフィクスチャーを用いる未装
填ダイの試験方法を提案するものである。このフィクス
チャーは半分に分れ、一方は被試験装置(DUT;Devic
e Under Test) としての半導体ダイを受け取るためのダ
イキャビティープレートである。ダイは、フィクスチャ
ーの第1の半分にあるキャビティーに置かれ、フィクス
チャーのもう一つの半分であるダイコンタクト部材は、
ダイ上のボンドパッドとの接触、およびボンドパッドと
フィクスチャー上の外部コネクタリードの間の電気的な
導通を果たすために使用される。
ネクタリードが使用され、このリードは、デュアルイン
ラインパッケージ(DIP)あるいはクァッドフラット
パック(QFP)配置として与えられる。フィクスチャ
ーは、個別装填の形態においてダイを試験することを可
能にするとともに、単一のダイおよびバーンインオーブ
ンとの電気的な接触を果たす。
パッドもしくは他の接触箇所は、フィクスチャーにおい
て整列していなければならない。フィクスチャーは、ダ
イ、特にボンドパッドに損傷を与えることなく、ダイを
整列した状態で保持しなければならない。このフィクス
チャーは、ついで試験工程の間操作される。
に係る可撓性について従来のパッケージに要求された様
々な必要に応えなくてもよいということである。すなわ
ち、これまでの要求は煩わしく、テストやバーンイン検
査目的以外の最終使用目的には容易に適用できないもの
であった。このダイは、テストの後は一時的なパッケー
ジからは取り出されるため、このような一時的パッケー
ジは種々のテストおよびバーンイン検査に役に立つだけ
でよい。
ンイン検査のために特別につくるものであるため、一時
的な使用に適するよう組立てが簡単で、少なくとも部分
的にはテストおよびバーンイン検査を容易にするもので
あることが望まれる。
おいては、再使用可能なバーンイン検査およびテスト用
の個別TAB(Tape Automated Bonding)ダイ向けのフィ
クスチャーが開示されている。このフィクスチャーは半
分に分けられ、一方は被試験ユニット(UUT;Unit Un
der Test) としての半導体ダイを受け取るためのダイキ
ャビティープレートである。そして残りの半分は、ダイ
およびバーンインオーブンとの電気的な導通を果たす。
ダイがその回路側を上にして挿入されるキャビティーが
ある。ダイは、浮動プラットホームの上に置かれる。テ
ストフィクスチャーの第2の半分は、各ダイパッドに対
応するプローブが取り付けられる剛性で高温に曝される
基板である。複数のプローブのそれぞれは、基板(PC
ボードに類似のもの)上の回路配線に接続される。その
結果、各ダイパッドは、高速での性能試験においては、
互いに電気的に離隔される。各プローブの先端は、8個
ないし16個のダイを処理できるよう、アレー状に配置
される。
は、各ダイの各パッドが対応するプローブの先端と整列
するように、合体される。このテストフィクスチャー
は、性能試験の効率を最大にするため、8ないし16個
のダイグループを収めるように配置される。
いくつかのテスト工程とこれに関連する工程が必要にな
る。このため、一つのテストフィクスチャーに多数のダ
イを保持するのは不都合である。
続地点に接続するには、種々の接続形式が用いられる。
これらの接続形式としては、ワイヤボンディング、TA
B接続、基板への直接バンプボンディングおよび導電性
接着剤の使用などがある。
ダイ上の回路を外界と接触させる内部接続部として使用
される。通常、導電体は、ボンドパッドに接合される
が、実際に接合するのではなく、ボンドパッドに導電体
を圧着することによってボンドパッドとの電気的な接触
を達成することもできる。
テストにおいてみられる問題の一つは、ボンドパッドの
外部接続回路への接続によって引き起こされる物理的な
応力である。この問題は、多くのダイ配置においてはボ
ンドパッドはパッシベーション層の表面高さより下に引
っ込んでいるという事情によって、複雑になっている。
パッシベーション層は、BPSGのような低温共融混合
物ガラスでできており、ダイ上の回路を保護するためダ
イに適用される。(厳密に言うと、「共融」という語
は、非晶質の流体であるガラスには不適当であるが、組
成が元で所定の温度で容易に流動化するある種のガラス
の性質を記述するのに使われている。)
ントとKGDダイのテストキャリアパッケージの間にお
けるオーム接触は、関心の的である。ダイ上のボンドパ
ッドとパッシベーション層に損傷を与えずに一定のオー
ム接触を実現し、また維持するのは困難である。このよ
うなオーム接触の設計基準は、キャリアパッケージのそ
れとは幾分異なる。
置は、DIPあるいはQFPパッケージのような、複数
のセラミック型パッケージを収めるキャリアトレーを具
備する。ダイは、このパッケージを支持するキャリアと
ともに挿入され、パッケージに固着され、パッケージに
電気的に接続される。金属製のふたは、パッケージ上で
キャリアトレーをクランプ止めするブリッジクランプに
よってパッケージ上に支持される。ブリッジクランプ
は、パッケージに対してふたを締め付ける。ふたは、つ
いで典型的には半田付けによってパッケージに融着され
る。パッケージはこの後、キャリアトレーから取り外さ
れる。
ば、半導体ダイは、キャリアトレーに挿入され、ダイ上
のボンドパッドもしくは類似の接触箇所が基板のダイ接
触部材と整列するような位置に置かれる。ダイ接触部材
は、ついでダイを外部の導電体と接続させる。ダイは、
キャリア内でダイを基板に対して押圧するブリッジクラ
ンプによって移動を抑えられる。ダイが固定されると、
キャリアは、ダイ上でのバーンイン試験と各種のテスト
を行うためのテストフィクスチャーとして使用される。
プは、ダイを基板上のダイ接触部材に対して付勢する剛
性のカバーを押圧する。好ましい態様においては、ダイ
接触部材を備えた基板は、ダイのカバーとは反対側にお
いてダイより下に位置し、基板上の接触パッドに係合す
るキャリア上の複数の電気端子接触を介してキャリアに
取り付けられる。接触パッドは、ダイ接触部材と電気的
に導通する。
プは、ダイキャリアに係合し、ダイがダイキャリアの中
に固定されたときに、ダイキャリアを単一のパッケージ
として取扱うことを可能にする。
キャリアトレーに挿入され、またダイ上のボンドパッド
もしくは類似の接触箇所が基板のダイ接触部材と整列す
るような位置に置かれる。ダイ接触部材は、ついでダイ
を外部の導電体と接続させる。ダイは、キャリア内でダ
イを基板に対して押圧するブリッジクランプによって移
動を抑えられる。ダイが固定されると、キャリアは、ダ
イ上でのバーンイン試験と各種のテストを行うためのテ
ストフィクスチャーとして使用される。
と、基板を取り替えることが可能になるため、種々のダ
イを収めることができるモジュールの製造が可能にな
る。したがって、異なるタイプのダイを収める異なるダ
イキャリアを機械的に取扱うため、バーンイン試験およ
び各種の試験装置に対して要求されていた種々の事項
は、減るかまたはなくなる。さらに、エッジコンタク
ト、エンドコンタクトおよびリードオーバーチップ(L
OC)のような種々のダイボンドパッド配置を収めるた
め、異なる基板を設計することもできる。こうして、こ
れら異なるボンドパッド配置を受け入れることのできる
ダイキャリアが可能になる。
種テストのためのものであるから、過度に充填する必要
はなく、構造的にも頑強である。このため、キャリア
は、種々のテスト装置から、エッジコンタクト、トップ
もしくはボトムコンタクト、そしてプラグあるいはDI
P接続など外部接続を取ることが可能になる。
は、各ダイを個別に支える複数のダイキャリアを支持す
る。キャリアトレーは、ついでバーンインおよび/また
は各種テストの最中に複数のキャリアを支え、多数のダ
イの取扱いを迅速にする。
保持するブリッジクランプと協働する形で、キャリアト
レーを使用する。こうすると、ダイキャリアフィクスチ
ャーはキャリアトレーに対して移動する必要がないかも
しくは一定の配置においてキャリアトレーに対して移動
する必要がないため、ダイキャリアフィクスチャー上の
外部接続端子に対するダイの接続の安定性が増す。本発
明によれば、ブリッジクランプを支えるトレーがバーン
イン試験およびテストフィクスチャーの一部として使え
るため、バーンイン試験および各種のテストを容易に行
うことができる。単一のキャリアを使用する場合と同
様、ブリッジクランプは、ダイを基板上のダイ接触部材
に対して付勢する剛性のカバーを押圧する。
ジング11の平面図と側面図である。ベース13は、ダ
イ支持基板15の支持体として働く。半導体ダイ21
は、基板15と並置関係にある。
数の回路配線27をその上に焼き付けられている。この
回路配線27は、ボンドパッドコンタクト31からコン
タクトパッド33に延びる。ボンドパッドコンタクト3
1は基板15の上に位置し、ダイ21上のボンドパッド
あるいはコンタクトパッドの配置(図1〜図3には示し
ていない)と鏡像関係にある。ダイ21は、このように
配置されたボンドパッドコンタクト31を有しながら、
ボンドパッドコンタクト31がダイ21上のボンドパッ
ドあるいはコンタクトパッドと整列するよう、基板15
と整列する。
しくはそれ以上の端部(エッジ)に沿って延びる。基板
15は、ハウジング11にある端子接触部41へのダイ
21の接続を容易にする。
基板15をくぼみ43内に収めるが、このとき端子接触
部41は、基板15を横切って延び、コンタクトパッド
33に接触する。この結果、端子接触部41とコンタク
トパッド33の間にオーム接触が実現し、回路配線27
を通して電気的導通がなされ、ボンドパッドコンタクト
31との間に電気的な回路が形成される。ダイ21がボ
ンドパッドコンタクト31と電気的接触状態におかれる
と、端子接触部41は、ダイ上のボンドパッドを介し
て、ダイ21と電気的に導通する。
で整列しているため、基板は、ダイ上のボンドパッドの
特別なレイアウトに適合するよう設計しなければならな
い。これは、典型的には、基板はダイの特定の設計に合
わせた固有のもので、ボンドパッドのレイアウトが異な
る他の設計のダイには使えないということを意味する。
このボンドパッドのレイアウトは、通常特定の基板の用
途を単一の配置もしくは一つのダイファミリーに制限す
る。このため、図4に示す基板45のような、ハウジン
グ11の端子接触部41のレイアウトに適合する種々の
基板をつくることができ、相互に交換可能な基板15,
45を可能にして、種々の設計のダイを受け入れること
ができる。
詳細を示す。基板15(もしくは45)は、ハウジング
11内において解放可能に保持される。好ましい態様に
おいては、基板15は、コンタクトパッド33が基板1
5の頂部に位置する状態で、端子接触41によって頂部
に固定される。こうすると、正のラッチ機構50が得ら
れ、端子接触部41の電気的な接触機能を保持機能と結
びつける。リリーススリーブ51は、ベース13の周り
に延び、各端子接触部41のレバー延長部55と係合し
て、図5(b)に示すように端子接触部41を湾曲させ
て基板41から離す。櫛状の歯56はベース13によっ
て支えられる。基板は他の手段によっても係合させ、基
板15との電気的な接触を実現することができるため、
この図に示したのは単に好ましい態様にすぎない。例と
して、もし基板15が十分に厚い場合には、基板15
は、エッジへの付勢によって、キャリアベース13内に
保持してもよい。
る。この接続延長部59は、端子接触部41の外部との
接触を可能にし、ダイ21のバーンイン試験やテストの
目的で、ハウジング11を介してダイ21との接続を可
能にする。この接続延長部59は、図1からも明瞭にと
らえられる。基板15は、ベース13内に保持されたと
きは、ベース13とほぼ一体になり、接続延長部59を
介してバーンイン試験およびテスト用の回路と接続可能
となる。
および下方からアクセスすることができるよう、その上
下に開放している。さらに、エッジフランジ65は、エ
ッジフランジ65からの延長部と接触させることで、キ
ャリアの端部での接触を可能にする。図5(a),
(b)に示した下方に延びるピン67は、DIPソケッ
トへの接続を可能にする。好ましい態様においては、下
方に延びるピン67は除去してもよい。
列させられ、ブリッジクランプ71によってベース13
に固定される。ブリッジクランプ71はカバー73を押
圧する。カバー73は、剛性のカバープレート75と、
弾性バイアス部材として働く弾性圧縮可能なエラストマ
ー製ストリップ77を備える。カバープレート75がダ
イキャビティープレート13に固定されているときは、
エラストマー製ストリップ77はダイ21を基板15に
対して押圧し、これによってボンドパッドコンタクト3
1と整列するダイ21のボンドパッドの間でオーム接触
が実現される。エラストマー製ストリップ77は、カバ
ー73に隣接して示してあるが、基板15の下など、キ
ャリア内のどこにでも配置することができる。
バー73の上方に設けられ、カバー73をベース13に
対して固定し、ダイ21をボンドパッドコンタクト31
とのオーム接触状態に維持するのに用いられる。そし
て、こうすることで、ダイ21は、ボンドパッドコンタ
クト31と整列状態で固定される。カバー73は、ベー
ス13あるいはこれとは分け離されたキャリアトレー
(図示せず)にクランプ止めされるブリッジクランプ7
1によって、パッケージ上に支持される。
ロット85の対と合わさるタブ掴み81を備える。スプ
リング89は、タブ掴み81がスロット85と係合して
クランプ71をカバー73に対して付勢し、ダイ21を
端子接触部41とオーム接触で接続させるとき、カバー
73を押圧するよう下方に延びる。
9は開口92を有する。そして、カバー73は、スプリ
ングの開口92と整列して、クランプ71およびカバー
73のキャリアトレー11およびベース13への整列・
取付けの間ダイ21を真空にできる対応するホール91
を有する。ダイ21とカバー73は、光学的な整列がク
ランプ71とキャリアトレー11との機械的な整列を乱
すことがないよう、クランプ71と機械的に整列させら
れる。クランプ71がキャリアトレー11と係合した
後、クランプ71はその位置を変える。ただし、これは
カバー73もその位置を変えたり、ダイ21を動かした
りしないという条件付きである。クランプ71によって
与えられる接触に係る力は、通常アルミニウムボンドパ
ッドの上に形成される酸化アルミニウム層(図示せず)
を貫通するのに十分なものでなければならない。酸化ア
ルミニウムは電気伝導度が小さいため、酸化アルミニウ
ム層の貫通は、電気的な接触を良好なものにするために
必要なことである。上述の接触およびボンドパッドのた
めには、一接触箇所当たり約80gの力があれば十分で
ある。しかし、ダイ支持基板15にシリコンを用いる場
合は、80gを越える力が加えられることが予想され
る。接触のための最適な力は、ボンドパッド27および
ボンドパッドコンタクト31の材料ならびにボンドパッ
ドコンタクト31の物理的な形状によって異なる。
用いることができる。厚さが約0.01”のセラミック
製の半導体パッケージのふたは、厚さが約0.01”あ
れば、カバー73として十分使えることが分った。この
ふたは常識的な厚さがあれば、十分機能するが、図の態
様においては、厚さが0.045”のオーステナイトス
テンレススチールを用いた。他の材料のふたも適宜用い
ることができる。
絶縁し、またクランプ71とカバー73の相対的な移動
を容易にするため、カバー73の外側に対するコーティ
ング材料としてテフロンTM(PTFE)を用いる。クラ
ンプ71とカバー73が相対的に移動すると、カバー7
3の基板15に対する移動を防ぐのに役立ち、この結果
ダイ21のハウジング11内での移動防止に役立たせる
ことができる。一面が粘着性のテープあるいは「Kapton
TM」(イー アイ デュ ポン ド ネモアース アン
ド カンパニー(E.I. Du Pont de Nemours & Co.) )
は、PTFEコーティング材の代りに用いることができ
る。
ー73に固定され、カバー73は、「フリップチップボ
ンディング」として知られる光学的整列技術を用いてダ
イキャビティプレート13と整列させられる。そのため
の装置は、リサーチ デバイシズ(Research Devices)
(ニュージャージー州ピスカタウェー)から手に入れる
ことができる。整列のためのシステムは、通常フリップ
チップ方式によるダイの取付けに用いられるが、本発明
においても十分用いることができる。
プチップボンディングの最中カバー73と整列したダイ
21を固定するのを助ける。ダイ21のカバー73への
取り付けに際しては、ホール91の上方に設けられた真
空装置(図示せず)を、カバー73を真空装置とともに
引き上げる。このとき、真空は、カバー73をクランプ
71に対して保持するのに十分なものにする。ダイ21
は、ついでカバー73と整列・接触したまま、真空のた
めに引き上げられる。カバー73とダイ21は、その後
基板15の上まで降ろされ、ボンドパッドをボンドパッ
ドコンタクト31と整列させる。このように真空を使う
と、ダイ21をカバー73に取り付けるのに、接着剤ポ
リマーを使う必要がなくなることが分った。
73に固定されると、カバー73は基板15の上方に位
置させられる。ダイ21上のボンドパッドは、基板15
上のボンドパッドコンタクト31と整列する。この結
果、ダイ21上のボンドパッドと基板15上のボンドパ
ッドコンタクト31とのオーム接触が達成される。接触
に係る力は、ボンドパッドコンタクト31が普通アルミ
ニウム製ボンドパッド上に形成される酸化アルミニウム
層(図示せず)を貫通するのに十分なものでなければな
らない。
ス13に固定される。シュラウド95は、ベース13か
ら上方に、基板15より高い地点まで延び、ブリッジク
ランプ71が取扱い中に不慮に圧されることのないよ
う、ブリッジクランプを十分に保護する。この結果、ダ
イ21をハウジング11から解放する前に、ブリッジク
ランプ71がベース13に対して移動するおそれは少な
くなる。このような移動があると、テスト結果が誤った
ものになり、またダイ21を損傷するおそれがある。最
初の態様においては、シュラウド95はリリーススリー
ブ51によって包囲される。しかし、本発明は、図1お
よび図2に示すように、リリーススリーブ51をシュラ
ウド95の中に置くよう、変更することもできる。これ
は、基板15が不慮に解放されることのないようにする
ためのものである。
ウジング105を保持する配置を示す。各ハウジング1
05は、基板15を支え、そして複数の端子接触部41
を備える。キャリアトレー103は、半導体集積回路ダ
イ21をハウジング105内で整列させながらハウジン
グ105に挿入し、端子接触部41と電気的に導通する
よう一時的に接続する工程の最中、ハウジング105を
支持するようなものに形成される。
でつくる。こうすると、熱膨張係数がダイ21のそれと
一致するという利点があるからである。図3および4に
おいて、回路配線27、ボンドパッドコンタクト31お
よびコンタクトパッド33は、好ましくはダイ支持基板
15の頂面上に位置する。ダイ支持基板15にシリコン
あるいは他の半導体材料を使うと、半導体集積回路装置
上に電線およびボンドパッドを形成するのに用いられる
ような半導体回路製作技術を用いて、回路配線27、ボ
ンドパッドコンタクト31およびボンドパッド33を基
板15上に形成することが可能になる。
撓性もしくは可撓性のいずれの材料からでもつくること
ができる。基板材料がシリコンの場合は、基板を少なく
とも半可撓性となるくらい薄くつくることができる。し
かし、好ましい態様においては、剛性の基板を用いる。
5は、実質的に剛性である。この剛性は、ダイ支持基板
15がダイ21と整列したとき、ボンドパッドコンタク
ト31の高さがZ軸方向においてボンドパッド27とほ
ぼ揃うようなものにする。またこの剛性は、ダイ支持基
板15を著しく歪めることなく、ボンドパッド27とボ
ンドパッドコンタクト31の間に接触が達成されるよう
なものである。典型的には、このような接触は、ボンド
パッドコンタクト31をへこませるか、あるいはZ方向
の異方性導電性接続材料(図9の161)を使用するこ
とによって、所望の箇所で達成される。
S)、シリコンガラス(SOG)、あるいはシリコン以
外の半導体材料を用いる半導体装置製造プロセスで用い
られるなど、他の材料からつくってもよい。
うに、典型的にはBPSGパッシベーション層123の
表面高さ121より下にくぼんでいる。
上のボンドパッドコンタクト31には、***部133が
形成される。***部133は、ボンドパッド117に食
い込む。そして、ボンドパッドコンタクト31の他の部
分は、***部133の食い込み深さを制限する役割を果
たす。こうすると、ボンドパッドコンタクト31の食い
込み深さを、***部133の物理的大きさによって制御
することが可能になる。その結果、ボンドパッドコンタ
クト31は、ボンドパッド117に食い込む程度を、自
ら制限するようになる。***部133がボンドパッド1
17に食い込むのに必要な力は、ボンドパッドコンタク
ト31の残りの部分がボンドパッド117に食い込むの
に必要な力よりはるかに小さい。
117にへこみを生じさせるが、このへこみは好ましく
はボンドパッド117の厚さよりは小さくさせる。ボン
ドパッドコンタクト31より下に位置するボンドパッド
117の残りの部分は、わずかにゆがむが、この後のア
センブリ工程においては十分に機能する。この後のアセ
ンブリ工程においては、ボンドパッド117は、あたか
も損傷がまったくないかのように取扱われるため、ボン
ドパッド117はほとんど損傷は受けていないと考えら
れる。
る力と必要な力の比は、各部材の材料と大きさによって
異なるが、少なくとも2:1の比は必要であろう。もし
ボンドパッドコンタクト31の***部分の面積が大きい
場合は、4:1、10:1あるいはこれ以上の高い比が
必要であろう。この比は、ダイ支持基板15およびダイ
21の平面性の変動が予想されるくらいのかなり大きな
値である。
ッド117のパターンが異なるダイでも、同じベースプ
レート13と合わさるダイ支持基板に数箇所の変更点1
5(図3),45(図4)を加えることにより、このダ
イのために特別につくった中間的な回路配線基板15と
整列させることができる。
ト31をその上に有するため、ボンドパッドコンタクト
の寿命は、ハウジングの寿命とは直接関係はない。そし
て、回路配線27がダイ支持基板15の表面にあること
から、ボンドパッドコンタクト31上の***接触部分の
形成が容易になる。
5は、セラミック材料から形成してもよい。ボンドパッ
ドコンタクト31が基板15の上にメッキで形成される
ときは、***部141はボンドパッドコンタクト31の
ボンドパッド27との接触点に位置される。***部14
1はボンドパッドコンタクト31上に形成される。セラ
ミック製の中間基板を用いる場合は、***部141は、
光メッキ技術とドウインク(doink) 技術を組合せて形成
される。他の蒸着技術も、また光メッキの代りに、ステ
ンシル、スクリーン印刷あるいは直接の書き込みなど他
の蒸着技術も用いることができる。ドウインキ技術は、
米国特許第5,249,450 号(アラン・ウッド(Alan Wood),
デイビッド・ヘムブリー(David Hembree),ラリー・コー
マー(Larry Cromar)およびウォーレン・ファーンウァー
ス(Warren Farnworth)の「超音波鍛造用プローブヘッ
ド」)に記載されている。ダイ支持基板15とボンドパ
ッドコンタクト31は繰り返し使用することができ、ボ
ンドパッドコンタクト31は、使用中に再度ドウインク
にかけられる。
ッド167とボンドパッドコンタクト169の間にオー
ム接触を実現するため、Z軸方向に異方性の内部配線材
料161を使用することは可能である。このため、ボン
ドパッド167と回路配線27の間のオーム接触は、ボ
ンドパッド167に直接係合するコンタクト169がな
くても実現できる。カバープレート75がダイキャビテ
ィプレート13に固着されたときは、カバー83はZ方
向の異方性内部配線材料161を、ダイ21と基板15
に対して付勢する。基板プレート171は、セラミック
もしくは半導体プレートから形成してもよく、また回路
配線27とは絶縁してもよい。
ンドパッド167がダイ21上のBPSGパッシベーシ
ョン層より下にくぼんでいる場合に、特に有用である。
Z軸方向異方性内部配線材料161を用いることの他の
利点は、続いて同じパッケージおいて他のダイ21をテ
ストする場合に、それが容易に取り替え可能であるとい
うことから得られる。Z軸方向異方性内部配線材料16
1は、ボンドパッド167とのオーム接触を形成する場
合に、弾性的に変形することができるため、中間プレー
ト165の取り替えあるいは再度のドウインクを頻繁に
行う必要はない。
限的なコンタクトは、Z軸方向異方性内部配線材料16
1のダイボンドパッド167への食い込みを制御する場
合には有用である。ボンドパッドに直接接触(コンタク
ト)する場合と同様、***部はZ軸方向異方性内部配線
材料161をボンドパッド167に食い込ませるが、こ
のときボンドパッドコンタクト31の残りは、***部の
食い込み深さを制限する役割を果たす。このため、ボン
ドパッドコンタクト31の食い込み深さは、ボンドパッ
ドコンタクト31の物理的な大きさによって制御するこ
とが可能になる。すなわち、ボンドパッドコンタクト3
1は、ボンドパッド167に食い込みに際して自己制限
的に働く。これは、***部をボンドパッド167に食い
込ませるのに必要な力が、ボンドパッドコンタクト31
の残りの部分がボンドパッド167に食い込むのに必要
な力よりはるかに小さいためである。
されると、通常の単一のパッケージに装填されたダイに
ついてのバーンイン試験および各種のテストと同様の方
法でバーンイン試験および各種のテストにかけられる。
このテストは、少なくとも15℃から125℃の間で行
われる耐熱試験を含む。普通、試験は−10℃から12
5℃の範囲内で行われる。また、軍用あるいは悪条件下
用の半導体部品に係るテストは、−55℃から150℃
の範囲で行われる。
した以外の態様も可能である。例えば、端子接触部41
は、リリーススリーブ51とベースプレート13の間の
相対的な移動が、端子接触部に所望のたわみを生じさせ
るよう、リリーススリーブ51に取り付けることもでき
る。基板15の保持は、回路配線27の外部回路への電
子気的接続が保たれるという条件で、端子接触部41以
外の手段によって行ってもよい。本発明の範囲は、前述
の特許請求の範囲によってのみ規定される。
個々に分離されたダイ支持基板を使用するため、基板を
取り替えることが可能になり、種々のダイを収めること
ができるモジュールの製造が可能になる。そして異なる
基板を設計することもできるため、これら異なるボンド
パッド配置を受け入れることのできるダイキャリアが可
能になる。また、ダイキャリアは、バーンイン試験およ
び各種テストのためのものであるから、過度に充填する
必要はなく、構造的にも頑強である。このため、キャリ
アは、種々のテスト装置から、エッジコンタクト、トッ
プもしくはボトムコンタクト、そしてプラグあるいはD
IP接続など外部接続を取ることが可能になる。本発明
の一つの態様においては、キャリアトレーは、各ダイを
個別に支える複数のダイキャリアを支持するため、つい
でバーンインおよび/または各種テストの最中に複数の
キャリアを支え、多数のダイの取扱いを迅速にする。ま
た他の態様においては、ダイを定位置に保持するブリッ
ジクランプと協働する形で、キャリアトレーを使用する
ため、ダイキャリアフィクスチャー上の外部接続端子に
対するダイの接続の安定性が増す。さらに本発明によれ
ば、ブリッジクランプを支えるトレーがバーンイン試験
およびテストフィクスチャーの一部として使えるため、
バーンイン試験および各種のテストを容易に行うことが
できる。
ウジングの平面図。
ウジングの側面図。
イ支持基板の平面図。
キャリアハウジングで使用される基板の平面図。
保持するラッチ機構のそれぞれ係合状態と解放状態を示
す側方断面図。
す平面図。
が設けられたボンドパッド接触の詳細を示す断面図。
断面図。
ム接触を実現するために用いられるZ方向の異方性内部
接続材料の使用の模様を示す断面図。
Claims (21)
- 【請求項1】 互いに分け放たれた剥き出しの半導体ダ
イの試験装置であって、 a)前記半導体ダイを支持し、このダイと試験回路との
間に電気的導通を与えるダイ支持基板であって、回路配
線と電気的に接続し、前記ダイ上の接触箇所との電気的
導通を達成する複数の接点を含むダイ支持基板と、 b)前記ダイ支持基板を保持するくぼみを有するベース
と、 c)前記ベースに取り付けられ、ダイ支持基板をこのベ
ースに固着するためのラッチ機構であって、ダイ支持基
板に接触して、ダイ支持基板上の回路配線と試験回路と
の間に電気的な接続を達成するよう形成された端子接点
を具備するラッチ機構を具備する試験装置。 - 【請求項2】 前記回路配線は前記ダイ支持基板上に形
成されるコンタクトパッドと電気的に導通し、前記ラッ
チ機構の端子接点は前記コンタクトパッドに係合する請
求項1記載の装置。 - 【請求項3】 前記ベースに、前記ダイ支持基板に対し
て相対的に移動できるリリース部材が取り付けられ、前
記端子接点はこのリリース部材の移動によってリリース
可能なラッチとして形成され、さらに前記リリース部材
の相対的な移動は端子接点のダイ支持基板との係合を解
除するものである請求項2記載の装置。 - 【請求項4】 前記ダイ支持基板はさらに、前記各接点
上にあって、ダイの対応する接触箇所に食い込むよう形
成される***部を備え、他方前記接点の頂面は前記***
部の食い込み深さを制限して前記接点における電気的導
通を達成する請求項1記載の装置。 - 【請求項5】 前記複数の接点は、半導体回路製造技術
を用いて、ダイ支持基板上に形成される請求項1記載の
装置。 - 【請求項6】 前記ダイ支持基板はシリコン材料から形
成され、また前記回路配線は、半導体回路製造技術を用
いて、前記シリコン材料上に形成される請求項1記載の
装置。 - 【請求項7】 前記装置はさらに、前記ダイと複数の接
点の間にパッドを備え、このパッドはその平面の法線方
向であるZ方向には導電性、他方このパッド面を横切る
方向には絶縁性である請求項1記載の装置。 - 【請求項8】 前記装置はさらに、前記ベースに取り外
し可能に取り付けられ、前記半導体ダイを所定の力でダ
イ支持基板に対して付勢するクランプ部材を備える請求
項1記載の装置。 - 【請求項9】 互いに分け放たれたパッケージ装填前の
半導体ダイの試験装置であって、 a)ベースと、 b)このベース内に設置され、前記半導体ダイを支持
し、このダイと試験回路との間に電気的導通を与えるダ
イ支持基板であって、前記ダイ上の接触箇所に食い込む
よう形成された接点と、この接点と電気的に導通する回
路配線を含むダイ支持基板と、 c)前記ベースに取り付けられ、ダイ支持基板をこのベ
ースに固着するためのラッチ機構であって、ダイ支持基
板に接触して、ダイをダイ支持基板に固着させ、前記回
路配線と試験回路との間に電気的な接続を達成するよう
形成された移動可能な端子接点を具備するラッチ機構
と、 d)前記ベースに取り外し可能に取り付けられ、ダイを
ダイ支持基板に対して付勢し、ダイ支持基板上の接点を
ダイの接触箇所に所定の深さだけ食い込ませるよう前記
半導体ダイに所定の力を与えるクランプを具備する試験
装置。 - 【請求項10】 前記装置はさらに、前記ダイ支持基板
上に形成され、前記端子接点との接触のため前記回路配
線と電気的に導通するコンタクトパッドを備える請求項
9記載の装置。 - 【請求項11】 前記ダイ支持基板上の接点は、ダイの
接触箇所に食い込むよう形成される***部を備え、他方
前記接点の頂面は前記***部の食い込み深さを制限する
請求項9記載の装置。 - 【請求項12】 前記装置はさらに、前記クランプとダ
イの間にカバーを備え、このカバーは、ダイを真空を利
用してこの装置に装填するため、ダイをカバーに取り付
けることを可能にする開口を有する請求項9記載の装
置。 - 【請求項13】 前記クランプは、前記ダイをダイ支持
基板に対して付勢するため、前記カバーを接触させるよ
う形成されたスプリングを備える請求項9記載の装置。 - 【請求項14】 前記ダイ支持基板は、半導体回路製造
技術を用いてシリコンから形成される請求項9記載の装
置。 - 【請求項15】 前記ダイ支持基板はセラミック材料か
ら形成され、また前記接点は、ドウインク技術により形
成される請求項9記載の装置。 - 【請求項16】 前記装置はさらに、前記ダイとダイ支
持基板の間に、Z方向に異方性の内部接続材料を備える
請求項9記載の装置。 - 【請求項17】 前記ベースはダイ支持基板を保持する
くぼみを有する請求項9記載の装置。 - 【請求項18】 一つ一つ分割されたパッケージ装填前
の半導体ダイの試験装置であって、 a)一端が開放してくぼみを有するベースと、 b)前記くぼみ内に設置され、前記半導体ダイを支持し
てこのダイと試験回路との間に電気的導通を与えるダイ
支持基板であって、前記ダイ上の接触箇所に食い込むよ
う形成された***部とこの食い込みの深さを制限する残
りの部分を備える接点と、この接点と電気的に導通する
回路配線を有するダイ支持基板と、 c)前記ベースに取り付けられ、ダイ支持基板を前記く
ぼみ内に固着するためのラッチ機構であって、ダイ支持
基板に接触して、ダイをダイ支持基板に固着させ、前記
回路配線と試験回路との間に電気的な接続を達成するよ
う形成された移動可能な端子接点を具備するラッチ機構
と、 d)前記ダイをダイ支持基板上に設置するよう、ダイに
取付け可能に形成されたカバーと、 e)前記ベースに取り外し可能に取り付けられ、ダイを
ダイ支持基板に対して付勢し、ダイ支持基板上の接点を
ダイの接触箇所に所定の深さだけ食い込ませるよう前記
半導体ダイに所定の力を与えるスプリングを含むクラン
プを具備する試験装置。 - 【請求項19】 前記カバーは、真空を利用して前記ダ
イをカバーに取り付けるための開口を有する請求項18
記載の装置。 - 【請求項20】 前記接点は、尖端を有するバンプとし
て形成される請求項18記載の装置。 - 【請求項21】 前記装置はさらに、前記端子接点を前
記ダイ支持基板との接触状態から移動させるよう、前記
ベースに取り付けられ、前記ラッチ機構を移動させるた
めのリリース部材を備える請求項18記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/124,899 US5495179A (en) | 1991-06-04 | 1993-09-21 | Carrier having interchangeable substrate used for testing of semiconductor dies |
US08/124899 | 1993-09-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07113840A true JPH07113840A (ja) | 1995-05-02 |
JP2716663B2 JP2716663B2 (ja) | 1998-02-18 |
Family
ID=22417338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6251588A Expired - Fee Related JP2716663B2 (ja) | 1993-09-21 | 1994-09-21 | 半導体ダイの試験装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2716663B2 (ja) |
TW (1) | TW344876B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166908A (en) * | 1999-10-01 | 2000-12-26 | Intel Corporation | Integrated circuit cartridge |
US6367263B1 (en) | 2000-05-31 | 2002-04-09 | Intel Corporation | Integrated circuit refrigeration device |
JP2005539357A (ja) * | 2002-09-17 | 2005-12-22 | エイアー テスト システムズ | ダイキャリア |
US7411337B2 (en) | 2001-11-16 | 2008-08-12 | Intel Corporation | Electrical energy-generating system and devices and methods related thereto |
JP2014119450A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | 試験装置及びその試験方法 |
TWI716906B (zh) * | 2019-06-19 | 2021-01-21 | 萬潤科技股份有限公司 | 散熱膠墊貼合方法及設備 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
US7535238B2 (en) | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160676A (ja) * | 1985-12-31 | 1987-07-16 | 日本テキサス・インスツルメンツ株式会社 | ソケツト |
JPS62167176U (ja) * | 1986-04-14 | 1987-10-23 | ||
JPH0227578U (ja) * | 1988-08-11 | 1990-02-22 | ||
JPH03102848A (ja) * | 1989-09-18 | 1991-04-30 | Hitachi Ltd | 半導体装置のエージング方法 |
JPH05206227A (ja) * | 1992-01-30 | 1993-08-13 | Fujitsu Ltd | ベアチップテスト用ソケット |
JPH05218153A (ja) * | 1992-02-03 | 1993-08-27 | Fujitsu Ltd | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 |
-
1994
- 1994-09-21 JP JP6251588A patent/JP2716663B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-10 TW TW084105914A patent/TW344876B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160676A (ja) * | 1985-12-31 | 1987-07-16 | 日本テキサス・インスツルメンツ株式会社 | ソケツト |
JPS62167176U (ja) * | 1986-04-14 | 1987-10-23 | ||
JPH0227578U (ja) * | 1988-08-11 | 1990-02-22 | ||
JPH03102848A (ja) * | 1989-09-18 | 1991-04-30 | Hitachi Ltd | 半導体装置のエージング方法 |
JPH05206227A (ja) * | 1992-01-30 | 1993-08-13 | Fujitsu Ltd | ベアチップテスト用ソケット |
JPH05218153A (ja) * | 1992-02-03 | 1993-08-27 | Fujitsu Ltd | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166908A (en) * | 1999-10-01 | 2000-12-26 | Intel Corporation | Integrated circuit cartridge |
US6367263B1 (en) | 2000-05-31 | 2002-04-09 | Intel Corporation | Integrated circuit refrigeration device |
US7411337B2 (en) | 2001-11-16 | 2008-08-12 | Intel Corporation | Electrical energy-generating system and devices and methods related thereto |
JP2005539357A (ja) * | 2002-09-17 | 2005-12-22 | エイアー テスト システムズ | ダイキャリア |
JP2014119450A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | 試験装置及びその試験方法 |
US9182443B2 (en) | 2012-12-17 | 2015-11-10 | Princo Middle East Fze | Testing device and testing method thereof |
TWI716906B (zh) * | 2019-06-19 | 2021-01-21 | 萬潤科技股份有限公司 | 散熱膠墊貼合方法及設備 |
Also Published As
Publication number | Publication date |
---|---|
JP2716663B2 (ja) | 1998-02-18 |
TW344876B (en) | 1998-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5495179A (en) | Carrier having interchangeable substrate used for testing of semiconductor dies | |
US5367253A (en) | Clamped carrier for testing of semiconductor dies | |
US5408190A (en) | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die | |
US5949242A (en) | Method and apparatus for testing unpackaged semiconductor dice | |
US5534784A (en) | Method for probing a semiconductor wafer | |
US6219908B1 (en) | Method and apparatus for manufacturing known good semiconductor die | |
US5634267A (en) | Method and apparatus for manufacturing known good semiconductor die | |
US7161373B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
US5585282A (en) | Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor | |
US5640762A (en) | Method and apparatus for manufacturing known good semiconductor die | |
US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
JPH07221146A (ja) | 半導体デバイス用非破壊相互接続システム | |
US5781022A (en) | Substrate having self limiting contacts for establishing an electrical connection with a semiconductor die | |
JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
JP2006032593A (ja) | プローブカセット、半導体検査装置および半導体装置の製造方法 | |
CN1954225A (zh) | 半导体集成电路器件的制造方法 | |
US6340894B1 (en) | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect | |
US6946860B2 (en) | Modularized probe head | |
JP2716663B2 (ja) | 半導体ダイの試験装置 | |
JPH09223724A (ja) | ベアチッププローバ装置およびベアチップハンドリング方法 | |
KR19980086450A (ko) | 다이를 검사하기 위한 방법 및 장치 | |
US6828812B2 (en) | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections | |
US5656941A (en) | Tab tape-based bare chip test and burn-in carrier | |
US5455518A (en) | Test apparatus for integrated circuit die | |
KR950012291B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |