JPH04322372A - レイアウトパターン作成装置 - Google Patents
レイアウトパターン作成装置Info
- Publication number
- JPH04322372A JPH04322372A JP3091889A JP9188991A JPH04322372A JP H04322372 A JPH04322372 A JP H04322372A JP 3091889 A JP3091889 A JP 3091889A JP 9188991 A JP9188991 A JP 9188991A JP H04322372 A JPH04322372 A JP H04322372A
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- bonding pad
- bonding
- layout
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000012795 verification Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＡＤを用いて集積回
路のレイアウトパターンを設計作成する装置に関し、特
にそのボンディングパッドのレイアウトパターンの作成
に関するものである。
路のレイアウトパターンを設計作成する装置に関し、特
にそのボンディングパッドのレイアウトパターンの作成
に関するものである。
【０００２】
【従来の技術】図６は、ＣＡＤ設計により集積回路のレ
イアウトパターンを作成する従来のレイアウトパターン
作成装置の構成を示すブロック図である。図において、
１はレイアウトパターン２を作成するレイアウトパター
ンエディット手段であり、レイアウトパターンエディッ
ト手段１により作成されたレイアウトパターン２は、表
示手段３によりディスプレイ４の画面に表示される。
イアウトパターンを作成する従来のレイアウトパターン
作成装置の構成を示すブロック図である。図において、
１はレイアウトパターン２を作成するレイアウトパター
ンエディット手段であり、レイアウトパターンエディッ
ト手段１により作成されたレイアウトパターン２は、表
示手段３によりディスプレイ４の画面に表示される。
【０００３】そして、設計者は、ディスプレイ４の画面
を見ながら、レイアウトパターンの追加，修正等を行な
って所望の集積回路のレイアウトパターンを作成する。 以下、この動作、特にボンディングパッドのレイアウト
パターンの作成動作について説明する。
を見ながら、レイアウトパターンの追加，修正等を行な
って所望の集積回路のレイアウトパターンを作成する。 以下、この動作、特にボンディングパッドのレイアウト
パターンの作成動作について説明する。
【０００４】設計者は、レイアウトパターンエディット
手段１を用いて、レイアウトパターン２を作成する。図
７は作成されたレイアウトパターン２の一例を示してお
り、図中８は集積回路チップであり、集積回路チップ８
にはボンディングパッドのレイアウトパターン９ａ，
９ｂ， ９ｃ， ９ｄ， ９ｅ， ９ｆ， ９ｇ， ９
ｈ， ９ｉ， ９ｊが含まれている。設計者は、レイア
ウトパターンエディット手段１を用いて、ボンディング
パッドのレイアウトパターン９ａ， ９ｂ， ９ｃ，
９ｄ， ９ｅ， ９ｆ， ９ｇ， ９ｈ， ９ｉ， ９
ｊを、その位置がほぼ等間隔になるように集積回路チッ
プ８の大きさ及びピン数に基づいて大まかに計算して作
成する。
手段１を用いて、レイアウトパターン２を作成する。図
７は作成されたレイアウトパターン２の一例を示してお
り、図中８は集積回路チップであり、集積回路チップ８
にはボンディングパッドのレイアウトパターン９ａ，
９ｂ， ９ｃ， ９ｄ， ９ｅ， ９ｆ， ９ｇ， ９
ｈ， ９ｉ， ９ｊが含まれている。設計者は、レイア
ウトパターンエディット手段１を用いて、ボンディング
パッドのレイアウトパターン９ａ， ９ｂ， ９ｃ，
９ｄ， ９ｅ， ９ｆ， ９ｇ， ９ｈ， ９ｉ， ９
ｊを、その位置がほぼ等間隔になるように集積回路チッ
プ８の大きさ及びピン数に基づいて大まかに計算して作
成する。
【０００５】集積回路のすべてのレイアウトパターンの
作成を完了した時点にて、集積回路チップ８をフレーム
にのせた時を想定し、フレーム上のピンとボンディング
パッドのレイアウトパターン９ａ， ９ｂ， ９ｃ，
９ｄ， ９ｅ，９ｆ， ９ｇ， ９ｈ， ９ｉ， ９ｊ
との位置関係が、ワイヤボンディングを行なう上での基
準を満たしているか否かを確認する。図８は、集積回路
チップ８をフレームにのせた時を想定した状態を示す図
であり、図中１０は集積回路チップ８をのせるフレーム
であり、フレーム１０にはピン１１ａ，１１ｂ，１１ｃ
，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，
１１ｊ が設けられている。各ボンディングパッドのレ
イアウトパターン９ｂ， ９ｃ， ９ｄ， ９ｅ， ９
ｆ， ９ｇ， ９ｈ， ９ｉ， ９ｊと対応する各ピン
１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１
１ｈ，１１ｉ，１１ｊとは、ワイヤ１２によりワイヤボ
ンディングされているが、ボンディングパッドのレイア
ウトパターン９ａとフレーム１０上のピン１１ａ との
位置関係は、ワイヤボンディングの基準を満足していな
いので、ワイヤにて両者は接続されていない。このよう
な場合には、このボンディングパッドのレイアウトパタ
ーン９ａの位置を、レイアウトパターンエディット手段
１を用いてワイヤボンディングの基準を満足する位置に
修正した後、両者をワイヤボンディングする。
作成を完了した時点にて、集積回路チップ８をフレーム
にのせた時を想定し、フレーム上のピンとボンディング
パッドのレイアウトパターン９ａ， ９ｂ， ９ｃ，
９ｄ， ９ｅ，９ｆ， ９ｇ， ９ｈ， ９ｉ， ９ｊ
との位置関係が、ワイヤボンディングを行なう上での基
準を満たしているか否かを確認する。図８は、集積回路
チップ８をフレームにのせた時を想定した状態を示す図
であり、図中１０は集積回路チップ８をのせるフレーム
であり、フレーム１０にはピン１１ａ，１１ｂ，１１ｃ
，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，
１１ｊ が設けられている。各ボンディングパッドのレ
イアウトパターン９ｂ， ９ｃ， ９ｄ， ９ｅ， ９
ｆ， ９ｇ， ９ｈ， ９ｉ， ９ｊと対応する各ピン
１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１
１ｈ，１１ｉ，１１ｊとは、ワイヤ１２によりワイヤボ
ンディングされているが、ボンディングパッドのレイア
ウトパターン９ａとフレーム１０上のピン１１ａ との
位置関係は、ワイヤボンディングの基準を満足していな
いので、ワイヤにて両者は接続されていない。このよう
な場合には、このボンディングパッドのレイアウトパタ
ーン９ａの位置を、レイアウトパターンエディット手段
１を用いてワイヤボンディングの基準を満足する位置に
修正した後、両者をワイヤボンディングする。
【０００６】
【発明が解決しようとする課題】従来のレイアウトパタ
ーン作成装置は以上のように構成されているので、集積
回路のレイアウトパターンの作成が完了した後、ワイヤ
ボンディングの基準を満足しているか否かを確認し、基
準を満たしていないときにはボンディングパッドのレイ
アウトパターンを修正する必要があり、場合によっては
この修正が広範囲にわたって修正に長時間を要するとい
う問題点がある。また、レイアウトパターンを作成する
ときに、最初にワイヤボンディングの基準を満足する位
置にボンディングパッドのレイアウトパターンを作成し
ておいても、他のレイアウトパターンの作成中に誤って
このボンディングパッドのレイアウトパターンを移動さ
せる可能性があり、この誤りを容易には発見できないと
いう問題点もある。
ーン作成装置は以上のように構成されているので、集積
回路のレイアウトパターンの作成が完了した後、ワイヤ
ボンディングの基準を満足しているか否かを確認し、基
準を満たしていないときにはボンディングパッドのレイ
アウトパターンを修正する必要があり、場合によっては
この修正が広範囲にわたって修正に長時間を要するとい
う問題点がある。また、レイアウトパターンを作成する
ときに、最初にワイヤボンディングの基準を満足する位
置にボンディングパッドのレイアウトパターンを作成し
ておいても、他のレイアウトパターンの作成中に誤って
このボンディングパッドのレイアウトパターンを移動さ
せる可能性があり、この誤りを容易には発見できないと
いう問題点もある。
【０００７】本発明はかかる事情に鑑みてなされたもの
であり、ワイヤボンディングの基準を満足する位置を認
識しながらボンディングパッドのレイアウトパターンを
作成でき、ワイヤボンディングの基準を満足しない位置
に誤ってボンディングパッドのレイアウトパターンが存
在する場合においても、その誤りを容易にしかも早期に
発見することができるレイアウトパターン作成装置を提
供することを目的とする。
であり、ワイヤボンディングの基準を満足する位置を認
識しながらボンディングパッドのレイアウトパターンを
作成でき、ワイヤボンディングの基準を満足しない位置
に誤ってボンディングパッドのレイアウトパターンが存
在する場合においても、その誤りを容易にしかも早期に
発見することができるレイアウトパターン作成装置を提
供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係るレイアウト
パターン作成装置は、ワイヤボンディングの基準を満足
するようなワイヤボンディングの配置可能位置を示す配
置枠を作成し、作成したボンディングパッドのレイアウ
トパターンがこの配置枠内に収まっているか否かを検証
するように構成したことを特徴とする。
パターン作成装置は、ワイヤボンディングの基準を満足
するようなワイヤボンディングの配置可能位置を示す配
置枠を作成し、作成したボンディングパッドのレイアウ
トパターンがこの配置枠内に収まっているか否かを検証
するように構成したことを特徴とする。
【０００９】
【作用】本発明のレイアウトパターン作成装置では、第
２作成手段により、ワイヤボンディングの基準を満足す
る配置位置を示すボンディングパッド配置枠を作成し、
第１作成手段により作成したボンディングパッドのレイ
アウトパターンがこのボンディングパッド配置枠の中に
収まっているか否かを、検証手段により検証する。この
ように、本発明では、ワイヤボンディングの基準を満足
することを確認しながらボンディングパッドのレイアウ
トパターンを作成すると共に、作成後のボンディングパ
ッドのレイアウトパターンがワイヤボンディングの基準
を満たすか否かを容易に判定する。
２作成手段により、ワイヤボンディングの基準を満足す
る配置位置を示すボンディングパッド配置枠を作成し、
第１作成手段により作成したボンディングパッドのレイ
アウトパターンがこのボンディングパッド配置枠の中に
収まっているか否かを、検証手段により検証する。この
ように、本発明では、ワイヤボンディングの基準を満足
することを確認しながらボンディングパッドのレイアウ
トパターンを作成すると共に、作成後のボンディングパ
ッドのレイアウトパターンがワイヤボンディングの基準
を満たすか否かを容易に判定する。
【００１０】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【００１１】図１は、本発明に係るレイアウトパターン
作成装置の構成を示すブロック図であり、図中１は、レ
イアウトパターン２を作成するレイアウトパターンエデ
ィット手段である。レイアウトパターンエディット手段
１により作成されたレイアウトパターン２は、表示手段
３によりディスプレイ４の画面に表示される。また、５
は、集積回路の大きさと集積回路をのせるフレームとに
よって決まるワイヤボンディングの基準を満足するよう
なボンディングパッドの配置可能位置を示すボンディン
グパッド配置枠６を作成するボンディングパッド配置枠
作成手段である。ボンディングパッド配置枠作成手段５
により作成されたボンディングパッド配置枠６は、表示
手段３によりディスプレイ４の画面に表示される。更に
、７は、レイアウトパターンエディット手段１により作
成されたレイアウトパターン２が、ボンディングパッド
配置枠作成手段５により作成されたボンディングパッド
配置枠６内に収まるか否かを検証するボンディングパッ
ド位置検証手段である。ボンディングパッド位置検証手
段７によりワイヤボンディングの基準を満足しないと検
証されたレイアウトパターン２は、表示手段３によりデ
ィスプレイ４の画面に表示される。
作成装置の構成を示すブロック図であり、図中１は、レ
イアウトパターン２を作成するレイアウトパターンエデ
ィット手段である。レイアウトパターンエディット手段
１により作成されたレイアウトパターン２は、表示手段
３によりディスプレイ４の画面に表示される。また、５
は、集積回路の大きさと集積回路をのせるフレームとに
よって決まるワイヤボンディングの基準を満足するよう
なボンディングパッドの配置可能位置を示すボンディン
グパッド配置枠６を作成するボンディングパッド配置枠
作成手段である。ボンディングパッド配置枠作成手段５
により作成されたボンディングパッド配置枠６は、表示
手段３によりディスプレイ４の画面に表示される。更に
、７は、レイアウトパターンエディット手段１により作
成されたレイアウトパターン２が、ボンディングパッド
配置枠作成手段５により作成されたボンディングパッド
配置枠６内に収まるか否かを検証するボンディングパッ
ド位置検証手段である。ボンディングパッド位置検証手
段７によりワイヤボンディングの基準を満足しないと検
証されたレイアウトパターン２は、表示手段３によりデ
ィスプレイ４の画面に表示される。
【００１２】次に、動作について、そのフローチャート
を示す図２を参照して説明する。
を示す図２を参照して説明する。
【００１３】まず、設計者は、ボンディングパッド配置
枠作成手段５を用いて、集積回路の大きさと集積回路を
のせるフレームとによって決まるワイヤボンディングの
基準を満足するようなボンディングパッドの配置可能位
置を示すボンディングパッド配置枠６を作成する（Ｓ１
）。作成されたボンディングパッド配置枠６は、表示手
段３によりディスプレイ４の画面に表示される。図３に
、このボンディングパッド配置枠６の一例を示す。集積
回路チップ８には、ワイヤボンディングの基準を満足す
る範囲を示すボンディングパッド配置枠６ａ， ６ｂ，
６ｃ， ６ｄ， ６ｅ， ６ｆ， ６ｇ，６ｈ， ６
ｉ， ６ｊが作成されている。
枠作成手段５を用いて、集積回路の大きさと集積回路を
のせるフレームとによって決まるワイヤボンディングの
基準を満足するようなボンディングパッドの配置可能位
置を示すボンディングパッド配置枠６を作成する（Ｓ１
）。作成されたボンディングパッド配置枠６は、表示手
段３によりディスプレイ４の画面に表示される。図３に
、このボンディングパッド配置枠６の一例を示す。集積
回路チップ８には、ワイヤボンディングの基準を満足す
る範囲を示すボンディングパッド配置枠６ａ， ６ｂ，
６ｃ， ６ｄ， ６ｅ， ６ｆ， ６ｇ，６ｈ， ６
ｉ， ６ｊが作成されている。
【００１４】次に、設計者は、ディスプレイ４の画面に
表示されているボンディングパッド配置枠６を見ながら
、このボンディングパッド配置枠６内に収まるように、
レイアウトパターンエディット手段１を用いて、ボンデ
ィングパッドのレイアウトパターン２を作成する（Ｓ２
）。この際、ボンディングパッド配置枠６は、レイアウ
トパターンエディット手段１の動作により、その位置が
動く等の修正は受けない。図４は、ボンディングパッド
配置枠６ａ内に、ボンディングパッドのレイアウトパタ
ーン９ａを正しく作成した例を示している。その後、設
計者は、レイアウトパターンエディット手段１を用いて
、ボンディングパッド以外のレイアウトパターン２を作
成する。
表示されているボンディングパッド配置枠６を見ながら
、このボンディングパッド配置枠６内に収まるように、
レイアウトパターンエディット手段１を用いて、ボンデ
ィングパッドのレイアウトパターン２を作成する（Ｓ２
）。この際、ボンディングパッド配置枠６は、レイアウ
トパターンエディット手段１の動作により、その位置が
動く等の修正は受けない。図４は、ボンディングパッド
配置枠６ａ内に、ボンディングパッドのレイアウトパタ
ーン９ａを正しく作成した例を示している。その後、設
計者は、レイアウトパターンエディット手段１を用いて
、ボンディングパッド以外のレイアウトパターン２を作
成する。
【００１５】ボンディングパッド以外のレイアウトパタ
ーン２を作成している間に、設計者は、ボンディングパ
ッド位置検証手段７を用いて、作成したすべてのボンデ
ィングパッドのレイアウトパターンが、対応する夫々の
ボンディングパッド配置枠内に収まっているか否かを検
証する（Ｓ３，Ｓ４）。そして、検証結果はディスプレ
イ４の画面に表示される。具体的には、ボンディングパ
ッド配置枠内に正しく収まっていないボンディングパッ
ドのレイアウトパターン、及び１個のボンディングパッ
ド配置枠内に収まっている複数個のボンディングパッド
のレイアウトパターンが、ボンディングパッド位置検証
手段７によって検出され、これらのレイアウトパターン
は表示手段３によってディスプレイ４の画面に表示され
る。図５は、ボンディングパッド配置枠６ａ内にボンデ
ィングパッドのレイアウトパターン９ａが正しく収まっ
ていない一例を示している。
ーン２を作成している間に、設計者は、ボンディングパ
ッド位置検証手段７を用いて、作成したすべてのボンデ
ィングパッドのレイアウトパターンが、対応する夫々の
ボンディングパッド配置枠内に収まっているか否かを検
証する（Ｓ３，Ｓ４）。そして、検証結果はディスプレ
イ４の画面に表示される。具体的には、ボンディングパ
ッド配置枠内に正しく収まっていないボンディングパッ
ドのレイアウトパターン、及び１個のボンディングパッ
ド配置枠内に収まっている複数個のボンディングパッド
のレイアウトパターンが、ボンディングパッド位置検証
手段７によって検出され、これらのレイアウトパターン
は表示手段３によってディスプレイ４の画面に表示され
る。図５は、ボンディングパッド配置枠６ａ内にボンデ
ィングパッドのレイアウトパターン９ａが正しく収まっ
ていない一例を示している。
【００１６】ボンディングパッドのレイアウトパターン
の位置とボンディングパッド配置枠との関係が正しくな
い場合、つまりレイアウトパターンの修正が必要な場合
（Ｓ５：ＹＥＳ）、ディスプレイ４の画面に表示された
レイアウトパターンについて、レイアウトパターンエデ
ィット手段１を用いて、修正を行なう（Ｓ２）。
の位置とボンディングパッド配置枠との関係が正しくな
い場合、つまりレイアウトパターンの修正が必要な場合
（Ｓ５：ＹＥＳ）、ディスプレイ４の画面に表示された
レイアウトパターンについて、レイアウトパターンエデ
ィット手段１を用いて、修正を行なう（Ｓ２）。
【００１７】すべてのボンディングパッドのレイアウト
パターンが対応するボンディングパッド配置枠内に正し
く収まっている場合、つまりレイアウトパターンの修正
が不必要な場合（Ｓ５：ＮＯ）、すべてのレイアウトパ
ターンの作成を完了した（Ｓ６）後、ボンディングパッ
ド位置検証手段７を用いて、ワイヤボンディングの基準
を満足しないようなボンディングパッドのレイアウトパ
ターンが存在しないことを最終的に確認して（Ｓ７）、
レイアウトパターンの作成作業を終了する。
パターンが対応するボンディングパッド配置枠内に正し
く収まっている場合、つまりレイアウトパターンの修正
が不必要な場合（Ｓ５：ＮＯ）、すべてのレイアウトパ
ターンの作成を完了した（Ｓ６）後、ボンディングパッ
ド位置検証手段７を用いて、ワイヤボンディングの基準
を満足しないようなボンディングパッドのレイアウトパ
ターンが存在しないことを最終的に確認して（Ｓ７）、
レイアウトパターンの作成作業を終了する。
【００１８】
【発明の効果】以上のように、本発明のレイアウトパタ
ーン作成装置では、ボンディングパッドの配置可能位置
を見ながらそのレイアウトパターンを作成することがで
きて、作成位置の誤りを防止でき、また、ワイヤボンデ
ィングできない位置にあるボンディングパッドのレイア
ウトパターンを容易に検出できるので、誤った位置に作
成した場合または誤った位置に移動させた場合において
も、その誤りを早期に発見することができ、作業時間を
短縮できる等、本発明は優れた効果を奏する。
ーン作成装置では、ボンディングパッドの配置可能位置
を見ながらそのレイアウトパターンを作成することがで
きて、作成位置の誤りを防止でき、また、ワイヤボンデ
ィングできない位置にあるボンディングパッドのレイア
ウトパターンを容易に検出できるので、誤った位置に作
成した場合または誤った位置に移動させた場合において
も、その誤りを早期に発見することができ、作業時間を
短縮できる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るレイアウトパターン作成装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明のレイアウトパターン作成装置における
動作を示すフロチャートである。
動作を示すフロチャートである。
【図３】ボンディングパッド配置枠を示す模式図である
。
。
【図４】ボンディングパッド配置枠内にボンディングパ
ッドのレイアウトパターンが正しく収められた状態を示
す模式図である。
ッドのレイアウトパターンが正しく収められた状態を示
す模式図である。
【図５】ボンディングパッド配置枠内にボンディングパ
ッドのレイアウトパターンが正しく収められていない状
態を示す模式図である。
ッドのレイアウトパターンが正しく収められていない状
態を示す模式図である。
【図６】従来のレイアウトパターン作成装置の構成を示
すブロック図である。
すブロック図である。
【図７】ボンディングパッドのレイアウトパターンを示
す模式図である。
す模式図である。
【図８】集積回路チップをフレームにのせ、ワイヤボン
ディングを想定した状態を示す模式図である。
ディングを想定した状態を示す模式図である。
１ レイアウトパターンエディット手段２ レイア
ウトパターン ３ 表示手段 ４ ディスプレイ ５ ボンディングパッド配置枠作成手段６，６ａ，
６ｂ， ６ｃ， ６ｄ， ６ｅ， ６ｆ， ６ｇ， ６
ｈ， ６ｉ， ６ｊ ボンディングパッド配置枠 ７ ボンディングパッド位置検証手段８ 集積回路
チップ ９ａ， ９ｂ， ９ｃ， ９ｄ， ９ｅ， ９ｆ， ９
ｇ， ９ｈ， ９ｉ，９ｊ ボンディングパッドのレ
イアウトパターン １０ フレーム １２ ワイヤ
ウトパターン ３ 表示手段 ４ ディスプレイ ５ ボンディングパッド配置枠作成手段６，６ａ，
６ｂ， ６ｃ， ６ｄ， ６ｅ， ６ｆ， ６ｇ， ６
ｈ， ６ｉ， ６ｊ ボンディングパッド配置枠 ７ ボンディングパッド位置検証手段８ 集積回路
チップ ９ａ， ９ｂ， ９ｃ， ９ｄ， ９ｅ， ９ｆ， ９
ｇ， ９ｈ， ９ｉ，９ｊ ボンディングパッドのレ
イアウトパターン １０ フレーム １２ ワイヤ
Claims (1)
- 【請求項１】 ボンディングパッドを有する集積回路
のレイアウトパターンを作成する装置において、ボンデ
ィングパッドのレイアウトパターンを作成する第１作成
手段と、ボンディングパッドの配置可能位置を示す配置
枠を作成する第２作成手段と、前記第１作成手段にて作
成したレイアウトパターンが前記配置枠内に収まってい
るか否かを検証する検証手段とを備えることを特徴とす
るレイアウトパターン作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091889A JPH04322372A (ja) | 1991-04-23 | 1991-04-23 | レイアウトパターン作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091889A JPH04322372A (ja) | 1991-04-23 | 1991-04-23 | レイアウトパターン作成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322372A true JPH04322372A (ja) | 1992-11-12 |
Family
ID=14039126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3091889A Pending JPH04322372A (ja) | 1991-04-23 | 1991-04-23 | レイアウトパターン作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322372A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235164A (ja) * | 1991-11-29 | 1993-09-10 | Nec Corp | 半導体集積回路の自動配置処理システム |
| JP7072136B1 (ja) * | 2021-08-04 | 2022-05-20 | 株式会社Flosfia | 設計支援装置、設計支援プログラムおよび設計支援方法 |
-
1991
- 1991-04-23 JP JP3091889A patent/JPH04322372A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235164A (ja) * | 1991-11-29 | 1993-09-10 | Nec Corp | 半導体集積回路の自動配置処理システム |
| JP7072136B1 (ja) * | 2021-08-04 | 2022-05-20 | 株式会社Flosfia | 設計支援装置、設計支援プログラムおよび設計支援方法 |
| WO2023013707A1 (ja) * | 2021-08-04 | 2023-02-09 | 株式会社Flosfia | 設計支援装置、設計支援プログラムおよび設計支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952814B2 (en) | Method and apparatus for establishment of a die connection bump layout | |
| JPH0367342B2 (ja) | ||
| JPH04322372A (ja) | レイアウトパターン作成装置 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| JP3119631B2 (ja) | 半導体集積回路装置及びその設計方法 | |
| US10204203B2 (en) | Pattern-based power-and-ground (PG) routing and via creation | |
| US7020858B1 (en) | Method and apparatus for producing a packaged integrated circuit | |
| JP2003163144A (ja) | テストパターン作成装置 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JP3716747B2 (ja) | 接続ピン番号対応データ生成システム | |
| JP3971025B2 (ja) | 半導体装置及び半導体装置のレイアウト方法 | |
| US6838212B2 (en) | Method for producing scatter lines in mask structures for fabricating integrated electrical circuits | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JP2822675B2 (ja) | Ｌｓｉチップ設計システム | |
| JP5125415B2 (ja) | 半導体集積回路およびその設計方法 | |
| JP2002334124A (ja) | プリント配線板における配線幅調整装置及び配線幅調整方法 | |
| JPH03227047A (ja) | レイアウト作成方法 | |
| JP3087297B2 (ja) | 混成集積回路装置 | |
| JP2010244295A (ja) | レイアウト設計方法 | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JPS62278672A (ja) | プリント基板の部品配置決定方法 | |
| JP2665160B2 (ja) | 多層プリント基板の配線処理装置 | |
| JPH09204453A (ja) | 半導体集積回路の検証方法 | |
| JP3344469B2 (ja) | ボンディングリード設計装置 |