JPH04307633A - 多重化制御装置 - Google Patents
多重化制御装置Info
- Publication number
- JPH04307633A JPH04307633A JP3072774A JP7277491A JPH04307633A JP H04307633 A JPH04307633 A JP H04307633A JP 3072774 A JP3072774 A JP 3072774A JP 7277491 A JP7277491 A JP 7277491A JP H04307633 A JPH04307633 A JP H04307633A
- Authority
- JP
- Japan
- Prior art keywords
- control
- control device
- output
- devices
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 31
- 238000004891 communication Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 21
- 230000005856 abnormality Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010292 electrical insulation Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 20
- 238000012423 maintenance Methods 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000012795 verification Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004092 self-diagnosis Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/181—Eliminating the failing redundant component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Multi Processors (AREA)
Abstract
め要約のデータは記録されません。
Description
おいて、その信頼性,安全性を高めるため、計算機を多
重化する際の多重化構成及び制御方式に関する。
に、多重化の技法がある。
のアドレスバス,データバスを常時照合,多数決を行な
うことによって、3重系の場合は、1台の計算機が故障
しても、残りの2台の計算機が故障なく、バス上での照
合が一致していれば、そのまま計算制御を継続すること
ができるものがある。
の問題は、まず、第1に、それぞれの計算機をどのよう
に同期化するか、第2に、入力データをそれぞれの計算
機でどのようにして一致化させるか、第3に、多重化さ
れた計算機の内部制御状態、又は、入,出力データの多
数決,照合を行なう回路をどのようにして、フェールセ
ーフ化(誤りが検出されないことがないようにする)す
るかである。事例では、特殊な入力データ一致化,出力
データ照合回路を設けることで解決しているが、そのた
めの回路の増大を避けることはできない。特に、多重化
の計算機数を増すに従って、その複雑さは、増大する一
方である。また、計算機の同期化に関しては、計算機の
制御クロックの同期化をとる事例があるが、共通なクロ
ックを用いていることにより、クロックの故障が、シス
テム故障につながる問題をはらんでいる。
に渡っての照合多数決方式においては、一旦、一つの計
算機が故障し、それを保守しなければならない状況とな
ったとき、その他の動作中の計算機に影響を与えること
なく補修することは困難である。また、補修の終った後
、復旧させる時においても一旦、システム全体を停止さ
せ、初期化再起動する必要がある。これらの技術が、日
経エレクトロニクス(1982年3月1日発行)「鉄道
信号制御技術に見るフォールトトレラントシステムの設
計」及び電気情報通信学会志(1987年1月)「フォ
ールトトレラントコンピュータ」に紹介されている。
詳細なレベルでの同期,照合による故障検出と、多数決
による正常データの選択制御では、以上のような問題点
があるものの、一台の計算機では、計算機固有の故障,
誤り検出能力に限界があるため、高度な信頼性,安全性
を必要とされるシステムには、一台の計算機をそのまま
使用することができない。
機制御システムを実現するには、計算機を多重化する必
要があり、しかも、同期化,多数決照合のために特殊な
機構を設けることなく、実現する方法が望まれている。
システムの問題点に鑑み、多重化された計算機の制御ク
ロックレベルの同期,制御データの計算機内部バスレベ
ル照合など詳細でかつ、特殊なハードウェアレベルでの
機構を設けることなく、独立した計算機間の制御対象に
対する制御サイクルレベルの同期,計算機間の入,出力
データの交換,多数決照合など、ソフトウェアレベルの
制御による多重化計算機制御システムの構成制御方式を
実現することにある。
、実施されるデータの多数決照合処理の診断をソフトウ
ェアにより制御サイクル毎に行ない、この診断結果をフ
ェールセーフな診断手段で検証することにより解決され
る。
で、共有されるハードウェアをなくすことにより解決さ
れる。
力側でそれ自体フェイルセイフな構成の診断手段で検証
するので、多数決照合処理の正当化を図ることができる
。
ウェアをなくしたので、多重化計算機制御システムとし
ての信頼性を向上させるとともに、システムの一部の保
守にあたり、全システムを停止させることがない。
,出力データ等の多数決照合を行なう計算機間に共通と
なる特殊な装置を設けることなく、計算機間でデータ交
換を行ない、各計算機内のプログラム制御により、各計
算機内で、入,出力データ等の多数決照合処理を行なう
ことである。
理が正常に行なわれているかは、複数の計算機の多数決
照合処理と交互に、その診断処理を実行し、診断処理結
果を、各計算機毎にもつ診断装置により監視することと
した。
計算機そのものは、汎用の計算機を使用でき、かつ、計
算機の処理状態を監視する診断装置を、各計算機に付加
することで、信頼性の高い多重化計算機システムを実現
することができる。
することができるので、信頼性,保守性の向上を図るこ
とができる。
的な制御サイクル毎に同期させつつ動作させ、各計算機
は、制御サイクルの同期化により、並行して制御対象と
のデータ入力を行なう。
状態を交換するための通信装置により結合される。
ータを交換し、多数決論理にもとづき、データの一致化
を図る。入力データの一致化が行なわれると、その入力
データに従って、制御が行なわれ、制御出力データが作
成される。
、多数決論理にもとづき、データの一致化が図られる。
御状態に従って、各計算機の共通な論理により、制御出
力を行なう計算機も決定される。
御の中心は、各計算機内の多数決照合処理であり、これ
が、各計算機で、正常に行なわれることが前提である。 従って、この多数決照合処理を診断するため、各計算機
は、同期をとり、多数決照合処理の診断用データを交換
し、多数決照合処理が、多数決の成立,不成立を確実を
検出できるかを検査している。多数決照合処理の診断結
果は、各計算機の診断装置に入力される。診断装置では
、各計算機の多数決照合処理の診断結果のフェールセー
フな多数決をとり、診断装置の接続される計算機の状況
を診断する。
とともに、各計算機より、制御出力を行なう計算機の選
択制御結果も入力される。
の多数決照合処理が、正常に行なわれ、かつ、制御出力
を行なう計算機としての選択制御の結果についても、多
数決にて、診断装置の接続される計算機が、制御出力を
行なうべきと判定されたとき、この計算機の制御出力を
計算機システムの制御出力とすべく、制御出力切換回路
に対し、制御を行なう。
多数決照合処理診断を含めた相互診断により、多重化さ
れた計算機システム内の計算機の異常を検出できれば、
診断装置のみをフェールセーフ化することによって、計
算機システムとしてのフェールセーフ化を図ることがで
きる。
数決照合処理診断を含めた相互診断により、計算機の異
常が検出できれば、計算機の内部バスレベル照合等の特
殊な計算機によらずとも、高信頼な計算機システムを実
現できる。
よって説明する。
の全体構成を示すものである。
一の計算機制御装置、4は、1,2,3によって制御さ
れる制御対象、5は、1,2,3間を互いに結合し、デ
ータ交換を行なう通信回線、6は、1,2,3間の装置
系間の同期割込み制御を行なう割込み制御線、7は、1
,2,3の計算機制御装置と4の制御対象とを結合する
制御入出力線、8は、1,2,3の計算機制御装置のう
ちの一つを制御出力を行なうための装置と選択制御する
ための系構成制御線である。
線5,割込み制御線6,制御入出力線7,系構成制御線
8によって結合されるが、装置間は、いずれも、電気的
に絶縁されている。即ち、通信回線5は、国際標準技術
規格IE3802.3、又は、IE3802.4に準拠
するものであるが、いずれも、同軸ケーブルを伝送媒体
とし、装置と伝送媒体の間は、トランスにより結合され
るため、電気的に絶縁されている。
格EIARS485に準拠しているが、図2に示すよう
に、制御入出力伝送用電源と装置内部電源を電気的に分
離しているため、装置間は、絶縁されることとなる。
は、電流駆動方式をとり、フォトカップラにより、装置
間の絶縁をとっている。
、以下のようである。
算の中心となる制御装置、11,21,31は、制御装
置の制御状態を検出する診断装置、12,22,32は
、制御出力データの出力装置、13,23,33は、制
御入力データの入力装置、14,24,34は、制御出
力切換装置、15,25,35は、制御装置の同期割込
み制御装置、16,26,36は、制御装置間の制御デ
ータ交換のための通信装置である。
1,2,3をそれぞれ、A系,B系,C系と系ぶことと
する。
系の動作を中心に説明する。
を、周期的に制御する。各制御装置の制御サイクルの開
始タイミングは、装置間の系間同期割込みによるものと
する。各制御装置の制御クロックは、それぞれ独立した
ものである。この装置間の系間同期割込みは、同期割込
み制御装置15,25,35によって、発生される。同
期割込み制御装置の内部構成を図3に、また、同期割込
み発生タイミングを図4に示す。同期割込み制御装置の
内部は、図3に示すように、カウンタ151,多数決回
路152、及び、フォトカップよりなる装置間インター
フェース回路153とにより構成される。カウンタ15
1は、制御装置10より、カウント開始の指令をうけ、
カウントを開始する。カウンタ151は、カウントを終
了すると多数決回路152に、論理レベル“1”の信号
を与えるとともに、外部に対しても、自系同期信号15
4を、論理レベル“1”として出力する。他系の同期割
込み制御装置25,35も、同様に動作し、内部カウン
タのカウントを終了すると、外部に自系同期信号を論理
レベル“1”として出力する。3系の同期割込み制御装
置のうちの2つ以上のカウンタのカウントが終了すると
、図4の■のようなタイミングにて、制御装置へ同期割
込みが発生させられる。この同期割込みは、3系の制御
装置にほぼ同時に発生するので、同期割込みの発生によ
り、カウンタの更新を同時に行えば、以後、3系の同期
割込み制御装置内のカウンタは、同時にカウントを終了
し、同時に、同期割込みを発生しつづけることとなる。
、制御サイクルを開始する。
の制御データの交換を通信装置16,26,36によっ
て、行なう。
図5に示す処理を並行して実行する。
、制御フェーズと診断フェースの2つのフェーズにより
構成される。
制御対象に対する制御のための演算を行なうフェーズで
あり、診断フェーズとは、3系の制御装置の制御状態を
診断するフェーズである。
診断とソフトウェアで実現される装置間データ多数決処
理の診断が行なわれる。
されている。
ータの入力装置13,23,33により、常に接続され
ている。従って、各制御装置は、制御入出力線上のデー
タ状態を常に取り込むことができる。一方、制御データ
の出力装置12,22,32は、それぞの制御出力切換
装置14,24,34を介して、制御入出力線7に接続
される。
態をもとに、多数決により、制御出力を行なう制御装置
を唯一に決定し、対応する制御出力切換装置を制御し、
出力装置を制御入出力線と接続する。
択についての詳細は、後述するものとする。
それ以外の制御装置を従系と呼ぶ。制御フェーズでは、
系間同期割込みによる同期化処理後、各制御装置が、制
御対象より、同時に、同一の制御状態データを入力する
。制御状態データの入力は、その時点で、主系となって
いる制御装置が、制御対象に対し、制御状態データの出
力要求を出力し、これに対する制御状態データの返送を
各制御装置より取り込む形で行なう。
タは、その正当性を確認するため、通信装置を介し、制
御装置間で交換され、多数決処理により、一致化される
。制御対象に対する制御処理は、一致化された入力デー
タのもとで実行され、さらに、その制御出力データを制
御装置間で交換し、多数決処理により、制御出力データ
として確定する。
ータを通信装置によって交換し、ソフトウェアによって
多数決処理を行なう。従って、ソフトウェアで行なわれ
る多数決処理が正常に実施されないと、三重系として、
多重化することの意味がなくなってしまう。
3系で多数決が必ず不成立となる多数決診断データを交
換しあい、異常データの検出能力を確認する。
制御フェーズと診断フェーズとで、制御装置診断信号と
して、多数決処理の結果を出力すると、制御フェーズで
は、多数決成立に対応する信号、診断フェーズでは、多
数決不成立に対応する信号を交互に出力することとなる
。
診断結果だけでなく、各制御装置が、自らの装置をも含
め、どの装置を主系として選択しているかの情報も加え
られ、制御装置の診断装置へ入力される。
内での変化を示すものである。
の接続信号線数を少なくすることと、診断装置の内部回
路構成をフェールセイフ論理とするため、周波数信号と
した。
ェーズ診断フェーズにて、多数決処理が、所定の動作を
したこと、及び、主系としてどの制御装置を選択したか
に対応して、周波数変調されたものとした。
ーズにて、多数決処理が正常で、i系(i=AorBo
rC)の制御装置を主系に選択した場合の周波数、ft
,i とは、診断フェーズにて、多数決処理が正常で、
i系(i=AorBorC)の制御装置を主系に選択し
た場合の周波数を意味する。
の診断信号が、下記条件を満足して、連続して入力され
るとき、自らの制御装置を主系と判断し、制御出力切換
装置に対し、出力装置と制御入出力線ととの接続を指令
する。
常で、かつ、他の制御装置と同期して、多数決処理結果
が同一に遷移している。
置の相互診断結果が正常で、かつ、自らの制御装置と少
なくとも他のもう一つの制御装置より主系と指定されて
いる。
例である。
フェーズで、自系を主系として選択した状態を示し、こ
のときの診断信号は、515±135Hzであることを
表わしている。
成と、診断装置の他装置との接続を示すものである。
周波数信号の周波数弁別回路111,多数決処理診断結
果の判定を行なう診断回路112,制御出力を行なう主
系であるかの選択制御を行なう出力系選択回路113と
よりなっている。
の機能を示すものである。
、リング演算回路をベースとする周波数論理(特開昭5
9−28725 号公報)回路であり、制御装置より入
力される診断周波数信号をフェールセーフに分離し、表
1の診断周波数信号割付けに対応した7本の信号の唯一
つのみに出力する。この周波数分離回路の出力を周波数
演算することにより、三重系の構成制御用信号を作成し
ている。
信号の機能は、以下である。
系構成制御の立上げ制御信号である。
置が、制御フェーズにあることを示す信号である。
置が、診断フェーズにあることを示す信号である。
御装置が、自系を主系と判定していることを示す信号で
ある。
制御信号が、他の系のうちの特定の1系を主系と判定し
ていることを示す信号である。
他系1選択信号と同様、制御装置が、他系のうちの特定
の1系を主系と判定していることを示す信号である。
内部構成と他装置との接続を示す図である。
決処理を同期をとって、正常に実行しているかを、各系
の制御信号,診断信号のそれぞれの多数決とその結果の
周波数OR信号の継続とにより確認するものである。
場合、その異常検出された制御装置が、修復,再立上げ
されない限り、三重系に参加できないよう、故障保持回
路を有している。
御立上げと故障保持について説明する。
号は、診断回路における故障状態保持の機能をもつ信号
である。この■系正常遅延信号が、周波数論理レベルで
“0”となると、この診断回路は、機能を停止する。三
重系の構成制御の立上げには、初期化信号(Ai,Bi
,Ci)の周波数論理多数決により、■同期イニシャル
信号を周波数論理レベル“1”とする。これにより、■
系正常信号、及び、■系正常遅延信号を周波数論理レベ
ル“1”とする。三重系の制御装置の実制御の開始にあ
たり、制御装置よりの診断周波数信号が、制御サイクル
の制御フェーズ,診断フェーズに対応した周波数に切り
換わると、■系正常信号は、一時オフとなる。しかし、
周波数論理によるオフディレイにより、■系正常遅延信
号が残っている間に、制御信号(An,Bn,Cn)の
周波数論理多数決が成立すれば、■系正常信号が、復活
し、■系正常遅延信号は、連続して出力されることにな
る。さらに、各制御装置が、同期して、診断フェーズに
移れば、■系正常信号は、出力されつづけることとなる
。
信号(At,Bt,Ct)の周波数論理多数決が成立せ
ず、■系正常遅延信号のオフディレイ時間以上経過する
と、■系正常遅延信号が周波数論理レベル“0”となる
ため、この診断回路を有する制御装置は、再立上げされ
るまで、三重系に復帰できない。
を示す。
信号を優先させた多数決回路である。この回路では、自
系を主系と選択し、かつ、他系のいずれか1系以上の系
より主系と選択されない。
独立して、診断,出力系選択を行なうが、周波数弁別回
路、及び、診断,出力系選択回路も、周波数論理にもと
づくフェールセーフ回路とすることで、出力系選択にお
ける二重選択は、おこりえない。
ものである。制御出力は、RS485準拠のシリアル伝
送回線によって行なわれる。制御出力切換装置は、伝送
回線をリレーにより、接続/遮断する。
数信号を入力し、周波数論理レベル“1”、即ち、出力
系と選択されているとき、ACアンプにより、フェール
セーフにリレーを駆動する。
機を特殊なものとせず、汎用の計算機によるソフトウェ
ア制御多数決処理と計算機制御状態診断装置の付加とに
より、高信頼な多重系計算機システムを構成することが
できる。
は、単一の計算機の間で、共有とされる装置がないため
、共有となっている装置の異常によるシステム停止がな
いだけでなく、稼動中、一部の計算機に異常が発生した
場合、その異常計算機のみ切り離し、保守,修復可能で
ある。
成図。
装置間通信装置、6…同期割込制御線、7…制御入出力
線、8…装置構成制御線、10,20,30…制御装置
、11,21,31…診断装置、12,22,32…出
力装置、13,23,33…入力装置、14,24,3
4…制御出力切換装置、15,25,35…同期割込制
御装置。
Claims (4)
- 【請求項1】複数の制御装置によって制御対象を周期的
に制御する多重化制御装置において、前記各制御装置の
夫々が制御対象との間で、データ交換を可能とするデー
タ入力装置と、前記制御装置間を接続する通信手段と、
この各制御装置間で、入力データ,制御出力データを互
いに交換し、多数決論理にもとづき、これらの一致化と
、制御出力を行なう一つの制御装置の選択制御を行うプ
ログラムと、この入,出力データの多数決結果及び制御
出力装置の選択制御とを交互に、これら制御の診断を行
なう手段と、これら制御装置の診断装置による診断結果
により、各制御装置の制御出力の一つのみを制御対象へ
接続する制御出力切替手段を備えた多重化制御装置。 - 【請求項2】請求項1項記載の多重化制御装置において
、前記複数の制御装置の制御出力が前記制御出力切替回
路により、単一化され、制御対象へ出力される際、同時
に、前記各制御装置に再入力を行ない、これら各制御装
置にて、制御出力状態の監視を行なうとともに、制御出
力に異常が検出された場合、制御対象にて、実制御され
る前に、制御中断を行なう多重化制御装置。 - 【請求項3】請求項1項記載の多重化制御装置において
、前記制御装置の制御状態を診断する手段及び前記制御
出力切替装置は、前記各制御装置毎に設けられかつ多重
化される前記各制御装置間を電気的絶縁手段により分離
させるようにした多重化制御装置。 - 【請求項4】請求項1項記載の多重化制御装置において
、前記診断装置が制御装置の異常を検出した場合、この
異常検出状態を保持し、再度、多重化制御装置としての
立上げ処理を行なわない限り、異常の検出された制御装
置を制御出力を行なう制御装置として選択しないように
した多重化制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3072774A JP2682251B2 (ja) | 1991-04-05 | 1991-04-05 | 多重化制御装置 |
EP19920105695 EP0507299B1 (en) | 1991-04-05 | 1992-04-02 | Loosely coupled multiplexing control apparatus |
DE1992626214 DE69226214T2 (de) | 1991-04-05 | 1992-04-02 | Lose gekoppelte Multiplex-Steuervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3072774A JP2682251B2 (ja) | 1991-04-05 | 1991-04-05 | 多重化制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04307633A true JPH04307633A (ja) | 1992-10-29 |
JP2682251B2 JP2682251B2 (ja) | 1997-11-26 |
Family
ID=13499060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3072774A Expired - Lifetime JP2682251B2 (ja) | 1991-04-05 | 1991-04-05 | 多重化制御装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0507299B1 (ja) |
JP (1) | JP2682251B2 (ja) |
DE (1) | DE69226214T2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389041B1 (en) | 1997-12-05 | 2002-05-14 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
US6654648B2 (en) | 2000-04-03 | 2003-11-25 | Toyota Jidosha Kabushiki Kaisha | Technique of monitoring abnormality in plurality of CPUs or controllers |
JP2009081750A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 分散制御システム |
JP2010152559A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 分散システムおよび同システムの多重化制御方法 |
JP2010198442A (ja) * | 2009-02-26 | 2010-09-09 | Toshiba Corp | フェイルオーバ機能を持つ分散システムおよび同システムにおけるフェイルオーバ方法 |
JP2010211271A (ja) * | 2009-03-06 | 2010-09-24 | Toshiba Corp | フェイルオーバ機能を持つ分散システムおよび同システムにおけるフェイルオーバ方法 |
DE102011081640A1 (de) | 2010-08-26 | 2012-03-01 | Mitsubishi Electric Corp. | Steuersystem |
JP2017173942A (ja) * | 2016-03-22 | 2017-09-28 | Kyb株式会社 | 制御装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH712732B1 (de) * | 2016-07-21 | 2021-02-15 | Supercomputing Systems Ag | Computerisiertes System. |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5352033A (en) * | 1976-10-20 | 1978-05-12 | Siemens Ag | Redundancy process controller |
JPS5588429A (en) * | 1978-12-26 | 1980-07-04 | Nec Corp | Tripled circuit |
JPS6020202A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 多重系制御システムのデ−タ管理方式 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212902A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 多重化制御装置 |
WO1987007793A1 (en) * | 1986-06-13 | 1987-12-17 | Valtion Teknillinen Tutkimuskeskus | Method for realizing a fault-tolerant electronic system and a corresponding system |
-
1991
- 1991-04-05 JP JP3072774A patent/JP2682251B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-02 DE DE1992626214 patent/DE69226214T2/de not_active Expired - Lifetime
- 1992-04-02 EP EP19920105695 patent/EP0507299B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5352033A (en) * | 1976-10-20 | 1978-05-12 | Siemens Ag | Redundancy process controller |
JPS5588429A (en) * | 1978-12-26 | 1980-07-04 | Nec Corp | Tripled circuit |
JPS6020202A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 多重系制御システムのデ−タ管理方式 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389041B1 (en) | 1997-12-05 | 2002-05-14 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
US7158521B2 (en) | 1997-12-05 | 2007-01-02 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
US6654648B2 (en) | 2000-04-03 | 2003-11-25 | Toyota Jidosha Kabushiki Kaisha | Technique of monitoring abnormality in plurality of CPUs or controllers |
JP2009081750A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 分散制御システム |
JP4491479B2 (ja) * | 2007-09-27 | 2010-06-30 | 株式会社日立製作所 | 分散制御システム |
JP2010152559A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 分散システムおよび同システムの多重化制御方法 |
JP2010198442A (ja) * | 2009-02-26 | 2010-09-09 | Toshiba Corp | フェイルオーバ機能を持つ分散システムおよび同システムにおけるフェイルオーバ方法 |
JP2010211271A (ja) * | 2009-03-06 | 2010-09-24 | Toshiba Corp | フェイルオーバ機能を持つ分散システムおよび同システムにおけるフェイルオーバ方法 |
DE102011081640A1 (de) | 2010-08-26 | 2012-03-01 | Mitsubishi Electric Corp. | Steuersystem |
JP2012048447A (ja) * | 2010-08-26 | 2012-03-08 | Mitsubishi Electric Corp | 制御システム |
US8676353B2 (en) | 2010-08-26 | 2014-03-18 | Mitsubishi Electric Corporation | Control system |
JP2017173942A (ja) * | 2016-03-22 | 2017-09-28 | Kyb株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0507299A2 (en) | 1992-10-07 |
EP0507299A3 (en) | 1994-08-17 |
EP0507299B1 (en) | 1998-07-15 |
JP2682251B2 (ja) | 1997-11-26 |
DE69226214T2 (de) | 1999-04-08 |
DE69226214D1 (de) | 1998-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11904918B2 (en) | Computer interlocking system and switching control method for the same, device, and storage medium | |
JPH04307633A (ja) | 多重化制御装置 | |
US5382950A (en) | Device for implementing an interrupt distribution in a multi-computer system | |
KR100520423B1 (ko) | 다중화제어시스템 및 그 다중화방법 | |
JPH06348524A (ja) | 多重化制御装置 | |
JP3302499B2 (ja) | 2重系装置 | |
JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
CN106656437A (zh) | 冗余热备平台 | |
JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
JPS6031669A (ja) | 計算機制御装置の多重系制御方法 | |
JP2771385B2 (ja) | データ伝送装置 | |
JPS62187901A (ja) | 2重化コントロ−ラの制御方法 | |
JP2991547B2 (ja) | 多重系制御装置の相互異常診断処理方法及び多重系制御装置 | |
JP3750146B2 (ja) | 水平分散型ネットワークシステム | |
JPS59112349A (ja) | 二重化演算システム | |
JPS60214048A (ja) | 信号技術的に保証のあるデータ処理装置 | |
JPH07125941A (ja) | エレベータ制御システム | |
JPS60142431A (ja) | 計算機 | |
JP3055906B2 (ja) | 緊急動作方式 | |
JPH08241286A (ja) | マルチ情報処理システムのクロック同期化システム | |
JPS6213700B2 (ja) | ||
JPH0454747A (ja) | データ転送システム | |
JPS58103061A (ja) | 演算同期復旧方式 | |
JPH08206Y2 (ja) | 並列多重電子連動装置 | |
JPS6055446A (ja) | 計算機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |