JPS6020202A - 多重系制御システムのデ−タ管理方式 - Google Patents

多重系制御システムのデ−タ管理方式

Info

Publication number
JPS6020202A
JPS6020202A JP58129776A JP12977683A JPS6020202A JP S6020202 A JPS6020202 A JP S6020202A JP 58129776 A JP58129776 A JP 58129776A JP 12977683 A JP12977683 A JP 12977683A JP S6020202 A JPS6020202 A JP S6020202A
Authority
JP
Japan
Prior art keywords
controller
control
data
determined
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58129776A
Other languages
English (en)
Other versions
JPH0619641B2 (ja
Inventor
Kazuo Asami
浅見 一夫
Kenji Yamamoto
健二 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP58129776A priority Critical patent/JPH0619641B2/ja
Publication of JPS6020202A publication Critical patent/JPS6020202A/ja
Publication of JPH0619641B2 publication Critical patent/JPH0619641B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/182Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques
    • G06F11/188Voting techniques where exact match is not required

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、制御対象の状態量を複数の制御装置に並行し
て入力して処理し、制御対象を制御する多重系によるプ
ロセス制御システムのデータ管理方式に関する。
〔発明の背景〕
従来の高信頼度を目的としたプロセス制御用の多重系シ
ステムは、三系列以上の処理装置を有している場合でめ
っても基本的な考え方は二重系、即ちンユアルシステム
又はデユープレックスシステムの場付と同様であ9、二
早列の処理装置に対するバックアップ系が準備されてい
るにすぎない。
このため、三重系以上のシステムを有していても、処理
をしてい名2つの装置間に相違が生じた場合には、いず
れが正しいかを判断することが困一であり、信頼性を損
う杜かりでなく、回復時間が長く入る欠点がある。
〔発明の目的〕
本発明は、前記従来技術の欠点を解消するためになされ
たもので、信頼性の高い多重系制御システムにおけるデ
ータ管理方式を提供することを目的とする。
〔発明の概要J 本発明は、f11.w!Lの制御装置を情報伝送路を介
して相互に連結し、一制御装置が演算した演算結果を情
報伝送路を介して相互に他の制御装置に入力し、各制御
装置において多数決論理に基づき演算結果を相互診断し
、相互診断の結果正しいと判定し角制御出力をもって制
御対象を制11TIL、各制.:9装置間の演算結果に
不一致が生じた場合においても正しい制御出力を得るこ
とができるように構成したものである。
〔発明の実施例〕
第1図は、本発明に係る多重系制御システムのデータ管
理方式の実施例の基本構成図である。
第1図において、第1コストローラ1oと第2コントロ
ーラ12と第3コントローラ14とがそれぞれ第1通信
回線16、第2通信回線18、第3通信回線20により
相互に連結されている。そして、第1コントローラ10
、第2.コントローラl2、第3コントローラ140制
御出力22。
24、26がそれぞれ多数決判定回路2Bに入力でき今
ようになっており、多数決判定回路28が選定した制御
出力30が制御対象32を制御するようになっている。
制御対象32の状態1であるプロセスデータ(#速値)
34,36.38は、それぞれ個別の図示しないセンサ
を介して独立のラインにより第1コントローラ10、第
2コントローラ12、第3コントローラ14に入力され
る。
また、指令情報40も三重化され、独立した伝送路によ
り各コントローラ10,12.14に入力される。これ
ら第1コントローラtoXgzコントローラl2、第3
コントローラ14は、それぞれ独立した電源を有してお
シ、各コントローラに入力される帰還値と指令値とを基
にして、雫独の制御系として作,動するようになってい
る。
第2図は、第1コントローラ10の処理概要を示してお
シ、第2コントローラ12、第3コントローラ14も同
様の処理を行なう。第2図において、自己のコントロー
ラ、即ち第1コントローラ10に対するプロセスデータ
34や指令情報40は、プロセスデータ入力処理部42
において工学値変換やフィルタ処理、リミトチェツク等
が行なわれ、制御演算部44において演算処理され、演
算結果46が相互診断部48に入力される。また、相互
診断部48には、第.2コントローラ120演算結果5
0が第1通信回線16、他系データ受信部52を介して
入力され、第3コントローラ14の演算結果54が第3
通信回線20、他系データー受信部56を介して入力さ
れる。4i4互診断部48は、入力された演算結果46
,50.54から詳細【後述する多数決判定論理に基づ
き相互診断を行ない、今回の相互診断結果58を診断結
果の報告と最適制御量の選択部60に入力するととも、
に、各演算結果46.50.54を診断結果の報告と最
適制御基の選択部60に入力する。この診断結果の報告
と最適制御量の選択部60は、今回の相互診断結果58
1に受けて第1コントローラlO独自の判断に基づき、
表1に示す相互診断アルゴリズムKJtつて第1コント
ロトラ10に対する診断結果62、Is2コントローラ
12に対する診断結果64、第3コントローラ14に対
する診断結果66、をめ、最適制御指令値68とともに
制御出力22として多数決判定回路28に送る。
(玖T#的 表 1 表1は、3台のコントローラ10.12.14がそれぞ
れ2台のコントローラの相互診ml用データを組にして
行う相互チェックの結果を示すものである。表1中に示
した○はデータが゛相互に一致したことを示し、×が不
一致であったことを示す。
こ仁に、相互チェックとは、ディジタルデータの1場合
にはビットのON、OFF状況が一致しているか否かの
チェックを示し、アナログデータの場合には2データが
所定の偏差内におるか否かのチェックを示す。
なお、本方式では、ケースA8の判定不能の場合を除く
と、明らかに特定のコントローラが不一致であると判定
できるのは、ケースA4,6.7の場合で、これを不一
致のケースとして採用する。
そして、ケースA2,3.5は、アナログデータの場合
に生じ得るが、具体的にどちらのデータの信憑性が低い
かを判定するアルゴリズムが複雑となり、複雑の剛に効
果が薄いことと、ディジタルデータの場合にはあシ得な
いため、ケー′スA1と同様に全て正常とみなす。
第3図は、谷コントローラ10.12.14がそれぞれ
実行する主要処理の概要を示す図である。
第3図において、各コントローラに入力されたプロセス
データは、プロセスデータ入力処理部42においてプロ
セスデータ入力処理100がなされた後、制御演算部4
4において制御演算処理110がなされる。演算結果は
他コントローラとの情報父換120tl−行なった後、
相互診断部48に入力され、相互診断部48においてデ
ィジタルデータ相互診断130、アナログデータ相互診
断140が行なわれる。その後、谷コントローラ舎よ、
演算結果に基づき、診断結果の報告と最適制御基の選択
部60において異盾コントローラ判定処理150を行な
い、自己が制御&41担当か否かの判断160の結果に
基づき、自己が制御中であるときは制御基におけるコピ
ー処理1701行ない、自己が待機中であるときは待機
系におけるコ(ニー処理180を行なった後最終処理1
903行なう。
第4図は、ディジタルデータ相互診断の処理内容を示し
たものである。まず、ブロック131において第1コン
トローラ10と第2コントローラ12との演算結果+(
p * s oに基づき、ディジタルデータのON、O
FFのチェックを行なう。そして、全ディジタルデータ
の内一点でも不一致が発生したときは、ブロック132
に分岐し、表2に示したカウンタテーブルの第1語目の
第1=第2間ディジタルデータネ一致カウンタエリアの
カウンタを1加算し、今回のサンプル周期のデイジタル
データに不一致があったこと全記録する。
表 2 この加真値は、上限が設けられておシ、例えば加算値が
nになったときに、後述するように不一致の原因となる
演算結果を出力しているコントローラが異常と見なされ
、カウントアツプが中止される。一方、ブロック131
におけるディジタルデータのON、OFFチェックの結
果が今ディジタルデータにおいて一致しているときは、
ブロック133に分岐し、表2の第1語口のカウンタを
0クリアしブロック134に進む。以下同様に第2コン
トロー、y12と第1コントローラ14!:のディジタ
ルデータのON、OFFチェックと第1コントローラ1
0と第3コントローラ14とのディジタルデータのON
、OFFチェックが行なわれ、不一致があったときは表
2に示した第2語口。
第3語目のカウンタを1加算する。
アナログデータの相互診断140は、ディジタルデータ
相互診断130と同機ドして行なわれる。
ただし、アナログデータ相互診断140においては、ビ
ットデータのON、OFFチェックの代シに2つのデー
タ間における偏差が許容範囲内にあるか否かをもって判
定する。そして、2つのデー、り間における偏差が許容
範囲以上であると自活、表2に示した第4M目から第6
語口までのカウンタエリアのカウンタを1加算し、許容
範囲内であるときLこれらのカウンタをOクリアする。
なお、表2に示した第7語口から第9語口の内容につい
ては第8図の説明において詳述する。
Qメ下余白ノ 表 3 表3−ij:、表2に示したカウンタテーブルの第1語
口から第6語口までのカウンタ細評による異常コントロ
ーラの判定例を示したもので、第2コントローラ12が
異常であると見なされた場合を例示している。即ち、サ
ンプル周期がN+1のときに第2コントローラ12が異
常となったため、表2の第1語口と第2語口のカウンタ
に1が入れられる。しかL7、この不一致が外乱等によ
る一次的なものである場合もあるため、不一致iEQ回
連続する間は第2コントロー912f:異常であると判
定しない。従って、最初に不一致を検出したサンプル周
期N+1回目からサンプル周期N+fl−1回目までの
期間において連続不一致であっても、コントローラ内に
おいては不一致である状況認知゛ をするが、外部、即
ち多数決列置回路28に対して紘正常でシると報告する
。そして、引続き不一致が発生し、ザンプル周期N+n
回目においても不一致となった4!:l!に、初めて第
2コントローラ12が異常であると補足する。 “ 夢5図は、表1および表3のアルゴリズムに基づいて異
常コントローラ判定処理150を行なう処理内容を示し
たものである。まず、ブロック151において表2の第
1語口から第3語口までのカウンタチェックを行ない、
カウンタの値が1となっているか否かtPAべ、物足の
コントローラ ゛が異常であるか、全て正常か、あるい
は判定不能かを決定する。そして、例えは表3に示した
如く表2の第1#r4目と第2語口のカウンタがnを示
゛しているときは、表1のアルゴリズムに従い、ブロッ
ク152において第2コントローラ12を異常と判定し
、その旨を多数決判定回路28に対する報告内容とする
。一方、表2の第1回目から第3回目までのカウンタの
数値がnとなっていたときには、表1に示したアルゴリ
ズムに従い判定不能と決定し、自己のコントローラのみ
正常と判定して多数決判定回路28に報告する。そして
、ディジタルデータに対して全てのコントローラが正常
であるときは、引続きブロック154において−アナロ
グデータの相互診断結果をめ、同様の処理を行なう。ア
ナログデータに対してコントローラが正常でろるときは
、コントローラは全て正常と判定し、多数決判定口w1
28に報告する。
第6図は、第3図に示した制御系におけるqビー処理1
70の処理内容を示したものであり、−制御担当コント
ローラにおける相互診断処理後の補正処理である。また
、第7図は、第3図の待機系におけるコピー処理180
の内容を示したものであフ、待機中制御コントローラに
おける相互診断処理後の補正処理を示したものである。
第5図に従い異常コントローラ判定処理150を行なっ
た後、各コントローラは自己が制御担当コントローラで
あるか待機中制御コントローラであるかを判断する。制
御担当コントリーラの出力゛は、プロセスに直接反映さ
れるため、自己のデータが1回でも不一致と見なされた
場合には、データを補正して出力すべきである。しかし
、異常検出アルゴリズムは、表3に示した如くn回連続
して不一致の状態をもって異常と見なすようになってお
υ、1からn−1までの間は、外部に対して正常である
と報告するようになっている。そこで、例えは第2コン
トローラ12を制御担当コントローラとすると、第2コ
ントローラ12は、ブロック171において表2に示し
3m1語目小口第6回目までのカウンタをh度チェック
する。そして、サンプル周期がNのときは表3に示す如
くデータに不一致が発生していないため、自己のデータ
をそのまま制御対象に出力し、制御対象を制御する。
しかし、サンプル周期がN+1からN 十n−1の状態
においては、自己のデータが不一致発生(換言すると多
数決で負けた)であると見なし、ブロック172におい
て自己の出力データの部分のみを、他の待機中制御コン
トローラの当該データと置き換え出力する。従つ°【、
サンプル周期N+1からN+n−1の間においては、表
面的には異常とし雇い期間であっても、常に多数決を得
たよシ信憑性の^い出力値をプロセスに反映できるため
、制御担当コントローラ内における一過性のデータ変動
を押えることができ″、信頼性が高まる。
第7図は、待機系におけるコピー処理180の内容を示
したものである。自己が待機中制御コントローラである
場合には、自己の出力はプロセスに反映されず、制御系
のバックアップ役となっている。そこで、待機中制御コ
ントローラが制御担当コントローラから制御憤を移行さ
れた場合に、バンプレス制御を行なうことができるよう
に相互診断後における主系に対する追従と、異常時の自
動回復機能とをもたせている。
まず1、第7図のブロック181において、待機中j!
II #コントローラは、自己の出力した演算結果がサ
ンプル周期のn回に渡って連続して不一致となシ自己が
異常とされたか否かを判断する。そして、自己が異常で
ないと判断したときには、ブロック182において判定
不能か否かのチェックを行ない、自己が異常であるとき
に扛ブロック184に分岐し制御担当コントローラの全
データをコピーする。また、ブロック182において自
己が¥ll定面能あると判断した場合にも、ブロック1
84において制御担当コントローラの全データをコピー
するっ一方、自己が異常でもなく、判定下′能でない場
合には、ブロック183において自己の出力するデータ
に不一致が発生したか吉かをチェックし、°不一致が発
生していないときにはブロック184においそ制御担当
コントローラの全データをコピーする。自己のデータに
不一致が発生し、゛しかもその不一致がn回連続してい
ない1からn−1回にあたるときは、制御担当コントロ
ーラのデータをコピーせず、主系への追従を行なわない
これは、不一致がn回連続して発生し、異常と決定する
まで様子をみるものである。この待機中制御コントロー
ラがブロック184において制伸担当コントローラの全
データをコピーするのは次の3つの理由による。
(11正常時におけるコピーは、比例績分演算等の積分
項の誤差積重ねを防止する。
(2)判定不能の場合におけるコヒーは、孤立化を防止
する。
(3) 自己が異常と判定された場合におけるコピーは
、内部リセットを行ない制御系と等しい状態にし、自動
回復を実現する。
なお、自己のデータに不一致が発生しない場合における
制卸担当コントローラのデータコピーは、システムの構
成や、プログラムの簡単化等を考慮して行なわなくても
よい。
第8図は、第3図に示した終了処理190の内科を示し
たものであシ、多数決判定回路28の誤動作防止を目的
としている。即ち、各コントローラ10,12.14は
、別個めタイマによシ独立したサンプリング演算を行な
っているため、出力タイミングが一致せず各コントロー
ラが瞬間的に同期せずに異常情報を出力したシ、あるい
はその異常情報が1サンプル周Jg3分のみだった場合
、多数決判定回路28に応答不良や誤動作が発生し、予
定通シのコントローラの切換えができなくなる場合があ
る。そこで、多数決判定回1l)I)28の誤動作を防
止するため、異常コントローラの存在が一度g識される
と、その異常状態を一定時間持続し、異常状態を解除す
るための立下υ1訂号を一定時間遅延させる方法を用い
た。
まず、第8図のブロック191において判□断対象とな
る当該コントローラは、今回異常゛と判定されたか否か
を判断し、異常と判定された場合にはブロック°192
において表2に示したカウンタテーフ゛ルの第781#
目から第9回目の当該コントローラのコントローラエラ
ーホールドカウンタに初期値mf上セツトる。その後、
ブロック193において工)−ホールドカウンタが0で
ないことを確認し、ブロック195において当該コント
ローラは今回異常であると見なし、エラーホールドカウ
ンタ1に1減算した後、次のコントローラのチェックを
行なう。そして、次のサンプル周期においても当該コン
トローラが異常と判定された場合には、エラーホールド
カウンタの初期値をセットしなおし、以下前記したと同
′様に処理を行なう。
一方、ブロック191において今回異常でないと判定さ
れたときには、ブロック193に分岐し、エラーホール
ドカウンタが0か否かを調べ、エラーホールドカウンタ
が0の時は、ブロック194にお仏て当該コシトローラ
は正常であると見なし、次のコントローラのチェック金
石なう。しかし、ブロック191において今回異常でな
いと判断され、しかもブロック193においてエラーホ
ールドカウンタが0でないことが明らかになったときは
、゛ブロック195に分岐し当該コントローラが異常表
示ホールド期間中であると見なし、エラーホールドカウ
ンタを1減算して次のコントローラのチェックを行なう
。このようにして一定サンプル周期の間連続してエラー
ホールドカウンタがOでないことが確認されると、当該
コントローラは異常であることふ決定され、他のコント
“ローラのデータをコピーする。
上記の如くして全コントローラのチェックが終了したこ
と金ブロック197において確認したときには、ブロッ
ク198において自己が判定した全コントローラの制御
量と診断結果を制御指令、判定結果と、して多数決判定
回路28に出力する。
多数決判定回路28は、各コントローラ1O912,1
4からの診断結果に基づき、もつとも得票数の゛多いコ
ントローラにより制御を行なうよう指示をする。従って
、多数決判定回路28における誤動作率が極端に減少さ
せることができる。しかも、制御に反映されるデータは
、゛必ず多数決を得たもつとも信憑性の商いものが用い
られることになり、より適切な制御全行なうことができ
る。
また、個個のコントローラは、それぞれ独立して演算を
行なうようになっておシ、共通モード故障を最小化する
ことができるとともに、待機中制御コントローラが制御
担当コントローラに追従するようにしておるため、コン
トローラの切換時におけるパンプレス制御を実現してい
る。そして、特定のコントローラに異常が発生した場合
においても、当該コントローラは自己を異常であると報
告し、正しいデータをコピーして自動復帰するようにな
っている。
〔発明の効果〕
以上説明したように本発明によれば、三重以上の処理系
列を有する多重系制御システムにおいてよシ信頼性の高
い制御を行なうことができる。
【図面の簡単な説明】
第1図は本発明に係る多重系制御システムのデータ管理
方式における制御装置の実施例の基本構成図、第2図は
前記実施例のコントローラにおける処理内容を示す図、
第3図は前記実施例のコントローラにおける主要処理の
実施例のa’*を示す流れ図、第4図は第3図に示した
ディジタル相互診断の処理内容を示す図、第5図は第3
図に示した異常コントローラ判定処理の実施例の説明図
、第6図は第3図に示した制御系におけるコピー処理の
実施例の説明図、第7図は第3図に示した待機系におけ
るコピー処理の説明図、第8図は第3図に示した終了処
理の実施例の説明図である。 10・・・第1コントローラ、12・・−1B2コント
ローラ、14・・・第3コントローラ、16・・・第1
通信回線、18・・・第2通信回線、20・・・第3通
信回物、28・・・多数決判定回路、32・・・制御対
象、46゜50.54・・・演算結果。 代理人 弁理士 鵜沼辰之 $I ロ 茅2 図 Jf、、3 ロ 茅4−口 茅、f目 12− 第t 口 第7 目 茅δ口

Claims (1)

  1. 【特許請求の範囲】 1、制御対象′の状態量を複数の制御装置に並行して入
    力し、これら複数の制御装置の1′)が′前記制御対象
    を制御する制御担当コントローラとされ、他の制御装置
    が待機中制御コントローラである多重系制御システムの
    データ管理方式において、前記各制御装置は情報伝送路
    により相互に接続され、それぞれ独立して演算した演算
    結果を前記情報伝送路を介して相互に他の制御装置に入
    力するとともに、前記制御担当コントローラは前記各制
    御装置が自己の演算結果と他の制御装置の演算結果とか
    ら多数決論理に基づく相互診断によ′シ選択した制御出
    力データをもって前記制御対象を制御することを特徴と
    する多重系制御システムのデータ管理方式。 2、前記制御担当コントローラは、各サンプル周期の前
    記相互診断において、自己の演算結果が誤シであると判
    定された場合に、正しいと判定された前記待機中制御コ
    ントローラから出力データのみをコピーして出力し、予
    め定めた連続するサンプル周期を通して誤シであると判
    定された場合に、自己を異常と報告し、制御権を前記待
    機中制御コントローラの1つに移行した後に正しいと判
    定された全データをコピーし、自己を待機中制御コント
    ローラとして自動再スタートすることを特徴とする特許
    請求の範囲第1項記載の多重系制御システムのデータ管
    理方式。 3、前記待機中制御コントローラは、各サンプル周期の
    前記相互診断において、自己の演算結果が正しいと判定
    された場合に、前記制御担当コントローラのデータをコ
    ピーし、誤差の積算を防止することを特徴とする特許請
    求の範囲第1項または第2項記載の多重系制御システム
    のデータ管理方式。 4、前記待機中制御コントローラは、各サンプル周期の
    前記相互診断において、自己の演算結果が誤シであると
    判定された場合であっても、前記制御担当コントローラ
    のデータをコピーせず、前記予め定めた連続するサンプ
    ル周期を通して自己の演算結果が!%!49であると判
    定された場合に、自己を異常と報告し、前記制御担当コ
    ントローラの全データ紮コピーシ、待機中制御コントロ
    ーラとして再スタートすることを特徴とする特許 第1項ないし第3項記載の多重系制御システムのデータ
    管理方式。
JP58129776A 1983-07-15 1983-07-15 多重系制御システムのデータ管理方式 Expired - Lifetime JPH0619641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58129776A JPH0619641B2 (ja) 1983-07-15 1983-07-15 多重系制御システムのデータ管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58129776A JPH0619641B2 (ja) 1983-07-15 1983-07-15 多重系制御システムのデータ管理方式

Publications (2)

Publication Number Publication Date
JPS6020202A true JPS6020202A (ja) 1985-02-01
JPH0619641B2 JPH0619641B2 (ja) 1994-03-16

Family

ID=15017928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58129776A Expired - Lifetime JPH0619641B2 (ja) 1983-07-15 1983-07-15 多重系制御システムのデータ管理方式

Country Status (1)

Country Link
JP (1) JPH0619641B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467634A (en) * 1987-09-09 1989-03-14 Yokogawa Electric Corp Signal selector
JPH04307633A (ja) * 1991-04-05 1992-10-29 Hitachi Ltd 多重化制御装置
US6526324B1 (en) 1997-11-26 2003-02-25 Fanuc Ltd. Controller for industrial machine
JP2017021712A (ja) * 2015-07-14 2017-01-26 株式会社東芝 多重化制御装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260939A1 (en) * 2006-04-21 2007-11-08 Honeywell International Inc. Error filtering in fault tolerant computing systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837702A (ja) * 1981-08-28 1983-03-05 Hitachi Ltd 三重化制御装置
JPS5896303A (ja) * 1981-12-02 1983-06-08 Fuji Facom Corp 多重化処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837702A (ja) * 1981-08-28 1983-03-05 Hitachi Ltd 三重化制御装置
JPS5896303A (ja) * 1981-12-02 1983-06-08 Fuji Facom Corp 多重化処理システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467634A (en) * 1987-09-09 1989-03-14 Yokogawa Electric Corp Signal selector
JPH04307633A (ja) * 1991-04-05 1992-10-29 Hitachi Ltd 多重化制御装置
US6526324B1 (en) 1997-11-26 2003-02-25 Fanuc Ltd. Controller for industrial machine
JP2017021712A (ja) * 2015-07-14 2017-01-26 株式会社東芝 多重化制御装置

Also Published As

Publication number Publication date
JPH0619641B2 (ja) 1994-03-16

Similar Documents

Publication Publication Date Title
US4774709A (en) Symmetrization for redundant channels
CN100480913C (zh) 以安全为导向的控制***
EP0263055B1 (en) Autoequalization in redundant channels
EP0811916A2 (en) Mesh interconnected array in a fault-tolerant computer system
JP4080980B2 (ja) 電子制御装置
US6820213B1 (en) Fault-tolerant computer system with voter delay buffer
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
CN110824988B (zh) 一种基于1553b总线冗余的姿控输出信号表决方法
US5270699A (en) Fault tolerant signaling
US6367031B1 (en) Critical control adaption of integrated modular architecture
JP2011198205A (ja) 二重系制御システム
CN113682348A (zh) 一种基于通信的联锁新型双机切换方法
JPS6020202A (ja) 多重系制御システムのデ−タ管理方式
JP4558111B2 (ja) 三重系フォールトトレラントシステムのデータ変更方法
JP2003140704A (ja) プロセス制御装置
JP3884643B2 (ja) プロセス制御装置
JPH09114507A (ja) プログラマブルロジックコントローラの二重化装置
US11507478B2 (en) Method for operating a redundant automation system
JPH0799516B2 (ja) 計算機制御装置の多重系制御方法
US11687398B2 (en) Method for controlling a technical apparatus
JPS6045801A (ja) 多重化構成制御装置
JP3884642B2 (ja) コントローラ及び多重化並列処理方法
JPS60237523A (ja) 内部時計の制御装置
JPS62229333A (ja) 多重化処理装置
JPS63285053A (ja) 網管理装置の障害処理方式