JPH0430625B2 - - Google Patents
Info
- Publication number
- JPH0430625B2 JPH0430625B2 JP59147084A JP14708484A JPH0430625B2 JP H0430625 B2 JPH0430625 B2 JP H0430625B2 JP 59147084 A JP59147084 A JP 59147084A JP 14708484 A JP14708484 A JP 14708484A JP H0430625 B2 JPH0430625 B2 JP H0430625B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- control circuit
- line
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ転送装置におけるバス制御手
段に関する。
段に関する。
従来例データ転送装置は、第４図に示す構成で
あつて、この装置ではデータバツフアメモリ２へ
アクセスする各部のバスアクセス時間のうちで最
もアクセス時間が長い機能ブロツクのアクセス時
間に基づいてバスサイクルが決定されるか、また
はバスサイクルを非同期信号として取扱い、各機
能ブロツクのバスアクセス時間ごとに異なるバス
サイクルが決定されている。
あつて、この装置ではデータバツフアメモリ２へ
アクセスする各部のバスアクセス時間のうちで最
もアクセス時間が長い機能ブロツクのアクセス時
間に基づいてバスサイクルが決定されるか、また
はバスサイクルを非同期信号として取扱い、各機
能ブロツクのバスアクセス時間ごとに異なるバス
サイクルが決定されている。
ここで、機能ブロツクにバスアクセス時間の長
い回線対応部などがあつて、これらが競合制御回
路６にバス要求を行う場合には、前者のバスサイ
クル決定が行われるバス制御方法が採用されてい
る。
い回線対応部などがあつて、これらが競合制御回
路６にバス要求を行う場合には、前者のバスサイ
クル決定が行われるバス制御方法が採用されてい
る。
このようなバス制御方式が採用されているデー
タ転送装置では、上位インタフエースとの転送時
に望まれる可及的に短縮されたバスサイクルの使
用が阻まれ、また、バス転送効率の向上を図るバ
スサイクルの短縮が実現できない欠点があつた。
タ転送装置では、上位インタフエースとの転送時
に望まれる可及的に短縮されたバスサイクルの使
用が阻まれ、また、バス転送効率の向上を図るバ
スサイクルの短縮が実現できない欠点があつた。
本発明は、この欠点を除去するもので、上位イ
ンタフエースによるバスサイクルの制限を排除
し、またバスサイクルの短縮が図れるデータ転送
装置を提供することを目的とする。
ンタフエースによるバスサイクルの制限を排除
し、またバスサイクルの短縮が図れるデータ転送
装置を提供することを目的とする。
本発明は、データバスと、このデータバスを介
して転送されるデータの競合状態を回避する制御
を行う競合制御回路と、外部装置に接続され、こ
の競合制御回路に第一のバス要求信号を送出し、
この競合制御回路からのこのバス要求信号にかか
わるバス応答信号に基づき上記データバスとのデ
ータの授受にかかわる動作を開始する回線対応部
と、この回線対応部を通過するデータを一時蓄積
するバツフアメモリとを備え、上記回線対応部か
ら上記バツフアメモリへのアクセス時間に対応す
るバスサイクルが一定時間に定められたバス制御
方式のデータ転送装置で、前述の問題点を解決す
るための手段として、上記回線対応部と上記競合
制御回路との間に挿入され、上記回線対応部から
の上記第一のバス要求信号を受信すると、直ちに
このバス要求信号にかかわる上記回線対応部にバ
ス応答信号を返送し、上記回線対応部から上記バ
ツフアメモリへの送出するデータ出力開始時間ま
での所定時間経過後に第二のバス要求信号を上記
競合制御回路に送出する回線バス制御手段を備え
たことを特徴とする。
して転送されるデータの競合状態を回避する制御
を行う競合制御回路と、外部装置に接続され、こ
の競合制御回路に第一のバス要求信号を送出し、
この競合制御回路からのこのバス要求信号にかか
わるバス応答信号に基づき上記データバスとのデ
ータの授受にかかわる動作を開始する回線対応部
と、この回線対応部を通過するデータを一時蓄積
するバツフアメモリとを備え、上記回線対応部か
ら上記バツフアメモリへのアクセス時間に対応す
るバスサイクルが一定時間に定められたバス制御
方式のデータ転送装置で、前述の問題点を解決す
るための手段として、上記回線対応部と上記競合
制御回路との間に挿入され、上記回線対応部から
の上記第一のバス要求信号を受信すると、直ちに
このバス要求信号にかかわる上記回線対応部にバ
ス応答信号を返送し、上記回線対応部から上記バ
ツフアメモリへの送出するデータ出力開始時間ま
での所定時間経過後に第二のバス要求信号を上記
競合制御回路に送出する回線バス制御手段を備え
たことを特徴とする。
本発明は、データバツフアメモリにデータを転
送する回線対応部が、バス要求信号を送出し、競
合制御回路からバス応答信号を受信してから実際
にバスにデータを出力するまでに時間遅れｃがあ
ることに着目する。このため、回線対応部と競合
制御回路との間に回線バス制御回路を挿入し、回
線対応部が第一のバス要求信号を送出すると、第
一の応答信号を回線対応部に送出してデータ出力
準備を開始させ、時間遅れｃの後データ出力の準
備ができた段階で競合制御回路へ第二のバス要求
信号を送出して実際にバスにデータを出力させ
る。
送する回線対応部が、バス要求信号を送出し、競
合制御回路からバス応答信号を受信してから実際
にバスにデータを出力するまでに時間遅れｃがあ
ることに着目する。このため、回線対応部と競合
制御回路との間に回線バス制御回路を挿入し、回
線対応部が第一のバス要求信号を送出すると、第
一の応答信号を回線対応部に送出してデータ出力
準備を開始させ、時間遅れｃの後データ出力の準
備ができた段階で競合制御回路へ第二のバス要求
信号を送出して実際にバスにデータを出力させ
る。
すなわち、外部装置とデータの授受が実行され
るインタフエース部である回線対応部からそのデ
ータ転送の実行開始の時点で第二の制御部となる
回線バス制御回路にバス要求信号が送出される
と、直ちにバス応答信号がこの回線対応部に返送
され、この回線対応部では、データバツフアメモ
リとのデータ授受に所要の動作が開始され、例え
ば時間ｃ後にデータが送出される。一方回線バス
制御回路は、回線対応部からのバス要求信号受信
後回線対応部からデータバツフアメモリへのデー
タ送出ができるようになるまでの時間遅れｃ後
に、第二のバス要求信号を上記競合制御回路に与
える。
るインタフエース部である回線対応部からそのデ
ータ転送の実行開始の時点で第二の制御部となる
回線バス制御回路にバス要求信号が送出される
と、直ちにバス応答信号がこの回線対応部に返送
され、この回線対応部では、データバツフアメモ
リとのデータ授受に所要の動作が開始され、例え
ば時間ｃ後にデータが送出される。一方回線バス
制御回路は、回線対応部からのバス要求信号受信
後回線対応部からデータバツフアメモリへのデー
タ送出ができるようになるまでの時間遅れｃ後
に、第二のバス要求信号を上記競合制御回路に与
える。
競合制御回路では、他のバス要求によるバスサ
イクルが終了すると第二のバス応答信号が回線バ
ス制御回路に出力される。
イクルが終了すると第二のバス応答信号が回線バ
ス制御回路に出力される。
したがつて、第一のバス要求信号と第二のバス
要求信号との間の回線対応部でのデータ出力時間
遅れｃの時間分だけバスサイクルを短縮できるこ
とになる。
要求信号との間の回線対応部でのデータ出力時間
遅れｃの時間分だけバスサイクルを短縮できるこ
とになる。
以下、本発明実施例装置を図面に基づいて説明
する。第１図は、この実施例装置の構成を示すブ
ロツク構成図である。第２図は、この実施例装置
で本発明に関係する部分を抽出して詳細に示した
ブロツク構成図である。第３図は、第２図に示す
実施例装置の各部の信号のタイミングを示す波形
図である。
する。第１図は、この実施例装置の構成を示すブ
ロツク構成図である。第２図は、この実施例装置
で本発明に関係する部分を抽出して詳細に示した
ブロツク構成図である。第３図は、第２図に示す
実施例装置の各部の信号のタイミングを示す波形
図である。
まず、この実施例装置の構成を第１図および第
２図に基づき説明する。この実施例装置は、制御
部１と、競合制御回路６を有するデータバツフア
メモリ２と、上位装置インタフエース部３と、回
線対応部４および５と、回線バス制御回路７およ
び８とバス１０とを備える。ここで、本発明に関
係する部分である回線対応部４と、これに接続さ
れる回線バス制御回路７と、競合制御回路６を含
むデータバツフアメモリ２と、これらにかかわる
制御部１の部分を第２図に基づきさらに詳細に説
明する。すなわち、この部分の制御部は、直接メ
モリアクセス回路（以下、DMA回路という。）
２１と、バス選択回路２２，２３および２４と、
タイミング回路２５とを含み、バス１０はデータ
バス５１とアドレスバス５２とを含む。回線対応
部４のデータ入出力は第一のバス選択回路２２の
第一のデータ入出力とデータを授受するように接
続され、第一のバス選択回路２２の第二のデータ
入出力はデータバス５１を介してバス選択回路２
３の第一のデータ入出力とデータを授受するよう
に接続され、バス選択回路２３の第二のデータ入
出力はデータバツフアメモリ２のデータ入出力と
データを授受するように接続される。回線対応部
４の第二の制御信号入出力は回線バス制御回路７
の第一の制御信号入出力と信号を授受するように
接続され、回線バス制御回路７の第二の制御信号
出力は競合制御回路６の第一の制御信号入力に接
続され、回線バス制御回路７の第三の制御信号出
力はDMA回路２１の制御信号入力に接続され
る。競合制御回路６の第一の制御信号出力に接続
される。競合制御回路６の第一の制御信号出力は
回線バス制御回路７の第二の制御信号入力および
第一のバス選択回路２２の制御信号入力に接続さ
れる。DMA回路２１のアドレス信号出力はアド
レスバス５２を介して第三のバス選択回路２４の
アドレス信号入力に接続され、第三のバス選択回
路２４のアドレス信号出力はデータバツフアメモ
リ２のアドレス信号入力に接続される。競合制御
回路６の第二の出力は第二のバス選択回路２３の
制御信号入力および第三のバス選択回路２４の制
御信号入力に接続され、競合制御回路６の第三の
制御信号出力はタイミング回路２５の制御信号入
力に接続され、タイミング回路２５の制御信号出
力はデータバツフアメモリ２の制御信号入力に接
続される。
２図に基づき説明する。この実施例装置は、制御
部１と、競合制御回路６を有するデータバツフア
メモリ２と、上位装置インタフエース部３と、回
線対応部４および５と、回線バス制御回路７およ
び８とバス１０とを備える。ここで、本発明に関
係する部分である回線対応部４と、これに接続さ
れる回線バス制御回路７と、競合制御回路６を含
むデータバツフアメモリ２と、これらにかかわる
制御部１の部分を第２図に基づきさらに詳細に説
明する。すなわち、この部分の制御部は、直接メ
モリアクセス回路（以下、DMA回路という。）
２１と、バス選択回路２２，２３および２４と、
タイミング回路２５とを含み、バス１０はデータ
バス５１とアドレスバス５２とを含む。回線対応
部４のデータ入出力は第一のバス選択回路２２の
第一のデータ入出力とデータを授受するように接
続され、第一のバス選択回路２２の第二のデータ
入出力はデータバス５１を介してバス選択回路２
３の第一のデータ入出力とデータを授受するよう
に接続され、バス選択回路２３の第二のデータ入
出力はデータバツフアメモリ２のデータ入出力と
データを授受するように接続される。回線対応部
４の第二の制御信号入出力は回線バス制御回路７
の第一の制御信号入出力と信号を授受するように
接続され、回線バス制御回路７の第二の制御信号
出力は競合制御回路６の第一の制御信号入力に接
続され、回線バス制御回路７の第三の制御信号出
力はDMA回路２１の制御信号入力に接続され
る。競合制御回路６の第一の制御信号出力に接続
される。競合制御回路６の第一の制御信号出力は
回線バス制御回路７の第二の制御信号入力および
第一のバス選択回路２２の制御信号入力に接続さ
れる。DMA回路２１のアドレス信号出力はアド
レスバス５２を介して第三のバス選択回路２４の
アドレス信号入力に接続され、第三のバス選択回
路２４のアドレス信号出力はデータバツフアメモ
リ２のアドレス信号入力に接続される。競合制御
回路６の第二の出力は第二のバス選択回路２３の
制御信号入力および第三のバス選択回路２４の制
御信号入力に接続され、競合制御回路６の第三の
制御信号出力はタイミング回路２５の制御信号入
力に接続され、タイミング回路２５の制御信号出
力はデータバツフアメモリ２の制御信号入力に接
続される。
次に、この実施例装置の動作を第２図および第
３図に基づいて説明する。
３図に基づいて説明する。
回線対応部４は回線から受信したデータをデー
タバツフアメモリ２にデータバス５１を介して転
送する場合に、その送出データをデータバツフア
メモリ２に送出するように組み立て、まず、第一
バス要求信号を回線バス制御回路７に出力する。
回線バス制御回路７は、この第一バス要求信号の
受信に基づく第一バス応答信号を回線対応部４に
返送するとともに、第３図に示すｃの時間を経過
後に、第二バス要求信号を競合制御回路６に送出
する。この時間ｃは、回線対応部４がバス応答信
号を受信した後に実際にバスにデータを出力でき
るまでの時間である。競合制御回路６は、第二バ
ス要求信号を受信機でかつ他のバス要求によるバ
スサイクルが終了後に、第二バス応答信号を回線
バス制御回路７に返送する。同時に、競合制御回
路６の制御出力によりタイミング回路２５は動作
状態になり、第二のバス選択回路２３および第三
のバス選択回路２４は使用状態になる。第二バス
応答信号が入力された回線バス制御回路７は
DMA回路２１を使用状態にし、アドレスバス５
２を介してデータバツフアメモリ２にアドレス信
号が送出される。また、第一バス応答信号をすで
に受信した回線対応部４でのデータバツフアメモ
リ２への書き込みデータの準備が完了すると、こ
の書き込みデータがすでに第二応答信号により使
用状態にあるバス選択回路２２を経由してデータ
バス５１を介してデータバツフアメモリ２に書き
込まれる。同様に、データバツフアメモリ２に格
納のデータは、第一バス要求信号、第一バス応答
信号、第二バス要求信号および第二バス応答信号
による制御を含む読み出し動作により回線対応部
４に転送される。
タバツフアメモリ２にデータバス５１を介して転
送する場合に、その送出データをデータバツフア
メモリ２に送出するように組み立て、まず、第一
バス要求信号を回線バス制御回路７に出力する。
回線バス制御回路７は、この第一バス要求信号の
受信に基づく第一バス応答信号を回線対応部４に
返送するとともに、第３図に示すｃの時間を経過
後に、第二バス要求信号を競合制御回路６に送出
する。この時間ｃは、回線対応部４がバス応答信
号を受信した後に実際にバスにデータを出力でき
るまでの時間である。競合制御回路６は、第二バ
ス要求信号を受信機でかつ他のバス要求によるバ
スサイクルが終了後に、第二バス応答信号を回線
バス制御回路７に返送する。同時に、競合制御回
路６の制御出力によりタイミング回路２５は動作
状態になり、第二のバス選択回路２３および第三
のバス選択回路２４は使用状態になる。第二バス
応答信号が入力された回線バス制御回路７は
DMA回路２１を使用状態にし、アドレスバス５
２を介してデータバツフアメモリ２にアドレス信
号が送出される。また、第一バス応答信号をすで
に受信した回線対応部４でのデータバツフアメモ
リ２への書き込みデータの準備が完了すると、こ
の書き込みデータがすでに第二応答信号により使
用状態にあるバス選択回路２２を経由してデータ
バス５１を介してデータバツフアメモリ２に書き
込まれる。同様に、データバツフアメモリ２に格
納のデータは、第一バス要求信号、第一バス応答
信号、第二バス要求信号および第二バス応答信号
による制御を含む読み出し動作により回線対応部
４に転送される。
このように、回線対応部がバス応答信号を受信
してからバスにデータを出力できるようになるま
での時間遅れｃを考慮して、バス要求およびバス
応答を行うため、この時間ｃ分だけ回線対応部の
バス占有時間を短縮でき、第３図ｂに示すバスサ
イクルを短縮できる。
してからバスにデータを出力できるようになるま
での時間遅れｃを考慮して、バス要求およびバス
応答を行うため、この時間ｃ分だけ回線対応部の
バス占有時間を短縮でき、第３図ｂに示すバスサ
イクルを短縮できる。
なお、この実施例装置では回線対応部は二つで
あるが任意の個数の回線対応部を備えるデータ転
送装置でも本発明を実施することができる。
あるが任意の個数の回線対応部を備えるデータ転
送装置でも本発明を実施することができる。
本発明は、以上説明したように、バスサイクル
が一定時間であるバス制御方式を用いているデー
タ転送装置で、バスアクセス時間の短い上位イン
タフエースのバスアクセス時間に基づいてバスサ
イクルを決めても、バスアクセス時間の長い回線
対応部の使用するバス占有時間を短縮してバスサ
イクルを短縮できるため、バスにおける転送効率
の向上が計れる効果がある。
が一定時間であるバス制御方式を用いているデー
タ転送装置で、バスアクセス時間の短い上位イン
タフエースのバスアクセス時間に基づいてバスサ
イクルを決めても、バスアクセス時間の長い回線
対応部の使用するバス占有時間を短縮してバスサ
イクルを短縮できるため、バスにおける転送効率
の向上が計れる効果がある。
第１図は本発明実施例装置の構成を示すブロツ
ク構成図。第２図は本発明実施例装置の部分の構
成を示すブロツク構成図。第３図は本発明実施例
装置の動作を示すタイミング図。第４図は従来例
装置の構成を示すブロツク構成図。 １…制御部、２…データバツフアメモリ、３…
上位装置インタフエース部、４，５…回線対応
部、６…競合制御回路、７，８…回線バス制御回
路、１０…バス、２１…DMA回路、２２，２
３，２４…バス選択回路、２５…タイミング回
路、５１…データバス、５２…アドレスバス。
ク構成図。第２図は本発明実施例装置の部分の構
成を示すブロツク構成図。第３図は本発明実施例
装置の動作を示すタイミング図。第４図は従来例
装置の構成を示すブロツク構成図。 １…制御部、２…データバツフアメモリ、３…
上位装置インタフエース部、４，５…回線対応
部、６…競合制御回路、７，８…回線バス制御回
路、１０…バス、２１…DMA回路、２２，２
３，２４…バス選択回路、２５…タイミング回
路、５１…データバス、５２…アドレスバス。
Claims (1)
- 【特許請求の範囲】 １ データバスと、 このデータバスを介して転送されるデータの競
合状態を回避する制御を行う競合制御回路と、 外部装置に接続され、この競合制御回路に第一
のバス要求信号を送出し、この競合制御回路から
のこのバス要求信号にかかわるバス応答信号に基
づき上記データバスとのデータの授受にかかわる
動作を開始する回線対応部と、 この回線対応部を通過するデータを一時蓄積す
るバツフアメモリと を備え、 上記回線対応部から上記バツフアメモリへのア
クセス時間に対応するバスサイクルが一定時間に
定められたバス制御方式の データ転送装置において、 上記回線対応部と上記競合制御回路との間に挿
入され、上記回線対応部からの上記第一のバス要
求信号を受信すると、直ちにこのバス要求信号に
かかわる上記回線対応部にバス応答信号を返送
し、上記回線対応部から上記バツフアメモリへの
送出するデータ出力開始時間までの所定時間経過
後に第二のバス要求信号を上記競合制御回路に送
出する回線バス制御手段を 備えたことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708484A JPS6125262A (ja) | 1984-07-16 | 1984-07-16 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708484A JPS6125262A (ja) | 1984-07-16 | 1984-07-16 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6125262A JPS6125262A (ja) | 1986-02-04 |
| JPH0430625B2 true JPH0430625B2 (ja) | 1992-05-22 |
Family
ID=15422105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14708484A Granted JPS6125262A (ja) | 1984-07-16 | 1984-07-16 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6125262A (ja) |
-
1984
- 1984-07-16 JP JP14708484A patent/JPS6125262A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6125262A (ja) | 1986-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| JPH0577103B2 (ja) | ||
| JPS59140536A (ja) | 複数個の端末装置に接続された非同期バスと同期バスとの間の２方向デ−タ転送を制御し、各端末装置はそれ自身の同期信号を前記同期バスに送る並列インタフエ−ス | |
| JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
| US5067075A (en) | Method of direct memory access control | |
| KR100348545B1 (ko) | 통신 ｄｍａ 장치 | |
| JPH0430625B2 (ja) | ||
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JP3240863B2 (ja) | 調停回路 | |
| JP2546901B2 (ja) | 通信制御装置 | |
| JPS6159563A (ja) | バス制御方式 | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| JPS5830610B2 (ja) | インタフエイスシステム | |
| JP2724797B2 (ja) | ダイレクト・メモリ・アクセス・システム | |
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JPH07319840A (ja) | マルチｃｐｕ装置 | |
| JPH0461388B2 (ja) | ||
| JPH05173936A (ja) | データ転送処理装置 | |
| JP3264316B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH09259071A (ja) | 通信制御装置 | |
| JPH06214947A (ja) | 情報処理装置 | |
| KR20050046094A (ko) | 슬래이브 장치의 데이터 기입 레이턴시를 감소시키는 버스시스템 및 이에 대한 데이터 처리 방법 |