JPH04305967A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04305967A
JPH04305967A JP6996191A JP6996191A JPH04305967A JP H04305967 A JPH04305967 A JP H04305967A JP 6996191 A JP6996191 A JP 6996191A JP 6996191 A JP6996191 A JP 6996191A JP H04305967 A JPH04305967 A JP H04305967A
Authority
JP
Japan
Prior art keywords
semiconductor device
fingers
leads
package
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6996191A
Other languages
English (en)
Inventor
Yoshiko Suzuki
鈴木 好子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP6996191A priority Critical patent/JPH04305967A/ja
Publication of JPH04305967A publication Critical patent/JPH04305967A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテープキャリア方式又は
リードフレーム方式の半導体装置、特に半導体装置の回
路基板への実装に関するものである。
【0002】
【従来の技術】テープキャリア方式の半導体装置は、例
えばポリイミドフィルムのテープ状のフィルムキャリア
の1駒毎に多数のフィンガーを形成し、このフィンガー
の先端に半導体チップのパッドをそれぞれ接続し、前記
フィンガーを切断した後に前記半導体チップ及びフィン
ガーの一部を封止樹脂で封止してパッケージを形成する
か、前記半導体チップ及びフィンガーの一部を封止樹脂
してパッケージを形成した後に前記フィンガーを切断し
て製造される。
【0003】また、リードフレーム方式の半導体装置は
リードフレームに設けたダイパッドに半導体チップを取
り付け、半導体チップのパッドとリードフレームとを直
接或いはワイヤを介して接続し、前記半導体チップ及び
リードの一部を封止樹脂で封止してパッケージを形成し
た後に前記リードを切断して製造される。
【0004】図4は例えばテープキャリア方式によって
製造された従来の半導体装置の平面図、図5は同半導体
装置の画像認識状態を示す説明図、図6は同半導体装置
を回路基板に実装した状態を示す断面図である。図にお
いて、1は半導体装置、2は半導体装置1の半導体チッ
プ、3は半導体チップ1等を封止するパッケージ、4は
パッケージ2から外部へ水平に突出する多数のフィンガ
ーで、これらフィンガーは同一形状で、フィンガー相互
のピッチは同一である。5は半導体装置1が実装された
回路基板、6は回路基板5上に設けられた接続端子であ
る。
【0005】従来の半導体装置1は上記のように構成さ
れ、例えば半導体装置1を回路基板5に実装する場合、
まず半導体装置1が実装を行う台に送られてくると、オ
ペレータは半導体装置1が台に正しく位置決めされてい
るか否かを画像認識装置の画像を見て判断する。即ち、
画像認識装置は、台上の半導体装置1のパッケージ3を
挾んで対称位置にある二箇所の三本のフィンガー4をそ
れぞれ図5に示す所定の大きさの認識エリアAをもって
画面に画像として映し出し、例えばその各認識エリアA
内に三本のフィンガー4の画像が映っているか、二つの
認識エリアA内の画像が全く同じかで、半導体装置1が
正しく位置決めされているか、回転ズレがあるかどうか
を判断する。そして、半導体装置1が台上に正しく位置
決めされていれば、次に台上の半導体装置1のフィンガ
ー4を回路基板5上の接続端子6に半田付け等によって
接続し、図6に示すように回路基板5に半導体装置1が
実装される。
【0006】
【発明が解決しようとする課題】上記のような従来の半
導体装置ではパッケージ3から外部へ水平に突出するフ
ィンガー4が全て同一形状で、フィンガー4相互のピッ
チが同一であるから、半導体装置1が実装を行う台に送
られてきて例えば図7に示すようにフィンガー4が1ピ
ッチずれて半導体装置1が台に位置決めされた場合、図
7に示すように画像認識装置の各認識エリアA内には半
導体装置1が正しく位置決めされたときと同様に三本の
フィンガー4の画像が映ると共に各認識エリアA内の画
像が全く同じであるため、半導体装置1が正しく位置決
めされていると誤って判断されることがある。そこで、
台上の半導体装置1のフィンガー4を回路基板5上の接
続端子6に接続して図8に示すように回路基板5に半導
体装置1を実装すると、半導体装置1のフィンガー4と
回路基板5の接続端子6との電気的接続の不良が生じる
という問題があった。
【0007】以上はテープキャリア方式によって製造さ
れた半導体装置の問題であるが、リードフレーム方式に
よって製造された半導体装置についてもパッケージ4か
ら突出するフィンガー3がリードに変わるだけで同様の
問題が生じる。
【0008】本発明はかかる問題を解決するためになさ
れたもので、実装を行う台上の半導体装置が画像認識装
置によって正しく位置決めされているか否かを確実に判
断でき、回路基板に実装したときにフィンガー又はリー
ドが回路基板の接続端子に正しく電気的接続されること
ができる半導体装置を得ることを目的とする。
【0009】
【課題を解決するための手段】本発明に係る半導体装置
は多数のパッドを有する半導体チップと、半導体チップ
の各パッドと接続され、その後に切断される多数のフィ
ンガーを有するフィルムキャリア又は多数のリードを有
するリードフレームと、半導体チップ及びこれと接続さ
れたフィンガー又はリードの一部を封止樹脂で封止して
なるパッケージとからなる半導体装置において、前記パ
ッケージから突出する多数のフィンガー又はリードのう
ち、パッケージを挾んで対称位置にある一対のフィンガ
ー又はリードに位置認識用表示部を形成するようにした
ものである。その位置認識用表示部をパッケージを挾ん
で対称位置にある一対のフィンガー又はリードを他のフ
ィンガー又はリードと異なる形状にして構成している。 また、その位置認識用表示部をパッケージを挾んで対称
位置にある一対のフィンガー又はリードの隣接するフィ
ンガー又はリードとのピッチを他のフィンガー又はリー
ドの隣接するフィンガー又はリードとのピッチと異なる
ようにして構成するようにしてもよい。
【0010】
【作用】本発明においては、半導体装置のパッケージか
ら突出する多数のフィンガー又はリードのうち、パッケ
ージを挾んで対称位置にある一対のフィンガー又はリー
ドに位置認識用表示部を形成するようにしたから、半導
体装置が実装を行う台に送られてくると、オペレータは
半導体装置が台に正しく位置決めされているか否かを画
像認識装置の画像を見て判断する場合にフィンガー又は
リードが1ピッチずれて半導体が台に位置決めされてい
るときには、画像認識装置の各認識エリア内には半導体
装置が正しく位置決めされたときと同様に所定の本数の
フィンガー又はリードの画像が映るが、位置認識用表示
部を有するフィンガー又はリードが映らないために半導
体装置が正しい位置に位置決めされていないと間違うこ
となく判断することができる。
【0011】
【実施例】図1は本発明の一実施例の平面図である。図
において従来例と同一の構成は同一符号を付して重複し
た構成の説明を省略する。8はテープキャリア方式によ
って製造された半導体装置1のパッケージ3を挾んで対
称位置で側部にある一対のフィンガー4に形成された位
置認識用表示部で、各フィンガー4の両側部に突出片を
設けて構成され、フィンガーが十字架状になっているも
のである。
【0012】上記のように構成された半導体装置におい
ては、半導体装置1を回路基板に実装する場合、まず半
導体装置1が実装を行う台に送られてくると、オペレー
タは半導体装置1が台に正しく位置決めされているか否
かを画像認識装置の画像を見て判断する。半導体装置1
が台に正しく位置決めされている場合には台上の半導体
装置1を映し出す画像認識装置の図1に一点鎖線で示す
各認識エリアA内には二本のフィンガー4と共に位置認
識用表示部8を有するフィンガー4の画像が映り、二つ
の各認識エリアA内の画像が全く同じであり、半導体装
置1が正しく位置決めされていると判断することができ
る。また、半導体装置1が台に正しく位置決めされてい
ない場合、例えばフィンガー4が1ピッチずれて半導体
装置1が台に位置決めされているときには、画像認識装
置の図1に二点鎖線で示す各認識エリアA1 、内には
半導体装置1が正しく位置決めされたときと同様に三本
数のフィンガー4の画像が映るが位置認識用表示部8を
有するフィンガー4が映らないために半導体装置1が正
しく位置決めされていないと判断することができる。
【0013】更に、半導体装置1が台に対して回転ズレ
を起こして位置決めされているときには、画像認識装置
の各認識エリア内には三本フィンガー4の傾いた画像が
映っていたり、或いは各認識エリア内には本数の異なる
フィンガーの画像がそれぞれ映っていたりしているため
に、半導体装置1が正しく位置決めされていないと判断
することができる。
【0014】このように半導体装置1が台上に正しく位
置決めされているか否かを画像認識装置によって間違い
なく判断することができるため、台上の半導体装置1の
フィンガー4を回路基板上の接続端子に接続して回路基
板に半導体装置1を実装した場合に半導体装置1のフィ
ンガーと回路基板の接続端子の電気的接続の不良が生じ
ることはなくなった。
【0015】図2は本発明のもう一つの実施例の平面図
である。この実施例では、半導体装置1のパッケージ3
を挾んで対称位置で側部にある一対のフィンガー4に形
成される位置認識用表示部8を各フィンガー4に丸穴を
設けて構成され、フィンガー4が穴開き状になっている
ものである。従って、図1の実施例に比べてフィンガー
ピッチの制限を受けることはない。この実施例の作用は
図1の実施例と同様であるので、作用の説明を省略する
【0016】図3は本発明の別のもう一つの実施例の平
面図である。この実施例では半導体装置1のパッケージ
3を挾んで対称位置で側部にある一対のフィンガー4に
形成される位置認識用表示部8をこれら一対のフィンガ
ー4の隣接するフィンガー4とのピッチを他のフィンガ
ー4の隣接するフィンガー4とのピッチと異なるように
して構成している。この実施例の作用は図1の実施例と
同様であるので、作用の説明を省略する。
【0017】上述した実施例ではいずれも位置認識用表
示部8を有するフィンガー4は側部に位置しているもの
であるが、これに限られないことは勿論である。また、
上述した実施例のいずれの半導体装置1も多数のフィン
ガー4がパッケージ3の両側部から二方向に突出したも
のであるが、多数のフィンガー4がパッケージ3の側部
全体から四方向に突出したものであっても、パッケージ
3を挾んで対称位置にある一対のフィンガー4に位置認
識用表示部8を形成すれば、位置認識装置によって台上
の半導体装置が正しく位置決めされているか否かを間違
いなく判断できることはいうまでもない。
【0018】更に、上述したいずれの実施例もテープキ
ャリア方式によって製造された半導体装置について説明
してきたが、リードフレーム方式によって製造された半
導体装置についてもパッケージ3から突出するフィンガ
ー4がリードに変わるだけで本発明が適用されることは
いうまでもない。
【0019】
【発明の効果】本発明は以上説明したとおり、半導体装
置のパッケージから突出する多数のフィンガー又はリー
ドのうち、パッケージを挾んで対称位置にある一対のフ
ィンガー又はリードに他のフィンガー又はリードと異な
る形状にして構成する等の位置認識用表示部を形成した
ので、半導体装置が実装を行う台の正しい位置に位置決
めされているか否かを画像認識装置の画像を見て判断す
る場合にリードが1ピッチずれて半導体装置が台に位置
決めされているときには画像認識装置の各認識エリア内
には半導体装置が正しく位置決めされたときと同様に所
定本数のリードの画像が映ったとしても位置認識用表示
部を有するリードが映らないために半導体装置が正しい
位置に位置決めされていないと正確に判断できるため、
半導体装置を回路基板に実装したときに半導体装置のリ
ードと回路基板の接続端子の電気的接続不良が生じるこ
とがなくなるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の平面図である。
【図2】本発明のもう一つの実施例の平面図である。
【図3】本発明の別のもう一つの実施例の平面図である
【図4】従来の半導体装置の平面図である。
【図5】同半導体装置の画像認識状態を示す説明図であ
る。
【図6】同半導体装置を回路基板に実装した状態を示す
断面図である。
【図7】同半導体装置が正しく位置決めされていない場
合の画像認識状態を示す説明図である。
【図8】同半導体装置が正しく位置決めされずに回路基
板に実装された装置を示す説明図である。
【符号の説明】
1  半導体装置 2  半導体チップ 3  パッケージ 4  フィンガー 8  位置認識用表示部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  多数のパッドを有する半導体チップと
    、半導体チップの各パッドと接続され、その後に切断さ
    れる多数のフィンガーを有するフィルムキャリアと、半
    導体チップ及びこれと接続されたフィンガーの一部を封
    止樹脂で封止してなるパッケージとからなる半導体装置
    において、前記パッケージから突出する多数のフィンガ
    ーのうち、パッケージを挾んで対称位置にある一対のフ
    ィンガーに位置認識用表示部を形成したことを特徴とす
    る半導体装置。
  2. 【請求項2】  前記位置認識用表示部を前記一対のフ
    ィンガーを他のフィンガーと異なる形状にして構成した
    ことを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】  前記位置認識用表示部を一対のフィン
    ガーの隣接するフィンガーとのピッチを他のフィンガー
    の隣接するフィンガーとのピッチと異なるようにして構
    成したことを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】  多数のパッドを有する半導体チップと
    、半導体チップの各パッドと接続され、その後に切断さ
    れる多数のリードを有するリードフレームと、半導体チ
    ップ及びこれと接続されたリードの一部を封止樹脂で封
    止してなるパッケージとからなる半導体装置において、
    前記パッケージから突出する多数のリードのうち、パッ
    ケージを挾んで対称位置にある一対のリードに位置認識
    用表示部を形成したことを特徴とする半導体装置。
  5. 【請求項5】  前記位置認識用表示部を前記一対のリ
    ードを他のリードと異なる形状にして構成したことを特
    徴とする請求項4記載の半導体装置。
  6. 【請求項6】  前記位置認識用表示部を一対のリード
    の隣接するリードとのピッチを他のリードの隣接するリ
    ードとのピッチと異なるようにして構成したことを特徴
    とする請求項4記載の半導体装置。
JP6996191A 1991-04-02 1991-04-02 半導体装置 Pending JPH04305967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6996191A JPH04305967A (ja) 1991-04-02 1991-04-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6996191A JPH04305967A (ja) 1991-04-02 1991-04-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH04305967A true JPH04305967A (ja) 1992-10-28

Family

ID=13417762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6996191A Pending JPH04305967A (ja) 1991-04-02 1991-04-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH04305967A (ja)

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US7414323B2 (en) Tab tape and method of manufacturing the same
JP3459765B2 (ja) 実装検査システム
US6219912B1 (en) Method for manufacture electronic component device
JPH0955399A (ja) 半導体パッケージ及びその実装方法
JPH04273451A (ja) 半導体装置
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JPH04305967A (ja) 半導体装置
JP2001127256A (ja) 半導体装置
JP2692620B2 (ja) マルチチップモジュールの実装構造
JPH04102339A (ja) 半導体素子及びその実装方法
JPH0441580Y2 (ja)
JP2001244359A (ja) 電子部品実装体
KR200243279Y1 (ko) 반도체장치용써킷테이프
JPH10335520A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2002280693A (ja) 電子部品の実装方法
JPH0983093A (ja) プリント配線板
JP2836208B2 (ja) フィルムキャリアテープ
JPH07307544A (ja) ハイブリッドic用のプリント配線板
JPS60150687A (ja) 半導体装置
JPH07183444A (ja) 表面実装部品
JPH0864917A (ja) 基 板
JP3172292B2 (ja) 混成集積回路装置
JPH06244250A (ja) プローブカード
JP3007771B2 (ja) リードフレーム