JPH0864917A - 基 板 - Google Patents
基 板Info
- Publication number
- JPH0864917A JPH0864917A JP22260094A JP22260094A JPH0864917A JP H0864917 A JPH0864917 A JP H0864917A JP 22260094 A JP22260094 A JP 22260094A JP 22260094 A JP22260094 A JP 22260094A JP H0864917 A JPH0864917 A JP H0864917A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- positioning
- accumulating
- display means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
Landscapes
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】電子部品の端子間のブリッジを防ぐとともに電
子部品のマウント位置精度を同時に上げることができ、
基板面積の有効利用ができる基板を提供すること。 【構成】電子部品２１を半田付けするための基板２０に
おいて、電子部品２１を設定する際に位置決めの基準と
する位置決め用の基準表示手段４６が、半田に浸漬する
際に電子部品の端子に半田ブリッジが生じるのを防止す
るために設けられる半田を溜めるための手段５３を兼ね
ている。
子部品のマウント位置精度を同時に上げることができ、
基板面積の有効利用ができる基板を提供すること。 【構成】電子部品２１を半田付けするための基板２０に
おいて、電子部品２１を設定する際に位置決めの基準と
する位置決め用の基準表示手段４６が、半田に浸漬する
際に電子部品の端子に半田ブリッジが生じるのを防止す
るために設けられる半田を溜めるための手段５３を兼ね
ている。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品を半田付けす
るための基板に関するものである。
るための基板に関するものである。
【０００２】
【従来の技術】プリント配線板のような基板に対して
は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の
ような電子部品を半田付けする。このような電子部品と
しては、ＱＦＰの他に、たとえばＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）等、多くのピンを有する
ものがある。
は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の
ような電子部品を半田付けする。このような電子部品と
しては、ＱＦＰの他に、たとえばＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）等、多くのピンを有する
ものがある。
【０００３】多ピンの電子部品を、基板の所定位置に搭
載して、各ピン（端子）を基板の所定の導体パターンに
半田付けするために、基板を半田にディップ（ＤＩＰ）
する。
載して、各ピン（端子）を基板の所定の導体パターンに
半田付けするために、基板を半田にディップ（ＤＩＰ）
する。
【０００４】このようにして、電子部品の多ピンを導体
パターンに対して半田により電気的に接続する場合に
は、ピン間において半田ブリッジが生じるおそれがあ
る。そこで、半田ブリッジを防ぐために、従来では、図
９に示すように基板１に対して半田溜まり２，３，４を
形成している。この半田溜まり２，３，４は、ＱＦＰの
ような電子部品５の３つの角に対応して基板１の上に形
成されている。つまり半田溜まり２，３，４は、基板１
を半田にディップする方向に対してたとえば４５度の角
度で傾けた方向、つまりピン６において半田が流れる方
向に配置されている。これらの半田溜まり２，３，４
は、電子部品５のピン６の余分な半田を導いて溜めるこ
とができ、これにより多数のピン間の半田ブリッジを防
ぐことができる。
パターンに対して半田により電気的に接続する場合に
は、ピン間において半田ブリッジが生じるおそれがあ
る。そこで、半田ブリッジを防ぐために、従来では、図
９に示すように基板１に対して半田溜まり２，３，４を
形成している。この半田溜まり２，３，４は、ＱＦＰの
ような電子部品５の３つの角に対応して基板１の上に形
成されている。つまり半田溜まり２，３，４は、基板１
を半田にディップする方向に対してたとえば４５度の角
度で傾けた方向、つまりピン６において半田が流れる方
向に配置されている。これらの半田溜まり２，３，４
は、電子部品５のピン６の余分な半田を導いて溜めるこ
とができ、これにより多数のピン間の半田ブリッジを防
ぐことができる。
【０００５】半田溜まり２，３，４は、図１０と図１１
のような構造になっている。図１１は、図１０のＡ−Ａ
線における断面図であり、基板１の表面にレジスト膜７
を形成している。このレジスト膜７により正方形に囲ま
れた部分には、銅はく８のみを形成する。この銅はく８
とレジスト膜７の段差部分が、半田溜まり２，３，４で
ある。
のような構造になっている。図１１は、図１０のＡ−Ａ
線における断面図であり、基板１の表面にレジスト膜７
を形成している。このレジスト膜７により正方形に囲ま
れた部分には、銅はく８のみを形成する。この銅はく８
とレジスト膜７の段差部分が、半田溜まり２，３，４で
ある。
【０００６】また、従来の基板１では、図１２に示すよ
うに、ＱＦＰのような電子部品５を所定の位置にマウン
トする際に、そのマウントの位置精度を上げるため、電
子部品５の近傍、特に電子部品５の２つのコーナーの部
分に位置合せマーク８，８を形成することがある。この
位置合せマーク８は図１３に拡大して示しており、さら
に図１４には図１３のＢ−Ｂ線における断面図を示して
いる。図１３と図１４において、基板１の上に銅はく９
を形成し、その銅はく９の上にさらにレジスト膜１０を
形成することによって、上から見て正方形のパターンに
している。この銅はく９とレジスト膜１０の穴には、位
置合せ用の円形のマーク８ａが銅はくのみで形成されて
いる。このマーク８ａと銅はく９およびレジスト膜１０
の間には銅はくもレジスト膜もないスペース８ｂとなっ
ている。
うに、ＱＦＰのような電子部品５を所定の位置にマウン
トする際に、そのマウントの位置精度を上げるため、電
子部品５の近傍、特に電子部品５の２つのコーナーの部
分に位置合せマーク８，８を形成することがある。この
位置合せマーク８は図１３に拡大して示しており、さら
に図１４には図１３のＢ−Ｂ線における断面図を示して
いる。図１３と図１４において、基板１の上に銅はく９
を形成し、その銅はく９の上にさらにレジスト膜１０を
形成することによって、上から見て正方形のパターンに
している。この銅はく９とレジスト膜１０の穴には、位
置合せ用の円形のマーク８ａが銅はくのみで形成されて
いる。このマーク８ａと銅はく９およびレジスト膜１０
の間には銅はくもレジスト膜もないスペース８ｂとなっ
ている。
【０００７】
【発明が解決しようとする課題】このように従来では、
基板に対して、半田ディップ作業の際の電子部品の端子
間のブリッジを防ぐために半田溜まりを形成したり、あ
るいは電子部品のマウント精度を上げるために位置合せ
マークを形成している。しかし、プリント配線板のよう
な基板には、多くに電子部品がマウントされるので、各
電子部品毎に半田溜まりと位置合せマークを別個に形成
しているのでは、基板面積の有効利用が図れない。
基板に対して、半田ディップ作業の際の電子部品の端子
間のブリッジを防ぐために半田溜まりを形成したり、あ
るいは電子部品のマウント精度を上げるために位置合せ
マークを形成している。しかし、プリント配線板のよう
な基板には、多くに電子部品がマウントされるので、各
電子部品毎に半田溜まりと位置合せマークを別個に形成
しているのでは、基板面積の有効利用が図れない。
【０００８】そこで本発明は上記課題を解消するために
なされたものであり、電子部品の端子間のブリッジを防
ぐとともに電子部品のマウント位置精度を同時に上げる
ことができ、基板面積の有効利用ができる基板を提供す
ることを目的としている。
なされたものであり、電子部品の端子間のブリッジを防
ぐとともに電子部品のマウント位置精度を同時に上げる
ことができ、基板面積の有効利用ができる基板を提供す
ることを目的としている。
【０００９】
【課題を解決するための手段】上記目的は、本発明にあ
っては、電子部品を半田付けするための基板において、
前記電子部品を設定する際に位置決めの基準とする位置
決め用の基準表示手段が、半田にディップする際に電子
部品の端子に半田ブリッジが生じるのを防止するための
半田を溜めるための手段を兼ねている基板により、達成
される。本発明にあっては、好ましくはレジスト層によ
り囲まれるようにして、前記位置決め用の基準表示手段
を兼ねる半田を溜めるための手段が形成されている。本
発明にあっては、好ましくは前記位置決め用の基準表示
手段を兼ねる半田を溜めるための手段は、前記レジスト
層により囲まれる導電体部を有し、前記導電体部は前記
半田を溜める部分である。本発明にあっては、好ましく
は前記位置決め用の基準表示手段を兼ねる半田を溜める
ための手段のうちの位置決め用の基準表示手段は、前記
導電体部に形成された穴部である。本発明にあっては、
好ましくは前記導電体部は銅はくである。
っては、電子部品を半田付けするための基板において、
前記電子部品を設定する際に位置決めの基準とする位置
決め用の基準表示手段が、半田にディップする際に電子
部品の端子に半田ブリッジが生じるのを防止するための
半田を溜めるための手段を兼ねている基板により、達成
される。本発明にあっては、好ましくはレジスト層によ
り囲まれるようにして、前記位置決め用の基準表示手段
を兼ねる半田を溜めるための手段が形成されている。本
発明にあっては、好ましくは前記位置決め用の基準表示
手段を兼ねる半田を溜めるための手段は、前記レジスト
層により囲まれる導電体部を有し、前記導電体部は前記
半田を溜める部分である。本発明にあっては、好ましく
は前記位置決め用の基準表示手段を兼ねる半田を溜める
ための手段のうちの位置決め用の基準表示手段は、前記
導電体部に形成された穴部である。本発明にあっては、
好ましくは前記導電体部は銅はくである。
【００１０】
【作用】上記構成によれば、位置決め用の基準表示手段
が、半田を溜めるための手段を兼ねているので、最小限
の基板のスペースで電子部品のマウント位置の精度の向
上と半田のブリッジの防止を図ることができる。好まし
くはレジスト層により囲まれる部位に位置決め用の基準
表示手段を兼ねる半田を溜めるための手段が形成されて
いて、この半田を溜めるための手段には、電子部品のピ
ンで半田ブリッジを起こさないように、余分な半田を導
いて溜めておく。好ましくは位置決め用の基準表示手段
を兼ねる半田を溜めるための手段には、レジスト層によ
り囲まれる導電体部があり、この導体部により余分な半
田を導いて溜める。好ましくは導電体部に形成された穴
部により、電子部品のマウントの位置決めを行う。
が、半田を溜めるための手段を兼ねているので、最小限
の基板のスペースで電子部品のマウント位置の精度の向
上と半田のブリッジの防止を図ることができる。好まし
くはレジスト層により囲まれる部位に位置決め用の基準
表示手段を兼ねる半田を溜めるための手段が形成されて
いて、この半田を溜めるための手段には、電子部品のピ
ンで半田ブリッジを起こさないように、余分な半田を導
いて溜めておく。好ましくは位置決め用の基準表示手段
を兼ねる半田を溜めるための手段には、レジスト層によ
り囲まれる導電体部があり、この導体部により余分な半
田を導いて溜める。好ましくは導電体部に形成された穴
部により、電子部品のマウントの位置決めを行う。
【００１１】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。なお、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
づいて詳細に説明する。なお、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
【００１２】図１は、本発明の基板の好ましい実施例を
示している。図１は、説明を簡単にするために、基板２
０の上に１つの電子部品２１をマウントした例を示して
いる。基板２０は、たとえばプリント配線板である。図
１において、電子部品２１をマウントした基板２０は、
矢印Ｘ方向に沿って半田に対してディップ（ＤＩＰ）す
ることにより、電子部品２１の端子（ピンあるいはリー
ドともいう）を、基板２０の上の所定の導体パターンに
対して電気的に接続する。
示している。図１は、説明を簡単にするために、基板２
０の上に１つの電子部品２１をマウントした例を示して
いる。基板２０は、たとえばプリント配線板である。図
１において、電子部品２１をマウントした基板２０は、
矢印Ｘ方向に沿って半田に対してディップ（ＤＩＰ）す
ることにより、電子部品２１の端子（ピンあるいはリー
ドともいう）を、基板２０の上の所定の導体パターンに
対して電気的に接続する。
【００１３】この電子部品２１は、たとえば多数のピン
を有するＱＦＰである。この電子部品２１は、４つのコ
ーナー部２１ａ，２１ｂ，２１ｃ，２１ｄを有してい
る。そして電子部品２１の４つの辺に対応して多数のピ
ン６が設けられている。
を有するＱＦＰである。この電子部品２１は、４つのコ
ーナー部２１ａ，２１ｂ，２１ｃ，２１ｄを有してい
る。そして電子部品２１の４つの辺に対応して多数のピ
ン６が設けられている。
【００１４】図２は、図１の電子部品２１が搭載されて
いる付近を拡大して示す平面図である。電子部品２１の
２つのコーナー部２１ｂ，２１ｄに対応して、半田を溜
めるための手段を兼ねている位置決め用の表示手段３
０，３０が形成されている。電子部品２１のもう１つの
コーナー部２１ｃに対応して、通常の半田溜まり３２が
形成されている。この半田溜まり３２は、従来の図１０
で示した半田溜まりと同様の構造である。
いる付近を拡大して示す平面図である。電子部品２１の
２つのコーナー部２１ｂ，２１ｄに対応して、半田を溜
めるための手段を兼ねている位置決め用の表示手段３
０，３０が形成されている。電子部品２１のもう１つの
コーナー部２１ｃに対応して、通常の半田溜まり３２が
形成されている。この半田溜まり３２は、従来の図１０
で示した半田溜まりと同様の構造である。
【００１５】この半田を溜めるための手段兼位置決め用
の表示手段３０は、図３および図４に示すような構造に
なっている。図３は、図２の半田を溜めるための手段兼
位置決め用の表示手段３０を示す平面図であり、図４は
図３のＣ−Ｃ線における断面図である。基板２０の上に
は、レジスト層（レジスト膜ともいう）４０が形成され
ている。このレジスト層４０により囲まれるスペース４
２は、図３で示すようにたとえば正方形である。このス
ペース４２内には、銅はく４４が形成されている。この
銅はく４４の中央には、基準表示手段４６としての穴部
が形成されている。
の表示手段３０は、図３および図４に示すような構造に
なっている。図３は、図２の半田を溜めるための手段兼
位置決め用の表示手段３０を示す平面図であり、図４は
図３のＣ−Ｃ線における断面図である。基板２０の上に
は、レジスト層（レジスト膜ともいう）４０が形成され
ている。このレジスト層４０により囲まれるスペース４
２は、図３で示すようにたとえば正方形である。このス
ペース４２内には、銅はく４４が形成されている。この
銅はく４４の中央には、基準表示手段４６としての穴部
が形成されている。
【００１６】銅はく４４とレジスト層４０で形成される
段差部分は、図２のピン６間に半田ブリッジが生じるの
を防止するために余分な半田を導いて半田を溜めるため
の手段５３である。つまり、半田を溜めるための手段５
３は、基板２０を半田に対してディップをする際に、電
子部品２１のピン６間に半田ブリッジが生じるのを防止
するために、余分な半田を銅はく４４により導いて溜め
る部分である。穴部は、電子部品２１を基板２０の上に
位置決めする際の基準となる基準表示手段４６である。
この位置決め用の基準表示手段４６は、図３と図４の実
施例では、上から見て円形になっている。
段差部分は、図２のピン６間に半田ブリッジが生じるの
を防止するために余分な半田を導いて半田を溜めるため
の手段５３である。つまり、半田を溜めるための手段５
３は、基板２０を半田に対してディップをする際に、電
子部品２１のピン６間に半田ブリッジが生じるのを防止
するために、余分な半田を銅はく４４により導いて溜め
る部分である。穴部は、電子部品２１を基板２０の上に
位置決めする際の基準となる基準表示手段４６である。
この位置決め用の基準表示手段４６は、図３と図４の実
施例では、上から見て円形になっている。
【００１７】その他には、図２のおいて、レジスト層４
０と基板２０の間に所定の回路配線用の導体パターン５
０が形成されている。このように、従来別々に形成され
ていた位置決め用の表示手段と、半田を溜めるための手
段を、本発明の実施例では共通な位置に形成している。
０と基板２０の間に所定の回路配線用の導体パターン５
０が形成されている。このように、従来別々に形成され
ていた位置決め用の表示手段と、半田を溜めるための手
段を、本発明の実施例では共通な位置に形成している。
【００１８】半田を溜めるための手段と位置決め用の基
準表示手段を兼用することにより、基板の面積の有効利
用が可能である。特に、基板に対して多数の電子用部品
を搭載する場合に、基板面積を有効利用するという点
で、本発明は特に有効である。
準表示手段を兼用することにより、基板の面積の有効利
用が可能である。特に、基板に対して多数の電子用部品
を搭載する場合に、基板面積を有効利用するという点
で、本発明は特に有効である。
【００１９】図５は、図１に示した本発明の実施例と異
なる別の形の半田を溜めるための手段兼位置決め用の基
準表示手段９０の例を示している。同様にして図６は半
田を溜めるための手段兼位置決め用の基準表示手段１０
０を示しており、図７はさらに別の半田を溜めるための
手段兼位置決め用の基準表示手段１１０を示している。
図５の実施例では、レジスト層９４と銅はく４４は、正
方形状の半田を溜めるための手段９２を形成している。
位置決め用の基準表示手段９６は、長方形もしくは正方
形型に作られている。
なる別の形の半田を溜めるための手段兼位置決め用の基
準表示手段９０の例を示している。同様にして図６は半
田を溜めるための手段兼位置決め用の基準表示手段１０
０を示しており、図７はさらに別の半田を溜めるための
手段兼位置決め用の基準表示手段１１０を示している。
図５の実施例では、レジスト層９４と銅はく４４は、正
方形状の半田を溜めるための手段９２を形成している。
位置決め用の基準表示手段９６は、長方形もしくは正方
形型に作られている。
【００２０】図６の実施例では、レジスト層１０４と銅
はく４４は、半田を溜めるための手段１０２と、位置決
め用の基準表示手段１０６を有し、これらは同心円状の
円形となっている。半田を溜めるための手段１０２内に
は銅はく４４が形成されている。図７の実施例では、図
６の場合と異なり、位置決め用の基準表示手段１１６が
正方形または長方形となっている。それ以外は図６の実
施例と同様である。
はく４４は、半田を溜めるための手段１０２と、位置決
め用の基準表示手段１０６を有し、これらは同心円状の
円形となっている。半田を溜めるための手段１０２内に
は銅はく４４が形成されている。図７の実施例では、図
６の場合と異なり、位置決め用の基準表示手段１１６が
正方形または長方形となっている。それ以外は図６の実
施例と同様である。
【００２１】ところで基板としては、たとえば紙基材エ
ポキシ樹脂基板、合成繊維布基材エポキシ樹脂、ガラス
布基材エポキシ樹脂、紙基材フェノール樹脂あるいはガ
ラス布、紙複合基材エポキシ樹脂ガラス布、ガラス不織
布複合基材エポキシ樹脂、セラミック等を採用すること
ができる。またレジスト層としては、通常用いられてい
る耐酸性材料である。
ポキシ樹脂基板、合成繊維布基材エポキシ樹脂、ガラス
布基材エポキシ樹脂、紙基材フェノール樹脂あるいはガ
ラス布、紙複合基材エポキシ樹脂ガラス布、ガラス不織
布複合基材エポキシ樹脂、セラミック等を採用すること
ができる。またレジスト層としては、通常用いられてい
る耐酸性材料である。
【００２２】図８は、本発明の別の実施例を示してい
る。図８の電子部品６１は、ＤＩＰである。このような
電子部品６１の２つのコーナー６１ａと６１ｂに対応し
て、２つの半田を溜めるための手段兼位置決め用の基準
表示手段７０，７０が、基板６０の上に形成されてい
る。この半田を溜めるための手段兼位置決め用の基準表
示手段７０は、図１の半田を溜めるための手段兼位置決
め用の基準表示手段３０と同様の構造であるのでその説
明を省略する。
る。図８の電子部品６１は、ＤＩＰである。このような
電子部品６１の２つのコーナー６１ａと６１ｂに対応し
て、２つの半田を溜めるための手段兼位置決め用の基準
表示手段７０，７０が、基板６０の上に形成されてい
る。この半田を溜めるための手段兼位置決め用の基準表
示手段７０は、図１の半田を溜めるための手段兼位置決
め用の基準表示手段３０と同様の構造であるのでその説
明を省略する。
【００２３】ところで、本発明は上記実施例に限定され
ない。上述した実施例では、半田を溜めるための手段兼
位置決め用の基準表示手段は、正方形や円形のパターン
を用いて形成しているが、これに限らず三角形あるいは
五角形以上の形状あるいは楕円、菱形、ハート形、その
他の形状を採用することができる。また本発明は、電子
部品として、ＱＦＰやＤＩＰ等の多ピンのＩＣの他に、
チップ部品を基板に搭載する場合にも適応することも可
能である。このチップ部品とは、たとえば角型や円筒型
の抵抗、コンデンサ、トランジスタ等である。
ない。上述した実施例では、半田を溜めるための手段兼
位置決め用の基準表示手段は、正方形や円形のパターン
を用いて形成しているが、これに限らず三角形あるいは
五角形以上の形状あるいは楕円、菱形、ハート形、その
他の形状を採用することができる。また本発明は、電子
部品として、ＱＦＰやＤＩＰ等の多ピンのＩＣの他に、
チップ部品を基板に搭載する場合にも適応することも可
能である。このチップ部品とは、たとえば角型や円筒型
の抵抗、コンデンサ、トランジスタ等である。
【００２４】
【発明の効果】以上説明したように本発明によれば、電
子部品の端子間のブリッジを防ぐとともに電子部品のマ
ウント位置精度を同時に上げることができ、基板面積の
有効利用ができる基板を提供することができる。
子部品の端子間のブリッジを防ぐとともに電子部品のマ
ウント位置精度を同時に上げることができ、基板面積の
有効利用ができる基板を提供することができる。
【図１】本発明の半田を溜めるための手段兼位置決め用
基準表示手段を備える基板の一例を示す斜視図。
基準表示手段を備える基板の一例を示す斜視図。
【図２】図１の電子部品と半田を溜めるための手段兼位
置決め用基準表示手段を示す平面図。
置決め用基準表示手段を示す平面図。
【図３】図２の半田を溜めるための手段兼位置決め用基
準表示手段を拡大して示す図。
準表示手段を拡大して示す図。
【図４】図３におけるＣ−Ｃ線における断面図。
【図５】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
基準表示手段の別の実施例を示す図。
【図６】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
基準表示手段の別の実施例を示す図。
【図７】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
基準表示手段の別の実施例を示す図。
【図８】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を、ＤＩＰに適用した例を示
す図。
基準表示手段の別の実施例を、ＤＩＰに適用した例を示
す図。
【図９】従来の半田溜まりのパターンと電子部品を示す
平面図。
平面図。
【図１０】図９の半田溜まりを拡大して示す図。
【図１１】図１０のＡ−Ａ線における断面図。
【図１２】従来の電子部品の位置合せマークの例と電子
部品を示す図。
部品を示す図。
【図１３】図１２の位置合せマークを示す平面図。
【図１４】図３のＢ−Ｂ線における断面図。
２０ 基板 ２１ 電子部品 ２１ｂ，２１ｄ 電子部品のコーナー部 ３０ 半田を溜めるための手段兼位置決め用
の表示手段 ４０ レジスト膜 ４２ 半田を溜めるための手段 ４４ 銅はく（導電体） ４６ 位置決め用の表示手段 ５３ 半田を溜めるための手段
の表示手段 ４０ レジスト膜 ４２ 半田を溜めるための手段 ４４ 銅はく（導電体） ４６ 位置決め用の表示手段 ５３ 半田を溜めるための手段
Claims (5)
- 【請求項１】 電子部品を半田付けするための基板にお
いて、 前記電子部品を設定する際に位置決めの基準とする位置
決め用の基準表示手段が、半田にディップする際に電子
部品の端子に半田ブリッジが生じるのを防止するための
半田を溜めるための手段を兼ねていることを特徴とする
基板。 - 【請求項２】 レジスト層により囲まれるようにして、
前記位置決め用の基準表示手段を兼ねる半田を溜めるた
めの手段が形成されている請求項１に記載の基板。 - 【請求項３】 前記位置決め用の基準表示手段を兼ねる
半田を溜めるための手段は、前記レジスト層により囲ま
れる導電体部を有し、前記導電体部は前記半田を溜める
部分請求項２に記載の基板。 - 【請求項４】 前記位置決め用の基準表示手段を兼ねる
半田を溜めるための手段のうちの位置決め用の基準表示
手段は、前記導電体部に形成された穴部である請求項３
に記載の基板。 - 【請求項５】 前記導電体部は銅はくである請求項３ま
たは請求項４に記載の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22260094A JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22260094A JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864917A true JPH0864917A (ja) | 1996-03-08 |
| JP3629726B2 JP3629726B2 (ja) | 2005-03-16 |
Family
ID=16785018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22260094A Expired - Fee Related JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629726B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013225569A (ja) * | 2012-04-20 | 2013-10-31 | Canon Inc | プリント配線基板及び画像形成装置 |
-
1994
- 1994-08-24 JP JP22260094A patent/JP3629726B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013225569A (ja) * | 2012-04-20 | 2013-10-31 | Canon Inc | プリント配線基板及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629726B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| JPH0864917A (ja) | 基 板 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPH04147660A (ja) | 電子部品 | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH10163587A (ja) | プリント基板 | |
| JP2636332B2 (ja) | プリント基板 | |
| JPH0349418Y2 (ja) | ||
| JPH05291735A (ja) | プリント配線基板 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JPS60231383A (ja) | プリント配線板 | |
| JPH08293663A (ja) | 配線基板及び電子機器 | |
| JPH11145340A (ja) | 電子部品 | |
| JPS63241983A (ja) | 回路配線基板 | |
| JPH04269894A (ja) | プリント回路基板への面実装部品の半田付け方法 | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH05183009A (ja) | Ｉｃモジュールの接続構造 | |
| JP2004063745A (ja) | プリント配線基板およびそれを使用する電子回路形成方法 | |
| JPH09186283A (ja) | ハイブリッドｉｃ | |
| JPH04354173A (ja) | 表面実装部品及びプリント配線板の部品実装物 | |
| JPH0637434A (ja) | Ｐｇａ型部品の面実装用印刷配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041124 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| LAPS | Cancellation because of no payment of annual fees |