JP3811567B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3811567B2 JP3811567B2 JP06081498A JP6081498A JP3811567B2 JP 3811567 B2 JP3811567 B2 JP 3811567B2 JP 06081498 A JP06081498 A JP 06081498A JP 6081498 A JP6081498 A JP 6081498A JP 3811567 B2 JP3811567 B2 JP 3811567B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- semiconductor
- semiconductor device
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Laser Beam Processing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は半導体装置の製造技術に関し、特に半導体チップの裏面が露出した構造を有する半導体装置の製造技術に利用して有効なものである。
【0002】
【従来の技術】
一般に半導体装置は、半導体チップ保護等を目的とし、その半導体チップの表面を樹脂等により封止するように構成されている。近年、半導体装置は小型化・薄型化が進んできており、半導体チップの裏面(以下、他の主面という)が露出された構造を有するパッケージ、例えばCSP(Chip Size Package)及びTCP(Tape Carrier Package)等の製品化がされている。このような半導体チップの他の主面が露出された構造を有する半導体装置の構成については、例えば1993年5月31日、日経BP社発行の「VLSIパッケージング技術」上巻の139頁乃至141頁に記載されている。その概要としては、電極パッド上にバンプを形成した半導体チップをフィルムキャリア上に形成されたインナーリード接続した後、ポッティングにより半導体チップの回路形成面(以下、一主面という)を樹脂により封止する構成のものである。
【0003】
また、このような半導体チップの他の主面が露出した構造を有する半導体装置においては、前記半導体装置の前記半導体チップの他の主面へマーク、例えば文字や記号等を形成するマーキング処理の必要性が高くなってきている。このマーキング処理は一般にインクによる捺印によりマークを形成する方式とレーザー加工によりマークを形成するレーザマーク方式とがあり、これらの方式により半導体装置へのマークが形成されている。この半導体装置へのマーキング技術としては、例えば1993年5月31日、日経BP社発行の「VLSIパッケージング技術」下巻の50頁乃至51頁に記載されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上述したような前記半導体チップの他の主面が露出された構造を有する半導体装置においては、前記半導体チップの他の主面が露出しているため、前記半導体装置の機械的強度が弱く、前記半導体チップの搬送等により前記半導体チップに機械的ストレスが加わると、前記半導体チップのカケ及びクラック等が発生し易くなるという問題がある。
【0005】
また、上述した半導体チップの他の主面が露出された前記半導体装置へマークを形成する際においても、前記半導体チップの他の主面にマークが形成されるために、前記インクの捺印によるマークの形成方式或いは前記レーザー加工によるマークの形成するレーザマーク方式を用いた場合でも、前記半導体チップの他の主面の表面状態によってマークの品質が左右されてしまい、前記マークが不鮮明となってしまう。さらに前記インクの捺印によるマーク方式では、インク切れ或いはインクムラにより、マークの印字がかすれやにじみを発生してしまう恐れもあり、マーク形成の作業面においても定期的洗浄の頻度や品種の変更に伴う品種切り替えロス時間が大きくなってしまう。
【0006】
そこで、本発明の目的は、パッケージの小型化・薄型化を阻害することなく、半導体チップの他の主面が露出した構造の半導体装置の機械的強度を向上し、信頼性を向上することができる技術を提供するものである。
【0007】
また、本発明の他の目的は、前記半導体チップの他の主の表面状態に左右されることなく、前記半導体チップの他の主に鮮明なマークを形成する技術を提供するものである。
【0008】
尚、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0012】
すなわち、一主面及び前記一主面とは反対側の他の主面を有し、前記一主面に所定の回路及び複数の電極パッドが形成された半導体チップを有する半導体装置の製造方法であって、
フィルム基材上に、貼り付けられる複数の半導体チップのそれぞれの前記複数の電極パッドに対応し、一定間隔で設けられた複数のリードと、前記複数のリードにそれぞれ配線を介して接続されたバンプ接続部と、前記配線およびバンプ接続部を覆い、貼り付けられる半導体チップのそれぞれに対応し、一定間隔で設けられたエラストマとを有するフィルムキャリアを用意する工程と、
前記半導体チップが複数形成されている半導体ウエハを切断分離して個々の半導体チップを形成する工程と、
前記複数の半導体チップのそれぞれの一主面を、前記一定間隔で設けられたエラストマに連続的に貼り付ける工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの一主面に設けられた複数の電極パッドに、前記一定間隔で設けられた複数のリードをそれぞれ電気的に接続する工程と、
前記フィルムキャリアに搭載された状態で、前記一定間隔で設けられた複数のリードと電気的に接続された前記複数の電極パッドを覆う封止部を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の露出部に保護膜を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の保護膜にマークを形成する工程と、
前記フィルムキャリアを切断することにより複数の半導体装置に分離する工程とを含む半導体装置の製造方法とするものである。
【0014】
上述した手段によれば、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置及びその製造技術であって、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記半導体チップの前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有するように構成したことにより、前記半導体チップの機械的強度を向上することができるため、前記半導体装置の信頼性も向上できる。
【0015】
また前記半導体装置において、前記保護膜の表面上にマークを設けるように構成することにより、前記マークは前記半導体チップの他の主面の表面状態に左右されることなく形成できるため、前記マークを鮮明に表示することができ、さらには前記マークのキレ、カケ等の外観不良を低減することができる。
【0016】
さらに前記マークがレーザ加工により前記保護膜上に形成することにより、前記マークのにじみ等の外観不良を低減し、かつ品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上することができる。
【0017】
また前記半導体チップの他の主面に保護膜を形成する際に、前記半導体チップが半導体ウエハの段階で、前記半導体ウエハの他の主面に保護膜を形成し、該半導体ウエハを個々の半導体チップ毎に切断分離することにより前記半導体チップの他の主面に保護膜を形成するように構成したことによって、前記粘着テープから半導体チップをピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、前記半導体チップの突上げ針に起因するクラック等の発生を低減することができる。さらに半導体チップの搬送等に起因する機械的ストレスから半導体チップを保護することもできる。
【0018】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【0019】
尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0020】
(参考形態1)
まず半導体チップの他の主面が露出した構造を有する半導体装置としては、例えばCSP(Chip Size Package)或いはTCP(Tape Carrier Package)等があり、本実施形態ではCSPの半導体装置に適用した場合について以下図面を用いて説明する。
【0021】
図1は本発明の一参考形態である半導体装置を示す斜方投影図、図2は前記半導体装置の裏面側の構成を示す概略平面図、図3は前記半導体装置の断面図(図2A―A間の断面図)である。
【0022】
本発明の一参考形態である半導体装置1は、例えば図1乃至図3に示すようにパッケージサイズが半導体チップのサイズに近い小型パッケージであり、前記半導体チップ上にバンプ電極(外部端子)が配置されたfan−inタイプのCSPである。また、このようなCSPは外部端子がバンプ電極で構成されているため、BGA(Ball Grid Array)でもある。
【0023】
前記半導体装置1は半導体チップ2を有しており、前記半導体チップ2は略四角形の板状で、一主面に所定の回路が形成されている。また前記半導体チップ2は一主面に外部と電気的に導通するための電極パッド3を有しており、前記電極パッド3は例えば前記半導体チップ2の一対の対向する辺に沿って、その辺の近傍位置に複数個、配置されている。また半導体チップ2は他の主面、つまりは前記回路形成面とは反対側の面に保護膜4を有している。前記保護膜4は例えば鎖状ポリイミドの有機材料からなる塗布液を硬化させることにより形成されるものであり、前記半導体チップ2の機械的強度を向上できるように構成している。さらに前記半導体チップ2の他の主面に設けられた前記保護膜4上には所定のマーク5が形成されている。前記マーク5は例えば商標、製品名、ロット番号等の文字により構成される。
【0024】
また前記半導体チップ2の前記一主面には弾性構造を有するエラストマ(弾性体)6が接続されている。この時、前記エラストマ6は前記半導体チップ2の前記電極パッド3とその近傍を除く、前記半導体チップ2の一主面上に接続されている。前記エラストマ6は例えば3層構造、例えば多孔質フッ素樹脂或いはポリイミド樹脂等の基層の上下面に接着層を設けたものであり、接着層により前記半導体チップ2に接着されている。また前記エラストマ6の前記半導体チップの接着面に対向する面は、後述するバンプ電極を接続するためのバンプ接着部7が複数個、形成されている。前記バンプ接着部7は例えばCu(銅)等からなり、前記接続されるバンプ電極に対応して例えば略円形に形成されている。また前記バンプ接着部7はそれぞれ配線8を有しており、前記配線8を介してそれぞれリード9に電気的に接続されている。そして前記リード9はそれぞれ対応する前記半導体チップ2の前記電極パッド3に接続されている。従って前記半導体チップ2の電極パッド3はそれぞれ前記リード9、前記配線8を介して前記バンプ接続部7と電気的に接続されている。また前記半導体チップ2は前記エラストマ6を介して、ポリイミド樹脂等からなるフィルム基材10に接続されている。前記フィルム基材10は可撓性を有しており、前記バンプ接続部7に対応した部位にそれぞれバンプ接続用孔部11を有している。そして前記バンプ接続用孔部11を通じて前記バンプ接続部7にそれぞれバンプ電極12が電気的に接続されている。前記バンプ電極12は例えばはんだ等の金属からなり、略ボール形状に形成されている。そして前記バンプ電極12は前記半導体チップ2の内方に格子状に配置されている。また前記フィルム基材10は、前記半導体チップ2の電極パッド3とその近傍位置に対応して開口部13を有している。そして前記開口部13から前記半導体チップ2の前記電極パッド3と前記リード9との接続部及びその接続部近傍にはエポキシ樹脂等からなる封止部14が形成されている。
【0025】
このように半導体チップ2の他の主面が露出した構造を有する半導体装置1において、前記半導体チップ2の他の主面に保護膜4を形成したことにより、前記半導体装置1の機械的強度を向上することができ、半導体装置の信頼性を向上することができる。
【0026】
また前記半導体チップ2の他の主面に前記保護膜4を形成し、前記保護膜4に商標、製品名、ロット番号等のマーク5を形成するようにしたことにより、前記半導体チップ2の他の主面が露出した構造の半導体装置1において、前記マーク5を鮮明に表示することができ、前記マークの切れ、カケ等の外観不良を低減することができる。
【0027】
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【0028】
図4は本参考形態の半導体装置の製造フローを示す図、図5(a)〜(d)は前記半導体装置に搭載される保護膜付きの半導体チップの組立を示す断面図、図6及び図7はエラストマ付きのフィルムキャリアの構成を示す図、図8及び図9は半導体チップの貼り付けられた前記フィルムキャリアを示す図、図10はインナーリード接続されたフィルムキャリアを示す断面図、図11は樹脂封止された前記フィルムキャリアを示す断面図、図12及び図13はバンプ形成された前記フィルムキャリアを示す図、図14は半導体装置へのマーク形成処理を示す概略図である。
【0029】
本発明の一参考形態である半導体装置は例えば図4に示す製造フローに沿って製造される。
【0030】
まず半導体装置1の製造に用いられる半導体チップ2は、例えば単結晶引上げ法等により形成された円筒状のSi(シリコン)のインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハを所定の回路毎に切断することによって得られる略四角形で板状の個片である。
【0031】
図5(a)は半導体ウエハ15の一部断面図であり、一枚の半導体ウエハ15に複数の半導体チップ2が形成されている。前記半導体チップ2の一主面には複数の電極パッド3が形成されており、前記電極パッド3は前記半導体チップの一対の対向する辺の近傍にそれぞれ配置されている。そして前記所定の回路の形成された半導体ウエハ15は、例えば一主面を保護した状態等で、例えばスピンナーにより鎖状ポリイミドの有機材料等からなる塗布液を回転塗布される。そして回転塗布された塗布液は、図5(b)に示すように前記半導体ウエハ15の他の主面全面に均一に塗布される。前記塗布液の塗布された半導体ウエハ15は所定の温度、例えば200〜400℃でキュアベークされることにより、前記塗布液は硬化されて前記半導体ウエハ15の他の主面に均一な保護膜4が形成される。
【0032】
前記保護膜4の形成された前記半導体ウエハ15は例えば図示しないリング状の枠部材に貼り渡された粘着テープ16上に図5(c)に示すように貼り付けられる。前記粘着テープ16は例えば紫外線照射により接着力が低下する特性を持つUVテープが用いられる。前記粘着テープ16に貼り付けられた半導体ウエハ15は高速回転状態のダイシングブレードによりダイシングされ、前記半導体ウエハ15が前記半導体チップ2毎に切断分離される。この時、前記半導体ウエハ15の他の主面に形成された前記保護膜4も前記半導体チップ2と一体的に切断される。
【0033】
前記半導体チップ2毎に切断された前記半導体ウエハ15は、ピックアップ装置等により前記半導体チップ2が順次ピックアップされる。前記ピックアップ処理は例えば半導体ウエハ15を貼り付けた粘着テープ16に紫外線を照射し、前記粘着テープ16の接着力を低下させた後、この粘着テープ16の半導体ウエハ搭載面の反対側から突上げ針を用いて、当該ピックアップする半導体チップ2の他の主面を突き上げる。前記突き上げられた半導体チップ2は前記保護膜4と一体的に前記粘着テープ16から剥離させる。
【0034】
前記粘着テープ16から剥離された半導体チップ2はその上方に配置されたコレットに真空吸着され、図5(d)に示すような他の主面に保護膜4を有する半導体チップ2が得られる。
【0035】
このように予め半導体チップ2の他の主面に保護膜4を形成したことにより、前記粘着テープ16から半導体チップ2をピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、半導体チップの他の主面への前記突上げ針によるキズ等の発生を減少できる。そのため半導体チップが加熱された際に半導体チップのキズに起因して発生するクラック等も減少できる。さらに半導体装置の製造において前記半導体チップ或いは半導体チップの搭載されたフィルムキャリア等の搬送、工程間の搬送の際に生じる機械的ストレスから前記半導体チップを保護することができ、前記搬送に起因する半導体チップへのクラックの発生等も低減できる。
【0036】
そして前記他の主面に保護膜4を有した半導体チップ2は、予め準備されたエラストマ付きフィルムキャリア18に搭載される。
【0037】
前記エラストマ付きフィルムキャリア18の単位フレームは例えば図6及び図7に示されており、一単位の前記フィルムキャリア18が一定の間隔で連続的に配列されている。前記フィルムキャリア18はポリイミド樹脂からなるフィルム基材10により形成されており、前記フィルムキャリア18の搬送方向に沿って、前記フィルム基材10の端部近傍にスプロケットホール19が一定の間隔で複数個形成されている。この一定の間隔で形成された前記スプロケットホール19により前記帯状のフィルムキャリア18を間欠的に搬送することができる。また前記フィルムキャリア18は、該フィルムキャリア18に貼り付けられる前記半導体チップ2の電極パッド3の位置に対応して、所定の大きさの開口部13が形成されている。本実施形態における半導体チップ2は一対の対向する辺の近傍にそれぞれ複数の電極パッド3が形成されており、前記開口部13はそれぞれの辺に設けられた複数の電極パッド3に対応して略四角形の形状に開口されている。そして前記半導体チップ2の電極パッド3の配置に対応して形成された開口部13からインナーリード接続が行えるように構成されている。
【0038】
また前記フィルムキャリア18は、前記搭載される半導体チップ2の電極パッド3近傍を除く部位に対応して該フィルムキャリア18の裏面側にバンプ接続部7が複数個形成されている。前記バンプ接続部7は略円形状に形成され、所定の間隔で格子状に配置されている。また前記複数の前記バンプ接続部7はそれぞれ配線8を介して、前記リード9へ電気的に接続されている。前記バンプ接続部7、配線8及び前記リード9は一体的に形成されており、前記リード9の他端は前記フィルムキャリア18の開口部13に延在しており、前記半導体チップ2の電極パッド3の上方に配置される。そして前記フィルムキャリア18にはそれぞれの前記バンプ接続部7に対応して複数のバンプ接続用孔部11が形成されており、前記バンプ接続用孔部11にはバンプが配置され、前記金属バンプが前記バンプ接続部7と電気的に接続されるように構成している。
【0039】
さらに前記フィルムキャリア18は、少なくとも前記開口部13を除く前記半導体チップ2の搭載位置にエラストマ(弾性体)6が接続されている。前記エラストマ6は例えば三層構造に構成されており、前記エラストマ6の前記接着層によりフィルムキャリア18に接続されてエラストマ付きのフィルムキャリアを構成している。このようなエラストマ付きフィルムキャリアが準備される。
【0040】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【0041】
前記半導体チップの貼り付けは、前記フィルムキャリア18に接着された前記エラストマ6に、前記保護膜4が形成された半導体チップ2を図8及び図9に示すように接着される。前記半導体チップ2の貼り付けは前記半導体チップ2の前記電極パッド3が前記フィルムキャリア18の前記開口部13に配置され、かつ前記電極パッド3に対応してそれぞれ前記リード9が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ2は前記エラストマ6の接着層により前記フィルムキャリア18に接着固定される。
【0042】
前記半導体チップ2の搭載されたフィルムキャリア18はインナーリード接続工程に移行される。
【0043】
インナーリード接続工程では前記半導体チップ2を搭載したフィルムキャリア18は、図10に示すように前記リードが例えばシングルポイントボンディング法等により前記半導体チップの電極パッドに接続される。この接続は前記フィルムキャリア18の前記開口部13からボンディングツールにより前記それぞれのリード9をその対応する電極パッド3へ一点ずつ超音波熱圧着することにより行われる。
【0044】
次に全てのリード9と電極パッド3とのインナーリード接続が終了したフィルムキャリア18は樹脂封止工程に移行される。
【0045】
前記樹脂封止工程では前記フィルムキャリア18が所定の部位に搬送され、ディスペンサ等により封止樹脂が塗布され、前記フィルムキャリア18に封止部14を形成する。前記封止樹脂は例えばエポキシ樹脂等からなり、前記フィルムキャリア18の開口部13からディスペンサにより塗布される。そして前記塗布された封止樹脂は、少なくとも前記リード9と前記電極パッド3との接続部、及びその接続部近傍の前記半導体チップ2の一帯に塗布される。この時、前記開口部13から塗布された封止樹脂は前記フィルム基材10と前記半導体チップ2との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア18は所定の温度でキュアベークされることにより、図11に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部14が形成される。
【0046】
次に前記封止部14が形成された前記フィルムキャリア18はバンプ形成工程に移行される。
【0047】
バンプ形成工程では予め形成された金属ボールが準備されており、前記金属ボールが前記フィルムキャリア18のバンプ接続用孔部11から前記バンプ接続部7に供給される。そして全ての前記バンプ接続用孔部11に前記金属ボールが供給された前記フィルムキャリア18は所定の条件でリフローされる。これにより、前記金属ボールが前記バンプ接続部7に電気的に接続され、図12及び図13に示すように前記フィルムキャリア18にバンプ電極12が形成される。そして前記半導体チップ2の電極パッド3は前記リード9、前記配線8、前記バンプ接続部7を介して前記バンプ電極18に電気的に接続される。
【0048】
次に前記バンプ電極12が形成された前記フィルムキャリア18はマーク工程に移行される。
【0049】
前記マーク工程では間欠的に搬送されてくるフィルムキャリア18の前記半導体装置1に搭載された半導体チップ2の他の主面に設けられた前記保護膜4にマーク5、例えば商標、製品名、ロット番号等の文字や記号を形成するものであり、本実施形態においては例えば図14に示すように構成されたレーザマーク方式によりマーク5が形成される。レーザマーク方式では例えばレーザ発振器20として、YAG(Yttrium Aluminum Garnet)レーザが用いられている。そして、前記レーザ発振器20より発進されたレーザ光21は例えば反射鏡22を介してマスク23に到達される。前記マスク23としては例えばガラスマスクが用いられ、前記マスク23には半導体装置1に形成される文字等が配列されている。そして、前記マスク23は駆動機構等により移動されることにより、前記マスク23に配列された文字から所定の文字を選択することができる。このようにマスク23に配列された文字を切り替えることによって、半導体装置1に所望の文字を順次印字することができるように構成されている。そして前記マスク23を通った前記レーザ光21は結像レンズ24により前記半導体装置1の前記半導体チップ2の他の主面に形成された前記保護膜4上に結像され、前記半導体装置1の前記保護膜4上に所定のマーク5が印字される。
【0050】
このように半導体チップの他の主面が露出した半導体装置において、前記半導体チップ2の他の主面に保護膜4を形成し、前記保護膜4上にマーク5を形成することによって、前記マーク5は前記半導体チップ2の他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。さらに前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ等のマーク起因の外観不良を低減することが可能となり、半導体装置製造の歩留まりが向上し、製造コストの低減を図ることができる。また前記半導体チップの他の主面に形成された前記保護膜4が有色で構成することにより、印字されたマークがより鮮明に形成される。またレーザーマーク方式でマークを形成したことにより、マークのにじみ等の外観不良を低減し、照射されるレーザによる半導体チップへのストレスも低減することができる。さらにレーザーマーク方式でマークを形成したことにより、品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上できる。
【0051】
次に前記マーク5の形成が完了したフィルムキャリア18上の半導体装置1は切断工程に移行され、個々の半導体装置1に切断されることにより、図1乃至図3に示すような露出した半導体チップ2の他の主面に保護膜4を有し、かつ前記保護膜4にマーク5が形成された半導体装置1が得られる。
【0052】
(実施形態1)
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【0053】
本実施形態では、上述した参考形態1と同様に、例えばFan−inタイプのCSPの製造方法に適用した場合について説明する。
【0054】
図15は本発明の一実施形態を示す半導体装置の製造フローを示す図、図16及び図17は本実施形態のフィルムキャリアへのチップ貼り付け工程を示す図、図18は本実施形態のインナーリード接続工程を示す断面図、図19は本実施形態の封止工程を示す断面図、図20は本実施形態のバンプ形成工程を示す断面図、図21は本実施形態の半導体チップの他の主面への保護膜形成工程を示す断面図である。
【0055】
本発明の一実施形態である半導体装置の製造方法は例えば図15に示す製造フローに沿って行われる。
【0056】
まず半導体装置の製造に用いられる半導体チップ2は、例えば単結晶引上げ法等により形成された円筒状のSiのインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハ15を所定の回路毎に切断することによって、略四角形で板状の半導体チップ2が形成される。前記半導体チップ2の一主面には複数の電極パッド3が前記半導体チップ2の一対の対向する辺の近傍にそれぞれ配置されている。
【0057】
そして前記参考形態1と同様に、図4及び図5に示すような前記エラストマ付きフィルムキャリア18が準備されている。前記エラストマ付きフィルムキャリアの構成は前記参考形態1と同様のため説明は省略する。
【0058】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【0059】
前記半導体チップ2の貼り付けは、前記フィルムキャリア18に接着された前記エラストマ6に前記半導体チップを図16及び図17に示すように接着される。前記半導体チップ2は前記電極パッド3が前記フィルムキャリア18の前記開口部13に配置され、かつ前記電極パッド3に対応してそれぞれ前記リード9が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ2は前記エラストマ6の接着層により前記フィルムキャリア18に接着固定される。
【0060】
次に前記半導体チップ2の搭載されたフィルムキャリア18はインナーリード接続工程に移行され、前記半導体チップ2を搭載したフィルムキャリア18は図18に示すように前記リードを前記電極パッドへ例えばシングルポイントボンディング法により接続する。
【0061】
そして全てのリード9と電極パッド3とのインナーリード接続が終了したフィルムキャリア18は樹脂封止工程に移行され、前記フィルムキャリア18の所定の部位にディスペンサ等により封止樹脂が塗布され、前記塗布された封止樹脂は少なくとも前記リード9と前記電極パッド3との接続部、及びその接続部近傍の前記半導体チップ2の一帯に塗布される。この時、前記開口部13から塗布された封止樹脂は実施例1と同様に、前記フィルム基材10と前記半導体チップ2との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア18は所定の温度でキュアベークされ、図19に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部14が形成される。
【0062】
前記封止部14が形成された前記フィルムキャリア18はバンプ形成工程に移行される。バンプ形成工程では前記フィルムキャリア18に予め形成された金属ボールがそれぞれの前記バンプ搭載孔11から前記バンプ接続部7に供給される。そして全ての前記バンプ接続用孔部11に前記金属ボールが供給された前記フィルムキャリア18は所定の条件でリフローされ、図20に示すように前記バンプ接続部7にバンプ電極12が形成される。
【0063】
次に前記バンプ電極12が形成された前記フィルムキャリア18は前記半導体チップ2の他の主面に保護膜4が形成される。
【0064】
前記保護膜4は例えば鎖状ポリイミドの有機材料等からなる塗布液25を半導体チップ2の他の主面に塗布することにより形成されており、前記塗布液は図21に示すようにディスペンサ26を移動させながら塗布する描画方式で形成されている。前記半導体チップ2の他の主面に塗布された塗布液25は均一に広がる。その後、前記前記半導体チップ2の他の面に塗布液25が塗布された半導体装置1は所定の温度でキュアベークされることにより、前記塗布液は硬化されて前記半導体装置1に搭載された半導体チップ2の他の主面に保護膜4が形成される。
【0065】
そして前記半導体チップ2の他の主面に保護膜4が形成された半導体装置1はマーク工程に移行され、前記保護膜4上にマーク5が形成される。前記マーク5の形成は前記参考形態1と同様に例えばレーザマーク方式により所定のマーク5が半導体装置1に形成される。
【0066】
このように前記マーク工程の前に、前記半導体チップの他の主面に保護膜4を形成し、前記保護膜4上にマーク5を形成することによって、本実施形態においても前記マーク5は前記半導体チップの他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ、にじみ等のマーク起因の外観不良を低減することが可能となる。さらに半導体装置の組立て段階で保護膜4を形成するように構成したことにより、半導体装置の組立ラインのみで本発明を適用可能となる。
【0067】
そして前記マーク5が形成された半導体装置1は切断工程に移行され、前記フィルムキャリア18から個々の半導体装置1に切断することにより、図1及び図2に示すような半導体チップ2の他の主面に保護膜4を有し、かつ前記保護膜4にマーク5が形成された半導体装置1が得られる。
【0068】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施形態ではfan−inタイプのCSPに適用した場合について具体的に説明したが、半導体チップの他の主面が露出した構造を有する半導体装置であればどのようなものでもよく、例えば図22に示すように外部端子がリードで構成されているTCPの半導体装置、或いはfan−outタイプのCSP、BGA等の半導体装置に種々適用可能である。
【0069】
また本実施形態では半導体ウエハの段階、或いはバンプ電極形成後のフィルムキャリアの段階で保護膜を形成する場合について説明したが、これに限定されるものではなく、例えば半導体装置毎にフィルムキャリアを切断した段階等でもよい。
【0070】
さらに本実施形態では前記保護膜を塗布することにより形成する場合について説明したが、例えば保護基板を接着剤等により前記半導体チップの他の主面に貼付ける、或いは予めマークが形成された保護基板を接着剤等により前記半導体チップの他の主面に貼り付けることにより前記保護膜を形成するように構成してもよい。
【0071】
また本実施形態では半導体チップの他の主面が露出した構造を有する半導体装置において、前記半導体チップの他の主面に形成された保護膜に、レーザマーク方式を用いて、所定のマークを形成する場合について説明したが、例えばインク方式によりマークを形成する等、前記半導体チップの他の主面に形成された保護膜にマークを形成できるものであれば、どのような構成でも良い。
【0072】
さらに本実施形態ではマークとして、商標、製品名、ロット番号等を形成する場合について説明したが、前記保護膜上に形成される文字及び図等であればどのようなものでもよく、例えば半導体チップ或いは半導体装置の位置決め用のマークを形成してもよい。
【0073】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【0074】
すなわち、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置において、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有し、前記保護膜の表面上に所定のマークを形成したことにより、前記半導体チップの機械的強度を向上し、前記半導体装置の信頼性を向上することができる。さらに前記半導体チップの他の主面に保護膜を形成し、前記保護膜上にマークを形成することにより、前記マークを鮮明に表示することができ、前記半導体装置の品質向上及び外観検査におけるマーク認識の安定化を図ることができる。また前記半導体チップの他の主面の表面状態に左右されことなく、マークの外観不良を低減でき、半導体装置の歩留まりを向上することができる。
【図面の簡単な説明】
【図1】本発明の一参考形態である半導体装置の概略構成を示す斜方投影図である。
【図2】本発明の一参考形態である半導体装置を示す平面図である。
【図3】本発明の一参考形態である半導体装置の図2A−A間断面図である。
【図4】本発明の一参考形態である半導体装置の製造方法を示すプロセスフローである。
【図5】本発明の一参考形態である半導体装置に用いられる保護膜付きの半導体チップの形成処理を示す断面図である。
【図6】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの構成を示す平面図である。
【図7】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの図 6 B−B間断面図である。
である。
【図8】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図9】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す図8C−C間断面図である。
【図10】本発明の一参考形態である半導体装置のインナーリード接続を示す断面図である。
【図11】本発明の一参考形態である半導体装置の樹脂封止を示す断面図である。
【図12】本発明の一参考形態である半導体装置のバンプ形成工程を示す平面図である。
【図13】本発明の一参考形態である半導体装置のバンプ形成工程を示す図12D−D間断面図である。
【図14】本発明の一参考形態である半導体装置のマーク形成工程を示す概略構成図である。
【図15】本発明の一実施形態である半導体装置の製造方法を示すプロセスフローである。
【図16】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図17】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す図16E―E間断面図である。
【図18】本発明の一実施形態である半導体装置のインナーリード接続を示す断面図である。
【図19】本発明の一実施形態である半導体装置の樹脂封止を示す断面図である。
【図20】本発明の一実施形態である半導体装置のバンプ形成工程を示す断面図である。
【図21】本発明の一実施形態である半導体装置の保護膜形成フローを示す断面図である。
【符号の説明】
1…半導体装置、2…半導体チップ、3…電極パッド、4…保護膜、5…マーク、6…エラストマ(弾性体)、7…バンプ接続部、8…配線、9…リード、10…フィルム基材、11…バンプ接続用孔部、12…バンプ電極(外部端子)、13…開口部、14…封止部、15…半導体ウエハ、16…粘着テープ、17…ダイシングライン、18…フィルムキャリア、19…スプロケットホール、20…レーザ発振器、21…レーザ光、22…反射鏡、23…マスク、24…結像レンズ、25…塗布液、26…ディスペンサ、
Claims (2)
- 一主面及び前記一主面とは反対側の他の主面を有し、前記一主面に所定の回路及び複数の電極パッドが形成された半導体チップを有する半導体装置の製造方法であって、
フィルム基材上に、貼り付けられる複数の半導体チップのそれぞれの前記複数の電極パッドに対応し、一定間隔で設けられた複数のリードと、前記複数のリードにそれぞれ配線を介して接続されたバンプ接続部と、前記配線およびバンプ接続部を覆い、貼り付けられる半導体チップのそれぞれに対応し、一定間隔で設けられたエラストマとを有するフィルムキャリアを用意する工程と、
前記半導体チップが複数形成されている半導体ウエハを切断分離して個々の半導体チップを形成する工程と、
前記複数の半導体チップのそれぞれの一主面を、前記一定間隔で設けられたエラストマに連続的に貼り付ける工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの一主面に設けられた複数の電極パッドに、前記一定間隔で設けられた複数のリードをそれぞれ電気的に接続する工程と、
前記フィルムキャリアに搭載された状態で、前記一定間隔で設けられた複数のリードと電気的に接続された前記複数の電極パッドを覆う封止部を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の露出部に保護膜を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の保護膜にマークを形成する工程と、
前記フィルムキャリアを切断することにより複数の半導体装置に分離することを特徴とする半導体装置の製造方法。 - 前記保護膜へのマークの形成は、レーザーマーク方式により行われることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06081498A JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06081498A JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11260974A JPH11260974A (ja) | 1999-09-24 |
JP3811567B2 true JP3811567B2 (ja) | 2006-08-23 |
Family
ID=13153207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06081498A Expired - Fee Related JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811567B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3827497B2 (ja) | 1999-11-29 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3530158B2 (ja) | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP3872319B2 (ja) | 2001-08-21 | 2007-01-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP4642436B2 (ja) * | 2004-11-12 | 2011-03-02 | リンテック株式会社 | マーキング方法および保護膜形成兼ダイシング用シート |
KR100849181B1 (ko) * | 2007-04-12 | 2008-07-30 | 삼성전자주식회사 | 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법 |
JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
JP2013005099A (ja) * | 2011-06-14 | 2013-01-07 | Nippon Dempa Kogyo Co Ltd | 圧電デバイスとその製造方法 |
JP5444382B2 (ja) * | 2012-01-16 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
JP5946286B2 (ja) * | 2012-02-17 | 2016-07-06 | 新日本無線株式会社 | パワー半導体装置及びその製造方法 |
JP7132198B2 (ja) * | 2019-09-27 | 2022-09-06 | 芝浦メカトロニクス株式会社 | 成膜装置及び埋込処理装置 |
-
1998
- 1998-03-12 JP JP06081498A patent/JP3811567B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11260974A (ja) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US8048781B2 (en) | Methods and systems for packaging integrated circuits | |
US6916686B2 (en) | Method of manufacturing a semiconductor device | |
US7476565B2 (en) | Method for forming filling paste structure of WL package | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
JP2001085366A (ja) | 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス | |
US6204566B1 (en) | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures | |
US7528054B2 (en) | Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips | |
JP2007048920A (ja) | 半導体装置の製造方法 | |
JP3811567B2 (ja) | 半導体装置の製造方法 | |
JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JPWO2003028072A1 (ja) | 半導体装置の製造方法 | |
JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
US20070117259A1 (en) | Semiconductor component and method of manufacture | |
JP2002110862A (ja) | 半導体装置とその製造方法 | |
JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
JPH0562980A (ja) | 半導体装置およびその製造方法 | |
JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JP3726115B2 (ja) | 半導体装置の製造方法 | |
US20220344231A1 (en) | Flip chip package unit and associated packaging method | |
JP3418106B2 (ja) | 半導体装置およびその製造方法 | |
US11329021B2 (en) | Method for fabricating a semiconductor device comprising a paste layer and semiconductor device | |
JP2002050720A (ja) | 半導体装置の製造方法 | |
JP2008130705A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |