JPH0541469A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0541469A JPH0541469A JP19634891A JP19634891A JPH0541469A JP H0541469 A JPH0541469 A JP H0541469A JP 19634891 A JP19634891 A JP 19634891A JP 19634891 A JP19634891 A JP 19634891A JP H0541469 A JPH0541469 A JP H0541469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin layer
- thickness
- patterns
- recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】樹脂封止型半導体装置において、封止樹脂から
の半導体素子への応力を緩和する為、近年半導体素子の
回路形成面上にポリイミドコート層が設けられている。
素子の大型化に伴い、コート厚は１０μｍ程度必要とな
ったが、ポリイミドが有色である為、組立設備での位置
合わせ用の自動パターン認識がポリイミド層の上からな
くなってしまったという問題が発生している。 【構成】本発明は半導体素子１の回路形成面２上のボン
ディングパッド付近を除く部分に、認識パターン部分の
み５μｍ以下とした凹部４ａ１，４ａ２を有する応力緩
和樹脂３ａを備えている。
の半導体素子への応力を緩和する為、近年半導体素子の
回路形成面上にポリイミドコート層が設けられている。
素子の大型化に伴い、コート厚は１０μｍ程度必要とな
ったが、ポリイミドが有色である為、組立設備での位置
合わせ用の自動パターン認識がポリイミド層の上からな
くなってしまったという問題が発生している。 【構成】本発明は半導体素子１の回路形成面２上のボン
ディングパッド付近を除く部分に、認識パターン部分の
み５μｍ以下とした凹部４ａ１，４ａ２を有する応力緩
和樹脂３ａを備えている。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特にポリイミド等の応力緩和用樹脂層を有する樹
脂封止型半導体装置に関する。
関し、特にポリイミド等の応力緩和用樹脂層を有する樹
脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来、この種の樹脂封止型半導体装置
は、図４に示す様に、シリコンより成る半導体素子１を
エポキシ樹脂に銀粉末を混合して成る銀ペースト６で半
導体素子搭載用の金属性ダイアタッチ部７に接着し、金
属製のリード８と半導体素子１のボンディングハッドと
を金ワイヤ５で電気的に接続し、エポキシ系の封止樹脂
９で一体化した構造になっている。
は、図４に示す様に、シリコンより成る半導体素子１を
エポキシ樹脂に銀粉末を混合して成る銀ペースト６で半
導体素子搭載用の金属性ダイアタッチ部７に接着し、金
属製のリード８と半導体素子１のボンディングハッドと
を金ワイヤ５で電気的に接続し、エポキシ系の封止樹脂
９で一体化した構造になっている。
【０００３】この際、半導体素子１の回路形成面２の上
面には、封止樹脂９からの応力を緩和するため、厚さ５
〜２０μｍの応力緩和用樹脂層３が半導体素子１のボン
ディングパッド付近を除いて設けられている。通常この
応力緩和用樹脂層３はウェーハ状態の半導体素子の上面
にポリイミド液にフィラーを混ぜたものを所定のマスク
を用いてスピンコート等の手法で塗布し、その後、硬
化、エッチング等を経て形成される。
面には、封止樹脂９からの応力を緩和するため、厚さ５
〜２０μｍの応力緩和用樹脂層３が半導体素子１のボン
ディングパッド付近を除いて設けられている。通常この
応力緩和用樹脂層３はウェーハ状態の半導体素子の上面
にポリイミド液にフィラーを混ぜたものを所定のマスク
を用いてスピンコート等の手法で塗布し、その後、硬
化、エッチング等を経て形成される。
【０００４】
【発明が解決しようとする課題】上述した従来の樹脂封
止型半導体装置は、以下に示す様な欠点を有していた。
すなわち、半導体素子１が大型化（７ｍｍ×７ｍｍ程度
の正方形または長辺が１０ｍｍ程度の長方形）してくる
と、応力も大きくなるので応力緩和用樹脂層３を厚くせ
ざるを得ず、通常１０μｍ以上の厚さが必要となってし
まう。ところが、応力緩和用樹脂層は、封止樹脂と熱膨
張係数を近づける為に多量のフィラーを混入させてお
り、透明度が悪く、半導体素子上のパターンは光をあて
ても認識できなくなってしまう。つまり、組立工程のマ
ウント、ボンディング等の設備の位置合わせで使用して
いる半導体素子上の自動パターン認識ができなくなって
しまう。現在実用されている応力緩和用樹脂層では、こ
のような自動パターン認識の可能な厚さの上限は５μｍ
程度である。
止型半導体装置は、以下に示す様な欠点を有していた。
すなわち、半導体素子１が大型化（７ｍｍ×７ｍｍ程度
の正方形または長辺が１０ｍｍ程度の長方形）してくる
と、応力も大きくなるので応力緩和用樹脂層３を厚くせ
ざるを得ず、通常１０μｍ以上の厚さが必要となってし
まう。ところが、応力緩和用樹脂層は、封止樹脂と熱膨
張係数を近づける為に多量のフィラーを混入させてお
り、透明度が悪く、半導体素子上のパターンは光をあて
ても認識できなくなってしまう。つまり、組立工程のマ
ウント、ボンディング等の設備の位置合わせで使用して
いる半導体素子上の自動パターン認識ができなくなって
しまう。現在実用されている応力緩和用樹脂層では、こ
のような自動パターン認識の可能な厚さの上限は５μｍ
程度である。
【０００５】このような位置合わせ用の認識パターン
は、通常、正方形または長方形の半導体素子の対角部に
２個所設けられているが、応力緩和用樹脂膜は２隅には
設けていないため、その部分でクラックが発生し易く、
耐熱性が良好でないという問題点がある。
は、通常、正方形または長方形の半導体素子の対角部に
２個所設けられているが、応力緩和用樹脂膜は２隅には
設けていないため、その部分でクラックが発生し易く、
耐熱性が良好でないという問題点がある。
【０００６】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、回路形成面に認識パターンを設けた半導体素
子と、前記半導体素子の回路形成面上を被覆する応力緩
和用樹脂層とを有する樹脂封止型半導体装置において、
前記応力緩和用樹脂層の表面に前記認識パターンに対応
する凹部が設けられているというものである。
体装置は、回路形成面に認識パターンを設けた半導体素
子と、前記半導体素子の回路形成面上を被覆する応力緩
和用樹脂層とを有する樹脂封止型半導体装置において、
前記応力緩和用樹脂層の表面に前記認識パターンに対応
する凹部が設けられているというものである。
【０００７】
【実施例】次に、この発明について図面を参照して説明
する。
する。
【０００８】図１はこの発明の第１の実施例を示す平面
図であり、図２は第１の実施例における半導体素子と応
力緩和用樹脂層の関係を示す平面図である。なお、図１
は図２のＡ−Ａ線対応部で切断した断面図である。
図であり、図２は第１の実施例における半導体素子と応
力緩和用樹脂層の関係を示す平面図である。なお、図１
は図２のＡ−Ａ線対応部で切断した断面図である。
【０００９】この実施例は、回路形成面に認識パターン
を設けた半導体素子１の回路形成面上に応力緩和用樹脂
層３ａを有し、応力緩和用樹脂層３ａの表面に前述の認
識パターンに対応する凹部４ａ１，４ａ２が設けられて
いる。
を設けた半導体素子１の回路形成面上に応力緩和用樹脂
層３ａを有し、応力緩和用樹脂層３ａの表面に前述の認
識パターンに対応する凹部４ａ１，４ａ２が設けられて
いる。
【００１０】認識パターンは長方形の半導体素子１のボ
ンディングバッド１０を配列した外周部３の内側の対角
部に２個所、１００μｍ×１００μｍ〜２００μｍ×２
００μｍの広さで設けられている。凹部４ａ１，４ａ２
の大きさはこの面積より若干大きくしておく。応力緩和
樹脂層３ａの凹部における厚さは高高５μｍ，例えば４
μｍ程度であり、その余の部分では、半導体素子の大き
さが８ｍｍ×８ｍｍのとき、１２μｍ程度である。
ンディングバッド１０を配列した外周部３の内側の対角
部に２個所、１００μｍ×１００μｍ〜２００μｍ×２
００μｍの広さで設けられている。凹部４ａ１，４ａ２
の大きさはこの面積より若干大きくしておく。応力緩和
樹脂層３ａの凹部における厚さは高高５μｍ，例えば４
μｍ程度であり、その余の部分では、半導体素子の大き
さが８ｍｍ×８ｍｍのとき、１２μｍ程度である。
【００１１】次に、応力緩和樹脂層の形成方法について
説明する。
説明する。
【００１２】ポリイミド液と溶融シリカなどのフィラー
を重量比で８：１に混合した塗布液をウェーハ（ボンデ
ィングパッドおよびカバー膜の形成迄終ったもの）にス
ピンオン法で塗布し、硬化させて厚さ４μｍの第１の樹
脂膜を形成し、エッチングにより長方形にパターニング
して半導体素子上に残す。次に、再び上述の塗布液を使
用して厚さ８μｍの第１の樹脂膜を形成し、エッチング
により長方形の対角部に３００μｍ×３００μｍの正方
形の孔（４ａ２），３００μｍ×４００μｍの長方形の
孔（４ａ１）を設けた形状に第２の樹脂膜をパターニン
グする。このようにして図１，図２に示す応力緩和樹脂
層３ａを形成することができる。なお、半導体素子１の
大きさは、８ｍｍ×８ｍｍとする。
を重量比で８：１に混合した塗布液をウェーハ（ボンデ
ィングパッドおよびカバー膜の形成迄終ったもの）にス
ピンオン法で塗布し、硬化させて厚さ４μｍの第１の樹
脂膜を形成し、エッチングにより長方形にパターニング
して半導体素子上に残す。次に、再び上述の塗布液を使
用して厚さ８μｍの第１の樹脂膜を形成し、エッチング
により長方形の対角部に３００μｍ×３００μｍの正方
形の孔（４ａ２），３００μｍ×４００μｍの長方形の
孔（４ａ１）を設けた形状に第２の樹脂膜をパターニン
グする。このようにして図１，図２に示す応力緩和樹脂
層３ａを形成することができる。なお、半導体素子１の
大きさは、８ｍｍ×８ｍｍとする。
【００１３】以後は、従来と同時にペレッタイズ、ダイ
ボンディング、ワイヤボンディングおよび樹脂封止を行
なえば樹脂封止型半導体装置が得られる。
ボンディング、ワイヤボンディングおよび樹脂封止を行
なえば樹脂封止型半導体装置が得られる。
【００１４】この構造であると、半導体素子１が大型化
した場合でも、回路形成面２の大部分が少なくとも５μ
ｍの厚さの樹脂層で覆うことができ、かつ、組立工程で
のパターン認識は高高５μｍの厚さの凹部で行なうこの
ができる。従って、従来例より耐熱性を改善することが
できる。
した場合でも、回路形成面２の大部分が少なくとも５μ
ｍの厚さの樹脂層で覆うことができ、かつ、組立工程で
のパターン認識は高高５μｍの厚さの凹部で行なうこの
ができる。従って、従来例より耐熱性を改善することが
できる。
【００１５】図３は本発明の第２の実施例の断面図であ
る。この場合、封止樹脂９からの応力に対し、回路形成
パターンで強そうな部分（例えば、凹凸のある部分）を
選んで凹部４ｂを数多く設けてある。この実施例である
と、封止樹脂と応力緩和樹脂層との機械的密着力が増加
し、外部からの水分浸入に対し強くなり、耐湿性が一層
向上するという利点がある。
る。この場合、封止樹脂９からの応力に対し、回路形成
パターンで強そうな部分（例えば、凹凸のある部分）を
選んで凹部４ｂを数多く設けてある。この実施例である
と、封止樹脂と応力緩和樹脂層との機械的密着力が増加
し、外部からの水分浸入に対し強くなり、耐湿性が一層
向上するという利点がある。
【００１６】
【発明の効果】以上説明した様に、本発明は半導体素子
の回路形成面上に認識パターンに対応する凹部のある応
力緩和用樹脂層を設けることにより、封止樹脂からの半
導体素子への応力を効果的に緩和できるので、組立設備
の自動パターン認識が可能で、耐熱性の優れた樹脂封止
型半導体装置が得られるという効果を有する。
の回路形成面上に認識パターンに対応する凹部のある応
力緩和用樹脂層を設けることにより、封止樹脂からの半
導体素子への応力を効果的に緩和できるので、組立設備
の自動パターン認識が可能で、耐熱性の優れた樹脂封止
型半導体装置が得られるという効果を有する。
【図１】本発明の第１の実施例を示す断面図である。
【図２】図１の一部詳細を示す平面図である。
【図３】本発明の第２の実施例を示す断面図である。
【図４】従来の樹脂封止型半導体装置を示す断面図であ
る。
る。
１ 半導体素子 ２ 回路形成面 ３，３ａ，３ｂ 応力緩和用樹脂層 ４，４ａ１，４ａ２，４ｂ 凹部 ５ 金ワイヤー ６ 銀ペースト ７ ダイアタッチ部 ８ リード ９ 封止樹脂 １０ ボンディングパッド
Claims (1)
- 【請求項１】 回路形成面に認識パターンを設けた半導
体素子と、前記半導体素子の回路形成面上を被覆する応
力緩和用樹脂層とを有する半導体装置において、前記応
力緩和用樹脂層の表面に前記認識パターンに対応する凹
部が設けられていることを特徴とする樹脂封止型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634891A JPH0541469A (ja) | 1991-08-06 | 1991-08-06 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634891A JPH0541469A (ja) | 1991-08-06 | 1991-08-06 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541469A true JPH0541469A (ja) | 1993-02-19 |
Family
ID=16356349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19634891A Pending JPH0541469A (ja) | 1991-08-06 | 1991-08-06 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022020A (ja) * | 2007-08-30 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
-
1991
- 1991-08-06 JP JP19634891A patent/JPH0541469A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022020A (ja) * | 2007-08-30 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518223B2 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| US6380061B1 (en) | Process for fabricating bump electrode | |
| US5567656A (en) | Process for packaging semiconductor device | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US20060205117A1 (en) | Solder masks used in encapsulation, assemblies including the solar mask, and methods | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| KR20010061849A (ko) | 웨이퍼 레벨 패키지 | |
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| JPH11135663A (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US6207477B1 (en) | Semiconductor device having a ball grid array and a fabrication process thereof | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| CN113594051B (zh) | 半导体封装方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP2000124354A (ja) | チップサイズパッケージ及びその製造方法 | |
| US7384805B2 (en) | Transfer mold semiconductor packaging processes | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP3274314B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH05326618A (ja) | 半導体装置 |