JPH04298030A - メタルプラグの形成方法 - Google Patents
メタルプラグの形成方法Info
- Publication number
- JPH04298030A JPH04298030A JP3063463A JP6346391A JPH04298030A JP H04298030 A JPH04298030 A JP H04298030A JP 3063463 A JP3063463 A JP 3063463A JP 6346391 A JP6346391 A JP 6346391A JP H04298030 A JPH04298030 A JP H04298030A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal plug
- layer
- forming
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 115
- 239000002184 metal Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000012790 adhesive layer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 36
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 58
- 239000010937 tungsten Substances 0.000 abstract description 58
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 57
- 238000004544 sputter deposition Methods 0.000 abstract description 10
- 229910018125 Al-Si Inorganic materials 0.000 abstract description 3
- 229910018520 Al—Si Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 86
- 238000010586 diagram Methods 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路の微細
化、高集積化に伴い例えば多層配線の層間を接続するビ
アホール内に、あるいは半導体基板と配線とを接続する
コンタクトホール内に接続用の金属を埋め込むいわゆる
メタルプラグの形成方法に関する。
化、高集積化に伴い例えば多層配線の層間を接続するビ
アホール内に、あるいは半導体基板と配線とを接続する
コンタクトホール内に接続用の金属を埋め込むいわゆる
メタルプラグの形成方法に関する。
【0002】
【従来の技術】次世代以降の超々LSI等の半導体集積
回路の微細化、高集積化に伴い、多層配線の層間を接続
するビアホールや、半導体基板と配線とを接続するコン
タクトホール等の接続孔の開口径が例えば0.35μm
□というように、ますます小さくなってきている。した
がって、従来のAlのバイアススパッタ法ではステップ
カバレージの点から良好な接続が得られない。そこで、
このステップカバレージを改善する方法としてメタルプ
ラグ技術が実用化されつつある。この技術は上記のビア
ホール、コンタクトホールなどの接続孔内に選択的にメ
タルのプラグを埋め込む方法である。メタルプラグを埋
め込む技術としては、カバレージが良く、しかも従来の
多結晶シリコンよるプラグなどと比較してコンタクト抵
抗の低いタングステンプラグが注目を集めている。
回路の微細化、高集積化に伴い、多層配線の層間を接続
するビアホールや、半導体基板と配線とを接続するコン
タクトホール等の接続孔の開口径が例えば0.35μm
□というように、ますます小さくなってきている。した
がって、従来のAlのバイアススパッタ法ではステップ
カバレージの点から良好な接続が得られない。そこで、
このステップカバレージを改善する方法としてメタルプ
ラグ技術が実用化されつつある。この技術は上記のビア
ホール、コンタクトホールなどの接続孔内に選択的にメ
タルのプラグを埋め込む方法である。メタルプラグを埋
め込む技術としては、カバレージが良く、しかも従来の
多結晶シリコンよるプラグなどと比較してコンタクト抵
抗の低いタングステンプラグが注目を集めている。
【0003】このタングステンプラグの形成には、選択
タングステンCVD法とブランケットタングステンCV
D法の2つがあるが、プロセスの安定性及び深さの異な
る接続孔へのプラグ形成に有利という面から、ブランケ
ットタングステンCVD法が有利である。
タングステンCVD法とブランケットタングステンCV
D法の2つがあるが、プロセスの安定性及び深さの異な
る接続孔へのプラグ形成に有利という面から、ブランケ
ットタングステンCVD法が有利である。
【0004】図10は、メタルプラグ技術を用いて配線
接続を行うようにした従来の方法を示す。すなわち、図
10Aに示すように下層配線例えばシリコン基板1に拡
散層による下層配線2を形成した後、上面にSiO2
などの絶縁膜3を形成し、この絶縁膜3にコンタクト用
の接続孔4を形成した後、接続孔4内を含むように絶縁
膜の上面全面に密着層例えばTiN膜5を形成する。次
に、図10Bに示すように接続孔4内を含んで全面に高
融点金属による例えばブランケットタングステン層6を
CVD法によって被着形成する。次に、図10Cに示す
ようにエッチバックして接続孔4内にのみタングステン
が残るようにしてメタルプラグ6Aを形成する。しかる
後、メタルプラグ6Aに接続する上層配線7を形成する
。なお、拡散層による下層配線2の表面には耐熱層であ
るSITOX(シリサイゼーション・スルー・オキサイ
ド)法によるTiSi2 膜8を形成するを可とする。
接続を行うようにした従来の方法を示す。すなわち、図
10Aに示すように下層配線例えばシリコン基板1に拡
散層による下層配線2を形成した後、上面にSiO2
などの絶縁膜3を形成し、この絶縁膜3にコンタクト用
の接続孔4を形成した後、接続孔4内を含むように絶縁
膜の上面全面に密着層例えばTiN膜5を形成する。次
に、図10Bに示すように接続孔4内を含んで全面に高
融点金属による例えばブランケットタングステン層6を
CVD法によって被着形成する。次に、図10Cに示す
ようにエッチバックして接続孔4内にのみタングステン
が残るようにしてメタルプラグ6Aを形成する。しかる
後、メタルプラグ6Aに接続する上層配線7を形成する
。なお、拡散層による下層配線2の表面には耐熱層であ
るSITOX(シリサイゼーション・スルー・オキサイ
ド)法によるTiSi2 膜8を形成するを可とする。
【0005】
【発明が解決しようとする課題】現状ではCVDブラン
ケットタングステン層6と下地の絶縁膜3との密着性の
問題からそれらの中間にTiN膜5などの密着層を形成
しなければならない。ところが、メタルプラグ6Aを形
成するためにブランケットタングステン層6をエッチバ
ックし、さらに密着層のTiN膜5をエッチングしたと
き、オーバーエッチングが必要であるが、そのときにエ
ッチャントが接続孔側壁についているTiN膜5に集中
するため、図11に示すようにTiN膜5がかなりオー
バーエッチングされてしまう。そのため、上層配線を形
成する際、信頼性のよい配線が形成できない恐れがあっ
た。
ケットタングステン層6と下地の絶縁膜3との密着性の
問題からそれらの中間にTiN膜5などの密着層を形成
しなければならない。ところが、メタルプラグ6Aを形
成するためにブランケットタングステン層6をエッチバ
ックし、さらに密着層のTiN膜5をエッチングしたと
き、オーバーエッチングが必要であるが、そのときにエ
ッチャントが接続孔側壁についているTiN膜5に集中
するため、図11に示すようにTiN膜5がかなりオー
バーエッチングされてしまう。そのため、上層配線を形
成する際、信頼性のよい配線が形成できない恐れがあっ
た。
【0006】本発明は、上述の点に鑑み、微細化、高密
度化に適したメタルプラグの形成方法を提供するもので
ある。
度化に適したメタルプラグの形成方法を提供するもので
ある。
【0007】
【課題を解決するための手段】本発明は、絶縁膜13の
接続孔14にメタルプラグを形成する方法において、接
続孔14を含む絶縁膜13上に密着層15を介してメタ
ル16を形成し、接続孔14より幅広に残るようにメタ
ル16及び密着層15を除去してメタルプラグ16Aを
形成することを特徴とする。
接続孔14にメタルプラグを形成する方法において、接
続孔14を含む絶縁膜13上に密着層15を介してメタ
ル16を形成し、接続孔14より幅広に残るようにメタ
ル16及び密着層15を除去してメタルプラグ16Aを
形成することを特徴とする。
【0008】また、本発明は、絶縁膜13の接続孔14
にメタルプラグを形成する方法において、上部が下部よ
り広い接続孔14を形成し、接続孔14内にメタル16
を埋め込んでメタルプラグ16Aを形成することを特徴
とする。
にメタルプラグを形成する方法において、上部が下部よ
り広い接続孔14を形成し、接続孔14内にメタル16
を埋め込んでメタルプラグ16Aを形成することを特徴
とする。
【0009】また、本発明は、絶縁膜13の接続孔14
内にメタルプラグを形成する方法において、絶縁膜13
上に第1のメタル16bに対する密着層15を形成する
工程と、密着層15と共に絶縁膜13に接続孔14を形
成する工程と、接続孔14内の途中まで第2のメタル1
6aを形成する工程と、接続孔14内を含んで第1のメ
タル16bを形成しエッチングして第1及び第2のメタ
ル16b及び16aによるメタルプラグ16Aを形成す
る工程を有することを特徴とする。
内にメタルプラグを形成する方法において、絶縁膜13
上に第1のメタル16bに対する密着層15を形成する
工程と、密着層15と共に絶縁膜13に接続孔14を形
成する工程と、接続孔14内の途中まで第2のメタル1
6aを形成する工程と、接続孔14内を含んで第1のメ
タル16bを形成しエッチングして第1及び第2のメタ
ル16b及び16aによるメタルプラグ16Aを形成す
る工程を有することを特徴とする。
【0010】
【作用】第1の発明においては、密着層15及びメタル
16を形成した後、接続孔14より幅広に残るようにメ
タル16及び密着層15を除去、すなわちメタルプラグ
16Aの上部が接続孔14より大きくなるようにメタル
16及び密着層15を除去することにより、エッチング
時において少くとも接続孔14内のメタル16及び密着
層15が余計にオーバーエッチングされることがなく、
良好なメタルプラグ16Aを形成することができる。
16を形成した後、接続孔14より幅広に残るようにメ
タル16及び密着層15を除去、すなわちメタルプラグ
16Aの上部が接続孔14より大きくなるようにメタル
16及び密着層15を除去することにより、エッチング
時において少くとも接続孔14内のメタル16及び密着
層15が余計にオーバーエッチングされることがなく、
良好なメタルプラグ16Aを形成することができる。
【0011】第2の発明においては、接続孔14として
上部が下部より広い接続孔14を形成し、この接続孔1
4内にメタル16を埋め込むようにすることにより、メ
タル16のエッチバックあるいは密着層15のエッチバ
ックにおいて多少密着層15がオーバーエッチングされ
たとしても接続孔14の下部の密着層15にまでオーバ
ーエッチングされることはなく、接続孔14の上部でオ
ーバーエッチングが止められる。したがって、良好なメ
タルプラグ16Aを形成することができる。
上部が下部より広い接続孔14を形成し、この接続孔1
4内にメタル16を埋め込むようにすることにより、メ
タル16のエッチバックあるいは密着層15のエッチバ
ックにおいて多少密着層15がオーバーエッチングされ
たとしても接続孔14の下部の密着層15にまでオーバ
ーエッチングされることはなく、接続孔14の上部でオ
ーバーエッチングが止められる。したがって、良好なメ
タルプラグ16Aを形成することができる。
【0012】第3の発明においては、絶縁膜13上に密
着層15を形成し、密着層15と共に絶縁膜13に接続
孔14を形成した後、接続孔14内の途中まで選択CV
Dで第2のメタル16aを形成し、次いで第1のメタル
によるブランケットメタル16bを形成してエッチバッ
クしてメタルプラグ16Aを形成するので、密着層15
やブランケットメタル16bのステップカバレージの問
題が回避され、しかも、密着層15が接続孔14内に形
成されないので、従来のような接続孔14内の密着層1
5のオーバーエッチングの問題も解消し、良好なメタル
プラグ16Aが形成される。
着層15を形成し、密着層15と共に絶縁膜13に接続
孔14を形成した後、接続孔14内の途中まで選択CV
Dで第2のメタル16aを形成し、次いで第1のメタル
によるブランケットメタル16bを形成してエッチバッ
クしてメタルプラグ16Aを形成するので、密着層15
やブランケットメタル16bのステップカバレージの問
題が回避され、しかも、密着層15が接続孔14内に形
成されないので、従来のような接続孔14内の密着層1
5のオーバーエッチングの問題も解消し、良好なメタル
プラグ16Aが形成される。
【0013】
【実施例】以下、図面を参照して本発明によるメタルプ
ラグの形成方法の実施例を説明する。尚、実施例は多層
配線の形成に適用した場合である。
ラグの形成方法の実施例を説明する。尚、実施例は多層
配線の形成に適用した場合である。
【0014】図1〜図2は本発明の一実施例を示す。本
例においては、図1Aに示すように、下層配線例えば半
導体基板11の一面に拡散層による下層配線12を形成
する。この場合、拡散層表面に耐熱層であるSITOX
法によるTiSi2 膜18を形成する。この絶縁基板
11上にSiO2 等の絶縁膜13を被着形成し、しか
る後レジストマスク(図示せず)を介して絶縁膜13を
選択的にエッチング除去して接続孔14を形成する。
例においては、図1Aに示すように、下層配線例えば半
導体基板11の一面に拡散層による下層配線12を形成
する。この場合、拡散層表面に耐熱層であるSITOX
法によるTiSi2 膜18を形成する。この絶縁基板
11上にSiO2 等の絶縁膜13を被着形成し、しか
る後レジストマスク(図示せず)を介して絶縁膜13を
選択的にエッチング除去して接続孔14を形成する。
【0015】次に、図1Bに示すように、接続孔14を
含む絶縁膜13上の全面に例えばスパッタ法によって例
えばTiN膜等による密着層15を形成した後、CVD
法により高融点金属の例えばブランケットタングステン
層16を被着形成する。密着層15である例えばTiN
膜の形成は、通常のTiターゲットとN2 ガスを用い
た反応性スパッタを用いて行う。また、ブランケットタ
ングステン層16を形成する条件としては、供給ガスと
してWF6 :H2 を1:6の割合で供給し、温度4
75℃、圧力80Torrに設定して行うことができる
。このブランケットタングステン層16を形成するとき
には、できるだけ膜厚を薄くする。理想的には、接続孔
14の幅をaとすると、膜厚はa/2とするのが望まし
い。
含む絶縁膜13上の全面に例えばスパッタ法によって例
えばTiN膜等による密着層15を形成した後、CVD
法により高融点金属の例えばブランケットタングステン
層16を被着形成する。密着層15である例えばTiN
膜の形成は、通常のTiターゲットとN2 ガスを用い
た反応性スパッタを用いて行う。また、ブランケットタ
ングステン層16を形成する条件としては、供給ガスと
してWF6 :H2 を1:6の割合で供給し、温度4
75℃、圧力80Torrに設定して行うことができる
。このブランケットタングステン層16を形成するとき
には、できるだけ膜厚を薄くする。理想的には、接続孔
14の幅をaとすると、膜厚はa/2とするのが望まし
い。
【0016】次に、図1Cに示すように、ブランケット
タングステン層16上に接続孔14よりも大きい幅のレ
ジストマスク20を形成して、ブランケットタングステ
ン層16と密着層15をエッチング除去してメタルプラ
グ16Aを形成する。このブランケットタングステン層
16及び密着層15をエッチングする条件は、例えば供
給ガスSF6 (30SCCM)/H2 (20SCC
M)、圧力2pa、パワー0.23W/cm2 に設定
して行うことができる。エッチング後、レジストマスク
20をアッシングして除去する。
タングステン層16上に接続孔14よりも大きい幅のレ
ジストマスク20を形成して、ブランケットタングステ
ン層16と密着層15をエッチング除去してメタルプラ
グ16Aを形成する。このブランケットタングステン層
16及び密着層15をエッチングする条件は、例えば供
給ガスSF6 (30SCCM)/H2 (20SCC
M)、圧力2pa、パワー0.23W/cm2 に設定
して行うことができる。エッチング後、レジストマスク
20をアッシングして除去する。
【0017】次に、図2Dに示すように、上層配線とな
るメタル21を全面に被着形成する。例えばメタル21
としてAl−Si膜をスパッタによって被着形成する。 スパッタ条件は通常のスパッタ条件を用いることができ
る。
るメタル21を全面に被着形成する。例えばメタル21
としてAl−Si膜をスパッタによって被着形成する。 スパッタ条件は通常のスパッタ条件を用いることができ
る。
【0018】しかる後、図2Eに示すように、レジスト
膜(図示せず)で表面を平坦化した後、全面をエッチバ
ックしてメタルプラグ16Aの上面と面一となるように
例えばAl−Si膜による上層配線21Aを形成する。 エッチバック条件は、BCl3 /Cl2 ガスにO2
ガスを添加し、レジスト膜とAlのエッチングレート
比が1:1になるようにして行う。
膜(図示せず)で表面を平坦化した後、全面をエッチバ
ックしてメタルプラグ16Aの上面と面一となるように
例えばAl−Si膜による上層配線21Aを形成する。 エッチバック条件は、BCl3 /Cl2 ガスにO2
ガスを添加し、レジスト膜とAlのエッチングレート
比が1:1になるようにして行う。
【0019】かかる実施例によれば、ブランケットタン
グステン層16及び密着層15をエッチングしてメタル
プラグ16Aを形成するときに、メタルプラグ16Aの
上部が接続孔14よりも大きく残るようにエッチングす
るので、少くとも接続孔14内の密着層15をオーバー
エッチングすることはない。したがって、良好なメタル
プラグ16Aを形成することができる。さらに、上層配
線21Aの形成においてもAl−Si膜等のメタル21
を蒸着スパッタによって被着形成した後、平坦化処理し
てメタルプラグ16Aの上面と面一となるようにするこ
とにより上層配線21Aも平坦化することができる。 尚、上例では上層配線としてAl−Si膜をスパッタに
よって形成する場合を示したが、しかしスパッタAlは
カバレージが悪いために図示のような楔が生ずる恐れが
ある。したがって、その他例えばCVDによるAl膜の
形成、あるいは高温デバイススパッタ法によるAl膜の
形成、さらにはブランケットタングステンCVDのタン
グステン膜などを上層配線として用いることも可能であ
る。
グステン層16及び密着層15をエッチングしてメタル
プラグ16Aを形成するときに、メタルプラグ16Aの
上部が接続孔14よりも大きく残るようにエッチングす
るので、少くとも接続孔14内の密着層15をオーバー
エッチングすることはない。したがって、良好なメタル
プラグ16Aを形成することができる。さらに、上層配
線21Aの形成においてもAl−Si膜等のメタル21
を蒸着スパッタによって被着形成した後、平坦化処理し
てメタルプラグ16Aの上面と面一となるようにするこ
とにより上層配線21Aも平坦化することができる。 尚、上例では上層配線としてAl−Si膜をスパッタに
よって形成する場合を示したが、しかしスパッタAlは
カバレージが悪いために図示のような楔が生ずる恐れが
ある。したがって、その他例えばCVDによるAl膜の
形成、あるいは高温デバイススパッタ法によるAl膜の
形成、さらにはブランケットタングステンCVDのタン
グステン膜などを上層配線として用いることも可能であ
る。
【0020】図3〜図4は、本発明の他の実施例を示す
。本例においては、図3Aに示すように、拡散層による
下層配線12を有する半導体基板11上にSiO2 等
の絶縁膜13を形成した後、リソグラフィ工程を2回行
って図示のように上部の幅d1 が下部の幅d2 より
も広い段差を有する接続孔14を形成する。
。本例においては、図3Aに示すように、拡散層による
下層配線12を有する半導体基板11上にSiO2 等
の絶縁膜13を形成した後、リソグラフィ工程を2回行
って図示のように上部の幅d1 が下部の幅d2 より
も広い段差を有する接続孔14を形成する。
【0021】次に、図3Bに示すように、接続孔14内
を含む絶縁膜13の全面に例えばTiN膜等による密着
層15を形成し、さらにその上に接続孔14を埋めるよ
うにブランケットタングステン層16をCVD法によっ
て被着形成する。
を含む絶縁膜13の全面に例えばTiN膜等による密着
層15を形成し、さらにその上に接続孔14を埋めるよ
うにブランケットタングステン層16をCVD法によっ
て被着形成する。
【0022】次に、図3Cに示すように、ブランケット
タングステン層16及び密着層15をエッチバックして
絶縁膜13上のブランケットタングステン層16及び密
着層15を除去し、接続孔14内にメタルプラグ16A
を形成する。このエッチバック時において、密着層15
が多少オーバーエッチングされても接続孔14の形状が
段差を有する形状であるために、接続孔14の下部にま
でオーバーエッチングされることなく、上部のみで止ま
る。したがって良好なメタルプラグ16Aを形成するこ
とができる。尚、密着層15の例えばTiN膜と、Si
O2 膜との選択比は大きい条件で行う。
タングステン層16及び密着層15をエッチバックして
絶縁膜13上のブランケットタングステン層16及び密
着層15を除去し、接続孔14内にメタルプラグ16A
を形成する。このエッチバック時において、密着層15
が多少オーバーエッチングされても接続孔14の形状が
段差を有する形状であるために、接続孔14の下部にま
でオーバーエッチングされることなく、上部のみで止ま
る。したがって良好なメタルプラグ16Aを形成するこ
とができる。尚、密着層15の例えばTiN膜と、Si
O2 膜との選択比は大きい条件で行う。
【0023】次に、図4Dに示すようにメタルプラグ1
6Aに接続するように例えばAl系のメタルによる上層
配線17を形成する。
6Aに接続するように例えばAl系のメタルによる上層
配線17を形成する。
【0024】かかる実施例においては、接続孔14とし
て上部が下部よりも広くなるような段差を有する接続孔
14を形成し、この接続孔14内にブランケットタング
ステン層16を埋め込むようにすることにより、エッチ
バック時においてブランケットタングステン層16や密
着層15が余計にオーバーエッチングされたとしても、
そのオーバーエッチングは接続孔14の段差上部で止ま
り、信頼性の高いメタルプラグ16Aを形成することが
でき、したがって、その後の上層配線17のカバレージ
に影響を与えることがなく、良好な多層配線を形成する
ことができる。
て上部が下部よりも広くなるような段差を有する接続孔
14を形成し、この接続孔14内にブランケットタング
ステン層16を埋め込むようにすることにより、エッチ
バック時においてブランケットタングステン層16や密
着層15が余計にオーバーエッチングされたとしても、
そのオーバーエッチングは接続孔14の段差上部で止ま
り、信頼性の高いメタルプラグ16Aを形成することが
でき、したがって、その後の上層配線17のカバレージ
に影響を与えることがなく、良好な多層配線を形成する
ことができる。
【0025】図5〜図6は、本発明のさらに他の実施例
を示す。本例は前述の図3と同様に段差を有する接続孔
を用いた変形例である。本例においては、図5Aに示す
ように、拡散層による下層配線12を有する半導体基板
11上にSiO2 等の絶縁膜13を形成した後、リソ
グラフィ技術を2回用いて上部が下部よりも広い段差を
有する接続孔14を形成する。
を示す。本例は前述の図3と同様に段差を有する接続孔
を用いた変形例である。本例においては、図5Aに示す
ように、拡散層による下層配線12を有する半導体基板
11上にSiO2 等の絶縁膜13を形成した後、リソ
グラフィ技術を2回用いて上部が下部よりも広い段差を
有する接続孔14を形成する。
【0026】次に、図5Bに示すように、選択タングス
テンCVD法によって、接続孔14内の下部に第1のタ
ングステン層16aを形成する。次に、図5Cに示すよ
うに、接続孔14の上部を含む絶縁膜13上に例えばT
iN膜等よりなる密着層15及びその上に第2のタング
ステン層即ちブランケットタングステン層16bを被着
形成する。
テンCVD法によって、接続孔14内の下部に第1のタ
ングステン層16aを形成する。次に、図5Cに示すよ
うに、接続孔14の上部を含む絶縁膜13上に例えばT
iN膜等よりなる密着層15及びその上に第2のタング
ステン層即ちブランケットタングステン層16bを被着
形成する。
【0027】次に、図6Dに示すように、ブランケット
タングステン層16b及び密着層15をエッチバックし
、接続孔14の上部に第2のタングステン層16bを埋
め込み、結果として下部の選択タングステンによる第1
のタングステン層16aと上部のブランケットタングス
テンによる第2のタングステン層16bとによるメタル
プラグ16Aを形成する。選択タングステンを形成する
条件は、供給ガスとしてWF6 (10SCCM)/S
iH4 (7SCCM)/H2 (1000SCCM)
、圧力0.2Torr、温度260℃に設定して行うこ
とができる。密着層15として例えばTiN膜は、スパ
ッタ法で膜厚30nm形成する。ブランケットタングス
テンのCVD条件は、供給ガスとしてWF6 (60S
CCM)/H2 (360SCCM)、圧力80Tor
r、温度475℃に設定して行うことができる。エッチ
バック条件は、供給ガスとしてSF6 (30SCCM
)/Cl2 (20SCCM)、圧力0.015Tor
r、パワー0.25W/cm2 に設定して行うことが
できる。
タングステン層16b及び密着層15をエッチバックし
、接続孔14の上部に第2のタングステン層16bを埋
め込み、結果として下部の選択タングステンによる第1
のタングステン層16aと上部のブランケットタングス
テンによる第2のタングステン層16bとによるメタル
プラグ16Aを形成する。選択タングステンを形成する
条件は、供給ガスとしてWF6 (10SCCM)/S
iH4 (7SCCM)/H2 (1000SCCM)
、圧力0.2Torr、温度260℃に設定して行うこ
とができる。密着層15として例えばTiN膜は、スパ
ッタ法で膜厚30nm形成する。ブランケットタングス
テンのCVD条件は、供給ガスとしてWF6 (60S
CCM)/H2 (360SCCM)、圧力80Tor
r、温度475℃に設定して行うことができる。エッチ
バック条件は、供給ガスとしてSF6 (30SCCM
)/Cl2 (20SCCM)、圧力0.015Tor
r、パワー0.25W/cm2 に設定して行うことが
できる。
【0028】しかる後、図6Eに示すように、メタルプ
ラグ16Aに接続する上層配線17を形成する。
ラグ16Aに接続する上層配線17を形成する。
【0029】かかる実施例においては、接続孔14内の
下部は選択タングステンによる第1のタングステン層1
6aが埋込まれるので、密着層15やブランケットタン
グステン層16bのステップカバレージの問題は回避さ
れる。また、ブランケットタングステン層16b及び密
着層15のエッチバックの際、密着層15が多少オーバ
ーエッチングされても接続孔14の上段でオーバーエッ
チングは止まるために接続孔14内の底部にまでオーバ
ーエッチングされることがなく、したがってその後の上
層配線17の形成をカバレージよく形成することができ
る。
下部は選択タングステンによる第1のタングステン層1
6aが埋込まれるので、密着層15やブランケットタン
グステン層16bのステップカバレージの問題は回避さ
れる。また、ブランケットタングステン層16b及び密
着層15のエッチバックの際、密着層15が多少オーバ
ーエッチングされても接続孔14の上段でオーバーエッ
チングは止まるために接続孔14内の底部にまでオーバ
ーエッチングされることがなく、したがってその後の上
層配線17の形成をカバレージよく形成することができ
る。
【0030】図7〜図9は、さらに本発明の他の実施例
を示す。本例においては、図7Aに示すように例えば拡
散層による下層配線12を有する半導体基体11にSi
O2 等の絶縁膜13を形成し、さらにその上にTiN
膜等による密着層15を被着形成する。
を示す。本例においては、図7Aに示すように例えば拡
散層による下層配線12を有する半導体基体11にSi
O2 等の絶縁膜13を形成し、さらにその上にTiN
膜等による密着層15を被着形成する。
【0031】次に、図7Bに示すように、レジストマス
ク(図示せず)を介して密着層15及び絶縁膜13を選
択的にドライエッチングして接続孔14を形成する。こ
のドライエッチング条件は、全く通常の条件で行う。
ク(図示せず)を介して密着層15及び絶縁膜13を選
択的にドライエッチングして接続孔14を形成する。こ
のドライエッチング条件は、全く通常の条件で行う。
【0032】次に、図7Cに示すように、接続孔内に例
えば選択タングステンCVD法を用いて接続孔の途中ま
でタングステン層16aを形成する。このときの選択タ
ングステンCVD条件は、供給ガスがWF6 (10S
CCM)/SiH4 (7SCCM)/H2 (100
0SCCM)、圧力0.2Torr、温度260℃に設
定して行うことができる。
えば選択タングステンCVD法を用いて接続孔の途中ま
でタングステン層16aを形成する。このときの選択タ
ングステンCVD条件は、供給ガスがWF6 (10S
CCM)/SiH4 (7SCCM)/H2 (100
0SCCM)、圧力0.2Torr、温度260℃に設
定して行うことができる。
【0033】次に、図8Dに示すように、例えばバイア
スECRCVD法によるいわゆる水平戻しエッチングに
より接続孔14の肩部のみをテーパ状に除去する。テー
パ状にエッチングされた上部開口幅aは、上層配線幅と
合わせ公差を加算した程度の幅にすることが望ましい。 水平戻しエッチングは、平坦面(水平面)に対してはエ
ッチングレートとデホジションレートとが等しく(すな
わち総合的にエッチングレートが0)、斜面に対しては
エッチングレートがデホジションレートよりも大きい(
すなわち総合的にエッチングレートが0よりも大きい)
条件でのバイアスECRCVDによって行うエッチング
である。これは平坦面をエッチングすることなく角度の
ある面を水平方向に後退させるようにエッチングするこ
とができるので水平戻しエッチングという。この水平戻
しエッチングによれば、選択タングステンよるタングス
テン層16aの上端に接する点pを基準として接続孔1
4のタングステン層16aより上方の部分が垂直の面か
ら徐々に傾斜しテーパ部24が形成される。
スECRCVD法によるいわゆる水平戻しエッチングに
より接続孔14の肩部のみをテーパ状に除去する。テー
パ状にエッチングされた上部開口幅aは、上層配線幅と
合わせ公差を加算した程度の幅にすることが望ましい。 水平戻しエッチングは、平坦面(水平面)に対してはエ
ッチングレートとデホジションレートとが等しく(すな
わち総合的にエッチングレートが0)、斜面に対しては
エッチングレートがデホジションレートよりも大きい(
すなわち総合的にエッチングレートが0よりも大きい)
条件でのバイアスECRCVDによって行うエッチング
である。これは平坦面をエッチングすることなく角度の
ある面を水平方向に後退させるようにエッチングするこ
とができるので水平戻しエッチングという。この水平戻
しエッチングによれば、選択タングステンよるタングス
テン層16aの上端に接する点pを基準として接続孔1
4のタングステン層16aより上方の部分が垂直の面か
ら徐々に傾斜しテーパ部24が形成される。
【0034】次に、図8Eに示すように、このテーパ状
に広く開口された接続孔14内を含んでブランケットタ
ングステン層16bを形成する。このブランケットタン
グステン形成の条件は、供給ガスとしてWF6 (60
SCCM)/H2 (360SCCM)、圧力80To
rr、温度475℃に設定することができる。
に広く開口された接続孔14内を含んでブランケットタ
ングステン層16bを形成する。このブランケットタン
グステン形成の条件は、供給ガスとしてWF6 (60
SCCM)/H2 (360SCCM)、圧力80To
rr、温度475℃に設定することができる。
【0035】次に、図8Fに示すように、ブランケット
タングステン層16bをエッチバックする。このときの
エッチバック条件は、例えば供給ガスとしてSF6 (
30SCCM)/Cl2 (20SCCM)、圧力0.
015Torr、パワー0.25W/cm2 に設定す
ることができる。さらに密着層15をエッチング除去す
る。これによって接続孔14内に選択タングステンによ
るタングステン層16aとブランケットタングステンに
よるタングステン層16bによるメタルプラグ16Aが
形成される。次に、図9Gに示すように、このメタルプ
ラグ16Aに接続する上層配線17を形成する。
タングステン層16bをエッチバックする。このときの
エッチバック条件は、例えば供給ガスとしてSF6 (
30SCCM)/Cl2 (20SCCM)、圧力0.
015Torr、パワー0.25W/cm2 に設定す
ることができる。さらに密着層15をエッチング除去す
る。これによって接続孔14内に選択タングステンによ
るタングステン層16aとブランケットタングステンに
よるタングステン層16bによるメタルプラグ16Aが
形成される。次に、図9Gに示すように、このメタルプ
ラグ16Aに接続する上層配線17を形成する。
【0036】かかる実施例によれば、接続孔14の最少
寸法の下部が選択タングステンによるタングステン層1
6aでカバーされるので、従来の密着層15やブランケ
ットタングステン層16bのステップカバレージ問題は
回避される。また、エッチングに関して密着層15は接
続孔14の内部に形成されていないので、従来のような
密着層がオーバーエッチングされる問題はなくなり、信
頼性の高いメタルプラグ16Aを形成することができ、
これによって信頼性の高い多層配線を形成することがで
きる。
寸法の下部が選択タングステンによるタングステン層1
6aでカバーされるので、従来の密着層15やブランケ
ットタングステン層16bのステップカバレージ問題は
回避される。また、エッチングに関して密着層15は接
続孔14の内部に形成されていないので、従来のような
密着層がオーバーエッチングされる問題はなくなり、信
頼性の高いメタルプラグ16Aを形成することができ、
これによって信頼性の高い多層配線を形成することがで
きる。
【0037】尚、図7Bの工程の後に、図8Dで示した
寸法a分だけ先に密着層15をサイドエッチングし、そ
の後に水平戻しエッチングなどでテーパ状に形成するよ
うにしてもよく、このようにすれば水平戻し時のスルー
プットを上げることができる。
寸法a分だけ先に密着層15をサイドエッチングし、そ
の後に水平戻しエッチングなどでテーパ状に形成するよ
うにしてもよく、このようにすれば水平戻し時のスルー
プットを上げることができる。
【0038】尚、上記各実施例では下層配線12として
拡散層を用いた場合であるが、その他による下層配線の
場合にも適用できることは勿論である。また、本発明の
メタルプラグの形成法はビアホール、コンタクトホール
に適用できる。
拡散層を用いた場合であるが、その他による下層配線の
場合にも適用できることは勿論である。また、本発明の
メタルプラグの形成法はビアホール、コンタクトホール
に適用できる。
【0039】
【発明の効果】本発明のメタルプラグの形成方法によれ
ば、絶縁膜の接続孔内にメタルプラグを形成する際のエ
ッチングにおいて、特にメタルプラグの上部を接続孔よ
りも幅広に残るように行うことによって、メタル及び密
着層のエッチバック時において、密着層の接続孔内への
オーバーエッチングを回避することができ、信頼性の高
いメタルプラグを形成することができる。
ば、絶縁膜の接続孔内にメタルプラグを形成する際のエ
ッチングにおいて、特にメタルプラグの上部を接続孔よ
りも幅広に残るように行うことによって、メタル及び密
着層のエッチバック時において、密着層の接続孔内への
オーバーエッチングを回避することができ、信頼性の高
いメタルプラグを形成することができる。
【0040】また、本発明のメタルプラグの形成方法に
よれば、絶縁膜の接続孔として上部が下部よりも広い形
状の接続孔を形成し、ここにメタルを埋め込んでメタル
プラグを形成することにより例えば全面に形成したメタ
ル及び密着層をエッチバックする場合においても、密着
層のオーバーエッチングが接続孔の下部にまで及ぶこと
がなく信頼性の高いメタルプラグを形成することができ
る。
よれば、絶縁膜の接続孔として上部が下部よりも広い形
状の接続孔を形成し、ここにメタルを埋め込んでメタル
プラグを形成することにより例えば全面に形成したメタ
ル及び密着層をエッチバックする場合においても、密着
層のオーバーエッチングが接続孔の下部にまで及ぶこと
がなく信頼性の高いメタルプラグを形成することができ
る。
【0041】また、本発明のメタルプラグの形成方法に
よれば、接続孔内の途中まで第2のメタルを形成し、そ
の後、第1のメタルを形成しエッチバックして、第1及
び第2のメタルによってメタルプラグを形成するので、
ステップカバレージの問題が回避され、良好なメタルプ
ラグを形成することができる。また、接続孔内には密着
層が存在しないので、接続孔内の密着層のオーバーエッ
チング問題を解消することができる。
よれば、接続孔内の途中まで第2のメタルを形成し、そ
の後、第1のメタルを形成しエッチバックして、第1及
び第2のメタルによってメタルプラグを形成するので、
ステップカバレージの問題が回避され、良好なメタルプ
ラグを形成することができる。また、接続孔内には密着
層が存在しないので、接続孔内の密着層のオーバーエッ
チング問題を解消することができる。
【0042】したがって、本法は超々LSI等の微細、
高集積の半導体集積回路の製造に適用して好適ならしめ
るものである。
高集積の半導体集積回路の製造に適用して好適ならしめ
るものである。
【図1】本発明のメタルプラグの形成方法の第1実施例
を示す製造工程図(その1)である。
を示す製造工程図(その1)である。
【図2】本発明のメタルプラグの形成方法の第1の実施
例を示す構造工程図(その2)である。
例を示す構造工程図(その2)である。
【図3】本発明のメタルプラグの形成方法の第2実施例
を示す製造工程図(その1)である。
を示す製造工程図(その1)である。
【図4】本発明のメタルプラグの形成方法の第2実施例
を示す製造工程図(その2)である。
を示す製造工程図(その2)である。
【図5】本発明のメタルプラグの形成方法の第3実施例
を示す製造工程図(その1)である。
を示す製造工程図(その1)である。
【図6】本発明のメタルプラグの形成方法の第3実施例
を示す製造工程図(その2)である。
を示す製造工程図(その2)である。
【図7】本発明のメタルプラグの形成方法の第4実施例
の製造工程図(その1)である。
の製造工程図(その1)である。
【図8】本発明のメタルプラグの形成方法の第4実施例
の製造工程図(その2)である。
の製造工程図(その2)である。
【図9】本発明のメタルプラグの形成方法の第4実施例
の製造工程図(その3)である。
の製造工程図(その3)である。
【図10】従来のメタルプラグの形成方法の例を示す製
造工程図である。
造工程図である。
【図11】従来例の説明図である。
11 半導体基板
12 下層配線
13 絶縁膜
14 接続孔
15 密着層
16,16b ブランケットタングステン層16a
選択タングステン 16A メタルプラグ 17 上層配線
選択タングステン 16A メタルプラグ 17 上層配線
Claims (3)
- 【請求項1】 絶縁膜の接続孔にメタルプラグを形成
する方法において、接続孔を含む上記絶縁膜上に密着層
を介してメタルを形成し、上記接続孔より幅広に残るよ
うに上記メタル及び密着層を除去してメタルプラグを形
成することを特徴とするメタルプラグの形成方法。 - 【請求項2】 絶縁膜の接続孔にメタルプラグを形成
する方法において、上部が下部より広い上記接続孔を形
成し、該接続孔内にメタルを埋込んでメタルプラグを形
成することを特徴とするメタルプラグの形成方法。 - 【請求項3】 絶縁膜の接続孔内にメタルプラグを形
成する方法において、上記絶縁膜上に第1のメタルに対
する密着層を形成する工程と、上記密着層と共に上記絶
縁膜に接続孔を形成する工程と、上記接続孔内の途中ま
で第2のメタルを形成する工程と、上記接続孔内を含ん
で第1のメタルを形成しエッチバックして上記第1及び
第2のメタルによるメタルプラグを形成する工程を有す
ることを特徴とするメタルプラグの形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3063463A JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
KR1019920004729A KR100242865B1 (ko) | 1991-03-27 | 1992-03-23 | 메탈 플러그의 형성 방법 |
US07/858,653 US5284799A (en) | 1991-03-27 | 1992-03-27 | Method of making a metal plug |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3063463A JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04298030A true JPH04298030A (ja) | 1992-10-21 |
Family
ID=13229959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3063463A Pending JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5284799A (ja) |
JP (1) | JPH04298030A (ja) |
KR (1) | KR100242865B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
KR0129985B1 (ko) * | 1993-12-17 | 1998-04-07 | 김광호 | 반도체장치 및 그의 제조방법 |
US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
US5567650A (en) * | 1994-12-15 | 1996-10-22 | Honeywell Inc. | Method of forming tapered plug-filled via in electrical interconnection |
DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
KR100187666B1 (ko) * | 1995-02-24 | 1999-06-01 | 김주용 | 반도체 소자의 텅스텐 플러그 형성방법 |
US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
KR100186509B1 (ko) * | 1996-05-16 | 1999-04-15 | 문정환 | 반도체장치의 배선 형성방법 |
KR100215846B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
US5814557A (en) * | 1996-05-20 | 1998-09-29 | Motorola, Inc. | Method of forming an interconnect structure |
JP2800788B2 (ja) * | 1996-06-27 | 1998-09-21 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
US5981385A (en) * | 1997-01-27 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Dimple elimination in a tungsten etch back process by reverse image patterning |
US6271117B1 (en) * | 1997-06-23 | 2001-08-07 | Vanguard International Semiconductor Corporation | Process for a nail shaped landing pad plug |
US5989984A (en) * | 1997-10-07 | 1999-11-23 | Lucent Technologies, Inc. | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power |
US6171963B1 (en) * | 1998-11-30 | 2001-01-09 | Worldwide Semiconductor Manufacturing Corporation | Method for forming a planar intermetal dielectric using a barrier layer |
TW454330B (en) | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
KR100688761B1 (ko) * | 2002-12-30 | 2007-02-28 | 동부일렉트로닉스 주식회사 | 반도체의 금속배선 형성방법 |
DE102004026232B4 (de) * | 2004-05-28 | 2006-05-04 | Infineon Technologies Ag | Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung |
US7385258B2 (en) * | 2006-04-25 | 2008-06-10 | International Business Machines Corporation | Transistors having v-shape source/drain metal contacts |
TWI403235B (zh) | 2010-07-14 | 2013-07-21 | Taiwan Memory Company | 埋藏式電路結構之製作方法 |
US20180144973A1 (en) * | 2016-11-01 | 2018-05-24 | Applied Materials, Inc. | Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789760A (en) * | 1985-04-30 | 1988-12-06 | Advanced Micro Devices, Inc. | Via in a planarized dielectric and process for producing same |
US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
JPS63311724A (ja) * | 1987-06-15 | 1988-12-20 | Toshiba Corp | 半導体装置の製造方法 |
US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
JPH0793353B2 (ja) * | 1988-11-24 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
US5104826A (en) * | 1989-02-02 | 1992-04-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor integrated circuit device using an electrode wiring structure |
US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
-
1991
- 1991-03-27 JP JP3063463A patent/JPH04298030A/ja active Pending
-
1992
- 1992-03-23 KR KR1019920004729A patent/KR100242865B1/ko not_active IP Right Cessation
- 1992-03-27 US US07/858,653 patent/US5284799A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100242865B1 (ko) | 2000-02-01 |
US5284799A (en) | 1994-02-08 |
KR920018851A (ko) | 1992-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04298030A (ja) | メタルプラグの形成方法 | |
JPH04293233A (ja) | メタルプラグの形成方法 | |
JPH0418701B2 (ja) | ||
JPH09326436A (ja) | 配線形成方法 | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
JPH04307934A (ja) | タングステンプラグの形成方法 | |
JP2001298083A (ja) | 半導体装置及びその製造方法 | |
JP2736370B2 (ja) | 半導体装置とその製造方法 | |
JPS61208241A (ja) | 半導体装置の製造方法 | |
JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
JP3208608B2 (ja) | 配線形成方法 | |
JPH10294314A (ja) | 半導体装置およびその製造方法 | |
JP2702007B2 (ja) | 半導体装置の製造方法 | |
JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
JPH07240466A (ja) | 半導体装置の製造方法 | |
JP3317279B2 (ja) | 半導体装置の製造方法 | |
JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
JP3301466B2 (ja) | 半導体装置の製造方法 | |
JPH10209276A (ja) | 配線形成方法 | |
JPH04296018A (ja) | メタルプラグの形成方法 | |
JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
JPH065544A (ja) | 半導体装置の製造方法 | |
JP3116432B2 (ja) | 半導体装置の製造方法 | |
JP3141382B2 (ja) | 配線形成方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 |