JPH04298030A - メタルプラグの形成方法 - Google Patents
メタルプラグの形成方法Info
- Publication number
- JPH04298030A JPH04298030A JP3063463A JP6346391A JPH04298030A JP H04298030 A JPH04298030 A JP H04298030A JP 3063463 A JP3063463 A JP 3063463A JP 6346391 A JP6346391 A JP 6346391A JP H04298030 A JPH04298030 A JP H04298030A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal plug
- layer
- forming
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 115
- 239000002184 metal Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000012790 adhesive layer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 36
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 58
- 239000010937 tungsten Substances 0.000 abstract description 58
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 57
- 238000004544 sputter deposition Methods 0.000 abstract description 10
- 229910018125 Al-Si Inorganic materials 0.000 abstract description 3
- 229910018520 Al—Si Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 86
- 238000010586 diagram Methods 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の微細
化、高集積化に伴い例えば多層配線の層間を接続するビ
アホール内に、あるいは半導体基板と配線とを接続する
コンタクトホール内に接続用の金属を埋め込むいわゆる
メタルプラグの形成方法に関する。
化、高集積化に伴い例えば多層配線の層間を接続するビ
アホール内に、あるいは半導体基板と配線とを接続する
コンタクトホール内に接続用の金属を埋め込むいわゆる
メタルプラグの形成方法に関する。
【０００２】
【従来の技術】次世代以降の超々ＬＳＩ等の半導体集積
回路の微細化、高集積化に伴い、多層配線の層間を接続
するビアホールや、半導体基板と配線とを接続するコン
タクトホール等の接続孔の開口径が例えば０．３５μｍ
□というように、ますます小さくなってきている。した
がって、従来のＡｌのバイアススパッタ法ではステップ
カバレージの点から良好な接続が得られない。そこで、
このステップカバレージを改善する方法としてメタルプ
ラグ技術が実用化されつつある。この技術は上記のビア
ホール、コンタクトホールなどの接続孔内に選択的にメ
タルのプラグを埋め込む方法である。メタルプラグを埋
め込む技術としては、カバレージが良く、しかも従来の
多結晶シリコンよるプラグなどと比較してコンタクト抵
抗の低いタングステンプラグが注目を集めている。
回路の微細化、高集積化に伴い、多層配線の層間を接続
するビアホールや、半導体基板と配線とを接続するコン
タクトホール等の接続孔の開口径が例えば０．３５μｍ
□というように、ますます小さくなってきている。した
がって、従来のＡｌのバイアススパッタ法ではステップ
カバレージの点から良好な接続が得られない。そこで、
このステップカバレージを改善する方法としてメタルプ
ラグ技術が実用化されつつある。この技術は上記のビア
ホール、コンタクトホールなどの接続孔内に選択的にメ
タルのプラグを埋め込む方法である。メタルプラグを埋
め込む技術としては、カバレージが良く、しかも従来の
多結晶シリコンよるプラグなどと比較してコンタクト抵
抗の低いタングステンプラグが注目を集めている。
【０００３】このタングステンプラグの形成には、選択
タングステンＣＶＤ法とブランケットタングステンＣＶ
Ｄ法の２つがあるが、プロセスの安定性及び深さの異な
る接続孔へのプラグ形成に有利という面から、ブランケ
ットタングステンＣＶＤ法が有利である。
タングステンＣＶＤ法とブランケットタングステンＣＶ
Ｄ法の２つがあるが、プロセスの安定性及び深さの異な
る接続孔へのプラグ形成に有利という面から、ブランケ
ットタングステンＣＶＤ法が有利である。
【０００４】図１０は、メタルプラグ技術を用いて配線
接続を行うようにした従来の方法を示す。すなわち、図
１０Ａに示すように下層配線例えばシリコン基板１に拡
散層による下層配線２を形成した後、上面にＳｉＯ２
などの絶縁膜３を形成し、この絶縁膜３にコンタクト用
の接続孔４を形成した後、接続孔４内を含むように絶縁
膜の上面全面に密着層例えばＴｉＮ膜５を形成する。次
に、図１０Ｂに示すように接続孔４内を含んで全面に高
融点金属による例えばブランケットタングステン層６を
ＣＶＤ法によって被着形成する。次に、図１０Ｃに示す
ようにエッチバックして接続孔４内にのみタングステン
が残るようにしてメタルプラグ６Ａを形成する。しかる
後、メタルプラグ６Ａに接続する上層配線７を形成する
。なお、拡散層による下層配線２の表面には耐熱層であ
るＳＩＴＯＸ（シリサイゼーション・スルー・オキサイ
ド）法によるＴｉＳｉ２ 膜８を形成するを可とする。
接続を行うようにした従来の方法を示す。すなわち、図
１０Ａに示すように下層配線例えばシリコン基板１に拡
散層による下層配線２を形成した後、上面にＳｉＯ２
などの絶縁膜３を形成し、この絶縁膜３にコンタクト用
の接続孔４を形成した後、接続孔４内を含むように絶縁
膜の上面全面に密着層例えばＴｉＮ膜５を形成する。次
に、図１０Ｂに示すように接続孔４内を含んで全面に高
融点金属による例えばブランケットタングステン層６を
ＣＶＤ法によって被着形成する。次に、図１０Ｃに示す
ようにエッチバックして接続孔４内にのみタングステン
が残るようにしてメタルプラグ６Ａを形成する。しかる
後、メタルプラグ６Ａに接続する上層配線７を形成する
。なお、拡散層による下層配線２の表面には耐熱層であ
るＳＩＴＯＸ（シリサイゼーション・スルー・オキサイ
ド）法によるＴｉＳｉ２ 膜８を形成するを可とする。
【０００５】
【発明が解決しようとする課題】現状ではＣＶＤブラン
ケットタングステン層６と下地の絶縁膜３との密着性の
問題からそれらの中間にＴｉＮ膜５などの密着層を形成
しなければならない。ところが、メタルプラグ６Ａを形
成するためにブランケットタングステン層６をエッチバ
ックし、さらに密着層のＴｉＮ膜５をエッチングしたと
き、オーバーエッチングが必要であるが、そのときにエ
ッチャントが接続孔側壁についているＴｉＮ膜５に集中
するため、図１１に示すようにＴｉＮ膜５がかなりオー
バーエッチングされてしまう。そのため、上層配線を形
成する際、信頼性のよい配線が形成できない恐れがあっ
た。
ケットタングステン層６と下地の絶縁膜３との密着性の
問題からそれらの中間にＴｉＮ膜５などの密着層を形成
しなければならない。ところが、メタルプラグ６Ａを形
成するためにブランケットタングステン層６をエッチバ
ックし、さらに密着層のＴｉＮ膜５をエッチングしたと
き、オーバーエッチングが必要であるが、そのときにエ
ッチャントが接続孔側壁についているＴｉＮ膜５に集中
するため、図１１に示すようにＴｉＮ膜５がかなりオー
バーエッチングされてしまう。そのため、上層配線を形
成する際、信頼性のよい配線が形成できない恐れがあっ
た。
【０００６】本発明は、上述の点に鑑み、微細化、高密
度化に適したメタルプラグの形成方法を提供するもので
ある。
度化に適したメタルプラグの形成方法を提供するもので
ある。
【０００７】
【課題を解決するための手段】本発明は、絶縁膜１３の
接続孔１４にメタルプラグを形成する方法において、接
続孔１４を含む絶縁膜１３上に密着層１５を介してメタ
ル１６を形成し、接続孔１４より幅広に残るようにメタ
ル１６及び密着層１５を除去してメタルプラグ１６Ａを
形成することを特徴とする。
接続孔１４にメタルプラグを形成する方法において、接
続孔１４を含む絶縁膜１３上に密着層１５を介してメタ
ル１６を形成し、接続孔１４より幅広に残るようにメタ
ル１６及び密着層１５を除去してメタルプラグ１６Ａを
形成することを特徴とする。
【０００８】また、本発明は、絶縁膜１３の接続孔１４
にメタルプラグを形成する方法において、上部が下部よ
り広い接続孔１４を形成し、接続孔１４内にメタル１６
を埋め込んでメタルプラグ１６Ａを形成することを特徴
とする。
にメタルプラグを形成する方法において、上部が下部よ
り広い接続孔１４を形成し、接続孔１４内にメタル１６
を埋め込んでメタルプラグ１６Ａを形成することを特徴
とする。
【０００９】また、本発明は、絶縁膜１３の接続孔１４
内にメタルプラグを形成する方法において、絶縁膜１３
上に第１のメタル１６ｂに対する密着層１５を形成する
工程と、密着層１５と共に絶縁膜１３に接続孔１４を形
成する工程と、接続孔１４内の途中まで第２のメタル１
６ａを形成する工程と、接続孔１４内を含んで第１のメ
タル１６ｂを形成しエッチングして第１及び第２のメタ
ル１６ｂ及び１６ａによるメタルプラグ１６Ａを形成す
る工程を有することを特徴とする。
内にメタルプラグを形成する方法において、絶縁膜１３
上に第１のメタル１６ｂに対する密着層１５を形成する
工程と、密着層１５と共に絶縁膜１３に接続孔１４を形
成する工程と、接続孔１４内の途中まで第２のメタル１
６ａを形成する工程と、接続孔１４内を含んで第１のメ
タル１６ｂを形成しエッチングして第１及び第２のメタ
ル１６ｂ及び１６ａによるメタルプラグ１６Ａを形成す
る工程を有することを特徴とする。
【００１０】
【作用】第１の発明においては、密着層１５及びメタル
１６を形成した後、接続孔１４より幅広に残るようにメ
タル１６及び密着層１５を除去、すなわちメタルプラグ
１６Ａの上部が接続孔１４より大きくなるようにメタル
１６及び密着層１５を除去することにより、エッチング
時において少くとも接続孔１４内のメタル１６及び密着
層１５が余計にオーバーエッチングされることがなく、
良好なメタルプラグ１６Ａを形成することができる。
１６を形成した後、接続孔１４より幅広に残るようにメ
タル１６及び密着層１５を除去、すなわちメタルプラグ
１６Ａの上部が接続孔１４より大きくなるようにメタル
１６及び密着層１５を除去することにより、エッチング
時において少くとも接続孔１４内のメタル１６及び密着
層１５が余計にオーバーエッチングされることがなく、
良好なメタルプラグ１６Ａを形成することができる。
【００１１】第２の発明においては、接続孔１４として
上部が下部より広い接続孔１４を形成し、この接続孔１
４内にメタル１６を埋め込むようにすることにより、メ
タル１６のエッチバックあるいは密着層１５のエッチバ
ックにおいて多少密着層１５がオーバーエッチングされ
たとしても接続孔１４の下部の密着層１５にまでオーバ
ーエッチングされることはなく、接続孔１４の上部でオ
ーバーエッチングが止められる。したがって、良好なメ
タルプラグ１６Ａを形成することができる。
上部が下部より広い接続孔１４を形成し、この接続孔１
４内にメタル１６を埋め込むようにすることにより、メ
タル１６のエッチバックあるいは密着層１５のエッチバ
ックにおいて多少密着層１５がオーバーエッチングされ
たとしても接続孔１４の下部の密着層１５にまでオーバ
ーエッチングされることはなく、接続孔１４の上部でオ
ーバーエッチングが止められる。したがって、良好なメ
タルプラグ１６Ａを形成することができる。
【００１２】第３の発明においては、絶縁膜１３上に密
着層１５を形成し、密着層１５と共に絶縁膜１３に接続
孔１４を形成した後、接続孔１４内の途中まで選択ＣＶ
Ｄで第２のメタル１６ａを形成し、次いで第１のメタル
によるブランケットメタル１６ｂを形成してエッチバッ
クしてメタルプラグ１６Ａを形成するので、密着層１５
やブランケットメタル１６ｂのステップカバレージの問
題が回避され、しかも、密着層１５が接続孔１４内に形
成されないので、従来のような接続孔１４内の密着層１
５のオーバーエッチングの問題も解消し、良好なメタル
プラグ１６Ａが形成される。
着層１５を形成し、密着層１５と共に絶縁膜１３に接続
孔１４を形成した後、接続孔１４内の途中まで選択ＣＶ
Ｄで第２のメタル１６ａを形成し、次いで第１のメタル
によるブランケットメタル１６ｂを形成してエッチバッ
クしてメタルプラグ１６Ａを形成するので、密着層１５
やブランケットメタル１６ｂのステップカバレージの問
題が回避され、しかも、密着層１５が接続孔１４内に形
成されないので、従来のような接続孔１４内の密着層１
５のオーバーエッチングの問題も解消し、良好なメタル
プラグ１６Ａが形成される。
【００１３】
【実施例】以下、図面を参照して本発明によるメタルプ
ラグの形成方法の実施例を説明する。尚、実施例は多層
配線の形成に適用した場合である。
ラグの形成方法の実施例を説明する。尚、実施例は多層
配線の形成に適用した場合である。
【００１４】図１〜図２は本発明の一実施例を示す。本
例においては、図１Ａに示すように、下層配線例えば半
導体基板１１の一面に拡散層による下層配線１２を形成
する。この場合、拡散層表面に耐熱層であるＳＩＴＯＸ
法によるＴｉＳｉ２ 膜１８を形成する。この絶縁基板
１１上にＳｉＯ２ 等の絶縁膜１３を被着形成し、しか
る後レジストマスク（図示せず）を介して絶縁膜１３を
選択的にエッチング除去して接続孔１４を形成する。
例においては、図１Ａに示すように、下層配線例えば半
導体基板１１の一面に拡散層による下層配線１２を形成
する。この場合、拡散層表面に耐熱層であるＳＩＴＯＸ
法によるＴｉＳｉ２ 膜１８を形成する。この絶縁基板
１１上にＳｉＯ２ 等の絶縁膜１３を被着形成し、しか
る後レジストマスク（図示せず）を介して絶縁膜１３を
選択的にエッチング除去して接続孔１４を形成する。
【００１５】次に、図１Ｂに示すように、接続孔１４を
含む絶縁膜１３上の全面に例えばスパッタ法によって例
えばＴｉＮ膜等による密着層１５を形成した後、ＣＶＤ
法により高融点金属の例えばブランケットタングステン
層１６を被着形成する。密着層１５である例えばＴｉＮ
膜の形成は、通常のＴｉターゲットとＮ２ ガスを用い
た反応性スパッタを用いて行う。また、ブランケットタ
ングステン層１６を形成する条件としては、供給ガスと
してＷＦ６ ：Ｈ２ を１：６の割合で供給し、温度４
７５℃、圧力８０Ｔｏｒｒに設定して行うことができる
。このブランケットタングステン層１６を形成するとき
には、できるだけ膜厚を薄くする。理想的には、接続孔
１４の幅をａとすると、膜厚はａ／２とするのが望まし
い。
含む絶縁膜１３上の全面に例えばスパッタ法によって例
えばＴｉＮ膜等による密着層１５を形成した後、ＣＶＤ
法により高融点金属の例えばブランケットタングステン
層１６を被着形成する。密着層１５である例えばＴｉＮ
膜の形成は、通常のＴｉターゲットとＮ２ ガスを用い
た反応性スパッタを用いて行う。また、ブランケットタ
ングステン層１６を形成する条件としては、供給ガスと
してＷＦ６ ：Ｈ２ を１：６の割合で供給し、温度４
７５℃、圧力８０Ｔｏｒｒに設定して行うことができる
。このブランケットタングステン層１６を形成するとき
には、できるだけ膜厚を薄くする。理想的には、接続孔
１４の幅をａとすると、膜厚はａ／２とするのが望まし
い。
【００１６】次に、図１Ｃに示すように、ブランケット
タングステン層１６上に接続孔１４よりも大きい幅のレ
ジストマスク２０を形成して、ブランケットタングステ
ン層１６と密着層１５をエッチング除去してメタルプラ
グ１６Ａを形成する。このブランケットタングステン層
１６及び密着層１５をエッチングする条件は、例えば供
給ガスＳＦ６ （３０ＳＣＣＭ）／Ｈ２ （２０ＳＣＣ
Ｍ）、圧力２ｐａ、パワー０．２３Ｗ／ｃｍ２ に設定
して行うことができる。エッチング後、レジストマスク
２０をアッシングして除去する。
タングステン層１６上に接続孔１４よりも大きい幅のレ
ジストマスク２０を形成して、ブランケットタングステ
ン層１６と密着層１５をエッチング除去してメタルプラ
グ１６Ａを形成する。このブランケットタングステン層
１６及び密着層１５をエッチングする条件は、例えば供
給ガスＳＦ６ （３０ＳＣＣＭ）／Ｈ２ （２０ＳＣＣ
Ｍ）、圧力２ｐａ、パワー０．２３Ｗ／ｃｍ２ に設定
して行うことができる。エッチング後、レジストマスク
２０をアッシングして除去する。
【００１７】次に、図２Ｄに示すように、上層配線とな
るメタル２１を全面に被着形成する。例えばメタル２１
としてＡｌ−Ｓｉ膜をスパッタによって被着形成する。 スパッタ条件は通常のスパッタ条件を用いることができ
る。
るメタル２１を全面に被着形成する。例えばメタル２１
としてＡｌ−Ｓｉ膜をスパッタによって被着形成する。 スパッタ条件は通常のスパッタ条件を用いることができ
る。
【００１８】しかる後、図２Ｅに示すように、レジスト
膜（図示せず）で表面を平坦化した後、全面をエッチバ
ックしてメタルプラグ１６Ａの上面と面一となるように
例えばＡｌ−Ｓｉ膜による上層配線２１Ａを形成する。 エッチバック条件は、ＢＣｌ３ ／Ｃｌ２ ガスにＯ２
ガスを添加し、レジスト膜とＡｌのエッチングレート
比が１：１になるようにして行う。
膜（図示せず）で表面を平坦化した後、全面をエッチバ
ックしてメタルプラグ１６Ａの上面と面一となるように
例えばＡｌ−Ｓｉ膜による上層配線２１Ａを形成する。 エッチバック条件は、ＢＣｌ３ ／Ｃｌ２ ガスにＯ２
ガスを添加し、レジスト膜とＡｌのエッチングレート
比が１：１になるようにして行う。
【００１９】かかる実施例によれば、ブランケットタン
グステン層１６及び密着層１５をエッチングしてメタル
プラグ１６Ａを形成するときに、メタルプラグ１６Ａの
上部が接続孔１４よりも大きく残るようにエッチングす
るので、少くとも接続孔１４内の密着層１５をオーバー
エッチングすることはない。したがって、良好なメタル
プラグ１６Ａを形成することができる。さらに、上層配
線２１Ａの形成においてもＡｌ−Ｓｉ膜等のメタル２１
を蒸着スパッタによって被着形成した後、平坦化処理し
てメタルプラグ１６Ａの上面と面一となるようにするこ
とにより上層配線２１Ａも平坦化することができる。 尚、上例では上層配線としてＡｌ−Ｓｉ膜をスパッタに
よって形成する場合を示したが、しかしスパッタＡｌは
カバレージが悪いために図示のような楔が生ずる恐れが
ある。したがって、その他例えばＣＶＤによるＡｌ膜の
形成、あるいは高温デバイススパッタ法によるＡｌ膜の
形成、さらにはブランケットタングステンＣＶＤのタン
グステン膜などを上層配線として用いることも可能であ
る。
グステン層１６及び密着層１５をエッチングしてメタル
プラグ１６Ａを形成するときに、メタルプラグ１６Ａの
上部が接続孔１４よりも大きく残るようにエッチングす
るので、少くとも接続孔１４内の密着層１５をオーバー
エッチングすることはない。したがって、良好なメタル
プラグ１６Ａを形成することができる。さらに、上層配
線２１Ａの形成においてもＡｌ−Ｓｉ膜等のメタル２１
を蒸着スパッタによって被着形成した後、平坦化処理し
てメタルプラグ１６Ａの上面と面一となるようにするこ
とにより上層配線２１Ａも平坦化することができる。 尚、上例では上層配線としてＡｌ−Ｓｉ膜をスパッタに
よって形成する場合を示したが、しかしスパッタＡｌは
カバレージが悪いために図示のような楔が生ずる恐れが
ある。したがって、その他例えばＣＶＤによるＡｌ膜の
形成、あるいは高温デバイススパッタ法によるＡｌ膜の
形成、さらにはブランケットタングステンＣＶＤのタン
グステン膜などを上層配線として用いることも可能であ
る。
【００２０】図３〜図４は、本発明の他の実施例を示す
。本例においては、図３Ａに示すように、拡散層による
下層配線１２を有する半導体基板１１上にＳｉＯ２ 等
の絶縁膜１３を形成した後、リソグラフィ工程を２回行
って図示のように上部の幅ｄ１ が下部の幅ｄ２ より
も広い段差を有する接続孔１４を形成する。
。本例においては、図３Ａに示すように、拡散層による
下層配線１２を有する半導体基板１１上にＳｉＯ２ 等
の絶縁膜１３を形成した後、リソグラフィ工程を２回行
って図示のように上部の幅ｄ１ が下部の幅ｄ２ より
も広い段差を有する接続孔１４を形成する。
【００２１】次に、図３Ｂに示すように、接続孔１４内
を含む絶縁膜１３の全面に例えばＴｉＮ膜等による密着
層１５を形成し、さらにその上に接続孔１４を埋めるよ
うにブランケットタングステン層１６をＣＶＤ法によっ
て被着形成する。
を含む絶縁膜１３の全面に例えばＴｉＮ膜等による密着
層１５を形成し、さらにその上に接続孔１４を埋めるよ
うにブランケットタングステン層１６をＣＶＤ法によっ
て被着形成する。
【００２２】次に、図３Ｃに示すように、ブランケット
タングステン層１６及び密着層１５をエッチバックして
絶縁膜１３上のブランケットタングステン層１６及び密
着層１５を除去し、接続孔１４内にメタルプラグ１６Ａ
を形成する。このエッチバック時において、密着層１５
が多少オーバーエッチングされても接続孔１４の形状が
段差を有する形状であるために、接続孔１４の下部にま
でオーバーエッチングされることなく、上部のみで止ま
る。したがって良好なメタルプラグ１６Ａを形成するこ
とができる。尚、密着層１５の例えばＴｉＮ膜と、Ｓｉ
Ｏ２ 膜との選択比は大きい条件で行う。
タングステン層１６及び密着層１５をエッチバックして
絶縁膜１３上のブランケットタングステン層１６及び密
着層１５を除去し、接続孔１４内にメタルプラグ１６Ａ
を形成する。このエッチバック時において、密着層１５
が多少オーバーエッチングされても接続孔１４の形状が
段差を有する形状であるために、接続孔１４の下部にま
でオーバーエッチングされることなく、上部のみで止ま
る。したがって良好なメタルプラグ１６Ａを形成するこ
とができる。尚、密着層１５の例えばＴｉＮ膜と、Ｓｉ
Ｏ２ 膜との選択比は大きい条件で行う。
【００２３】次に、図４Ｄに示すようにメタルプラグ１
６Ａに接続するように例えばＡｌ系のメタルによる上層
配線１７を形成する。
６Ａに接続するように例えばＡｌ系のメタルによる上層
配線１７を形成する。
【００２４】かかる実施例においては、接続孔１４とし
て上部が下部よりも広くなるような段差を有する接続孔
１４を形成し、この接続孔１４内にブランケットタング
ステン層１６を埋め込むようにすることにより、エッチ
バック時においてブランケットタングステン層１６や密
着層１５が余計にオーバーエッチングされたとしても、
そのオーバーエッチングは接続孔１４の段差上部で止ま
り、信頼性の高いメタルプラグ１６Ａを形成することが
でき、したがって、その後の上層配線１７のカバレージ
に影響を与えることがなく、良好な多層配線を形成する
ことができる。
て上部が下部よりも広くなるような段差を有する接続孔
１４を形成し、この接続孔１４内にブランケットタング
ステン層１６を埋め込むようにすることにより、エッチ
バック時においてブランケットタングステン層１６や密
着層１５が余計にオーバーエッチングされたとしても、
そのオーバーエッチングは接続孔１４の段差上部で止ま
り、信頼性の高いメタルプラグ１６Ａを形成することが
でき、したがって、その後の上層配線１７のカバレージ
に影響を与えることがなく、良好な多層配線を形成する
ことができる。
【００２５】図５〜図６は、本発明のさらに他の実施例
を示す。本例は前述の図３と同様に段差を有する接続孔
を用いた変形例である。本例においては、図５Ａに示す
ように、拡散層による下層配線１２を有する半導体基板
１１上にＳｉＯ２ 等の絶縁膜１３を形成した後、リソ
グラフィ技術を２回用いて上部が下部よりも広い段差を
有する接続孔１４を形成する。
を示す。本例は前述の図３と同様に段差を有する接続孔
を用いた変形例である。本例においては、図５Ａに示す
ように、拡散層による下層配線１２を有する半導体基板
１１上にＳｉＯ２ 等の絶縁膜１３を形成した後、リソ
グラフィ技術を２回用いて上部が下部よりも広い段差を
有する接続孔１４を形成する。
【００２６】次に、図５Ｂに示すように、選択タングス
テンＣＶＤ法によって、接続孔１４内の下部に第１のタ
ングステン層１６ａを形成する。次に、図５Ｃに示すよ
うに、接続孔１４の上部を含む絶縁膜１３上に例えばＴ
ｉＮ膜等よりなる密着層１５及びその上に第２のタング
ステン層即ちブランケットタングステン層１６ｂを被着
形成する。
テンＣＶＤ法によって、接続孔１４内の下部に第１のタ
ングステン層１６ａを形成する。次に、図５Ｃに示すよ
うに、接続孔１４の上部を含む絶縁膜１３上に例えばＴ
ｉＮ膜等よりなる密着層１５及びその上に第２のタング
ステン層即ちブランケットタングステン層１６ｂを被着
形成する。
【００２７】次に、図６Ｄに示すように、ブランケット
タングステン層１６ｂ及び密着層１５をエッチバックし
、接続孔１４の上部に第２のタングステン層１６ｂを埋
め込み、結果として下部の選択タングステンによる第１
のタングステン層１６ａと上部のブランケットタングス
テンによる第２のタングステン層１６ｂとによるメタル
プラグ１６Ａを形成する。選択タングステンを形成する
条件は、供給ガスとしてＷＦ６ （１０ＳＣＣＭ）／Ｓ
ｉＨ４ （７ＳＣＣＭ）／Ｈ２ （１０００ＳＣＣＭ）
、圧力０．２Ｔｏｒｒ、温度２６０℃に設定して行うこ
とができる。密着層１５として例えばＴｉＮ膜は、スパ
ッタ法で膜厚３０ｎｍ形成する。ブランケットタングス
テンのＣＶＤ条件は、供給ガスとしてＷＦ６ （６０Ｓ
ＣＣＭ）／Ｈ２ （３６０ＳＣＣＭ）、圧力８０Ｔｏｒ
ｒ、温度４７５℃に設定して行うことができる。エッチ
バック条件は、供給ガスとしてＳＦ６ （３０ＳＣＣＭ
）／Ｃｌ２ （２０ＳＣＣＭ）、圧力０．０１５Ｔｏｒ
ｒ、パワー０．２５Ｗ／ｃｍ２ に設定して行うことが
できる。
タングステン層１６ｂ及び密着層１５をエッチバックし
、接続孔１４の上部に第２のタングステン層１６ｂを埋
め込み、結果として下部の選択タングステンによる第１
のタングステン層１６ａと上部のブランケットタングス
テンによる第２のタングステン層１６ｂとによるメタル
プラグ１６Ａを形成する。選択タングステンを形成する
条件は、供給ガスとしてＷＦ６ （１０ＳＣＣＭ）／Ｓ
ｉＨ４ （７ＳＣＣＭ）／Ｈ２ （１０００ＳＣＣＭ）
、圧力０．２Ｔｏｒｒ、温度２６０℃に設定して行うこ
とができる。密着層１５として例えばＴｉＮ膜は、スパ
ッタ法で膜厚３０ｎｍ形成する。ブランケットタングス
テンのＣＶＤ条件は、供給ガスとしてＷＦ６ （６０Ｓ
ＣＣＭ）／Ｈ２ （３６０ＳＣＣＭ）、圧力８０Ｔｏｒ
ｒ、温度４７５℃に設定して行うことができる。エッチ
バック条件は、供給ガスとしてＳＦ６ （３０ＳＣＣＭ
）／Ｃｌ２ （２０ＳＣＣＭ）、圧力０．０１５Ｔｏｒ
ｒ、パワー０．２５Ｗ／ｃｍ２ に設定して行うことが
できる。
【００２８】しかる後、図６Ｅに示すように、メタルプ
ラグ１６Ａに接続する上層配線１７を形成する。
ラグ１６Ａに接続する上層配線１７を形成する。
【００２９】かかる実施例においては、接続孔１４内の
下部は選択タングステンによる第１のタングステン層１
６ａが埋込まれるので、密着層１５やブランケットタン
グステン層１６ｂのステップカバレージの問題は回避さ
れる。また、ブランケットタングステン層１６ｂ及び密
着層１５のエッチバックの際、密着層１５が多少オーバ
ーエッチングされても接続孔１４の上段でオーバーエッ
チングは止まるために接続孔１４内の底部にまでオーバ
ーエッチングされることがなく、したがってその後の上
層配線１７の形成をカバレージよく形成することができ
る。
下部は選択タングステンによる第１のタングステン層１
６ａが埋込まれるので、密着層１５やブランケットタン
グステン層１６ｂのステップカバレージの問題は回避さ
れる。また、ブランケットタングステン層１６ｂ及び密
着層１５のエッチバックの際、密着層１５が多少オーバ
ーエッチングされても接続孔１４の上段でオーバーエッ
チングは止まるために接続孔１４内の底部にまでオーバ
ーエッチングされることがなく、したがってその後の上
層配線１７の形成をカバレージよく形成することができ
る。
【００３０】図７〜図９は、さらに本発明の他の実施例
を示す。本例においては、図７Ａに示すように例えば拡
散層による下層配線１２を有する半導体基体１１にＳｉ
Ｏ２ 等の絶縁膜１３を形成し、さらにその上にＴｉＮ
膜等による密着層１５を被着形成する。
を示す。本例においては、図７Ａに示すように例えば拡
散層による下層配線１２を有する半導体基体１１にＳｉ
Ｏ２ 等の絶縁膜１３を形成し、さらにその上にＴｉＮ
膜等による密着層１５を被着形成する。
【００３１】次に、図７Ｂに示すように、レジストマス
ク（図示せず）を介して密着層１５及び絶縁膜１３を選
択的にドライエッチングして接続孔１４を形成する。こ
のドライエッチング条件は、全く通常の条件で行う。
ク（図示せず）を介して密着層１５及び絶縁膜１３を選
択的にドライエッチングして接続孔１４を形成する。こ
のドライエッチング条件は、全く通常の条件で行う。
【００３２】次に、図７Ｃに示すように、接続孔内に例
えば選択タングステンＣＶＤ法を用いて接続孔の途中ま
でタングステン層１６ａを形成する。このときの選択タ
ングステンＣＶＤ条件は、供給ガスがＷＦ６ （１０Ｓ
ＣＣＭ）／ＳｉＨ４ （７ＳＣＣＭ）／Ｈ２ （１００
０ＳＣＣＭ）、圧力０．２Ｔｏｒｒ、温度２６０℃に設
定して行うことができる。
えば選択タングステンＣＶＤ法を用いて接続孔の途中ま
でタングステン層１６ａを形成する。このときの選択タ
ングステンＣＶＤ条件は、供給ガスがＷＦ６ （１０Ｓ
ＣＣＭ）／ＳｉＨ４ （７ＳＣＣＭ）／Ｈ２ （１００
０ＳＣＣＭ）、圧力０．２Ｔｏｒｒ、温度２６０℃に設
定して行うことができる。
【００３３】次に、図８Ｄに示すように、例えばバイア
スＥＣＲＣＶＤ法によるいわゆる水平戻しエッチングに
より接続孔１４の肩部のみをテーパ状に除去する。テー
パ状にエッチングされた上部開口幅ａは、上層配線幅と
合わせ公差を加算した程度の幅にすることが望ましい。 水平戻しエッチングは、平坦面（水平面）に対してはエ
ッチングレートとデホジションレートとが等しく（すな
わち総合的にエッチングレートが０）、斜面に対しては
エッチングレートがデホジションレートよりも大きい（
すなわち総合的にエッチングレートが０よりも大きい）
条件でのバイアスＥＣＲＣＶＤによって行うエッチング
である。これは平坦面をエッチングすることなく角度の
ある面を水平方向に後退させるようにエッチングするこ
とができるので水平戻しエッチングという。この水平戻
しエッチングによれば、選択タングステンよるタングス
テン層１６ａの上端に接する点ｐを基準として接続孔１
４のタングステン層１６ａより上方の部分が垂直の面か
ら徐々に傾斜しテーパ部２４が形成される。
スＥＣＲＣＶＤ法によるいわゆる水平戻しエッチングに
より接続孔１４の肩部のみをテーパ状に除去する。テー
パ状にエッチングされた上部開口幅ａは、上層配線幅と
合わせ公差を加算した程度の幅にすることが望ましい。 水平戻しエッチングは、平坦面（水平面）に対してはエ
ッチングレートとデホジションレートとが等しく（すな
わち総合的にエッチングレートが０）、斜面に対しては
エッチングレートがデホジションレートよりも大きい（
すなわち総合的にエッチングレートが０よりも大きい）
条件でのバイアスＥＣＲＣＶＤによって行うエッチング
である。これは平坦面をエッチングすることなく角度の
ある面を水平方向に後退させるようにエッチングするこ
とができるので水平戻しエッチングという。この水平戻
しエッチングによれば、選択タングステンよるタングス
テン層１６ａの上端に接する点ｐを基準として接続孔１
４のタングステン層１６ａより上方の部分が垂直の面か
ら徐々に傾斜しテーパ部２４が形成される。
【００３４】次に、図８Ｅに示すように、このテーパ状
に広く開口された接続孔１４内を含んでブランケットタ
ングステン層１６ｂを形成する。このブランケットタン
グステン形成の条件は、供給ガスとしてＷＦ６ （６０
ＳＣＣＭ）／Ｈ２ （３６０ＳＣＣＭ）、圧力８０Ｔｏ
ｒｒ、温度４７５℃に設定することができる。
に広く開口された接続孔１４内を含んでブランケットタ
ングステン層１６ｂを形成する。このブランケットタン
グステン形成の条件は、供給ガスとしてＷＦ６ （６０
ＳＣＣＭ）／Ｈ２ （３６０ＳＣＣＭ）、圧力８０Ｔｏ
ｒｒ、温度４７５℃に設定することができる。
【００３５】次に、図８Ｆに示すように、ブランケット
タングステン層１６ｂをエッチバックする。このときの
エッチバック条件は、例えば供給ガスとしてＳＦ６ （
３０ＳＣＣＭ）／Ｃｌ２ （２０ＳＣＣＭ）、圧力０．
０１５Ｔｏｒｒ、パワー０．２５Ｗ／ｃｍ２ に設定す
ることができる。さらに密着層１５をエッチング除去す
る。これによって接続孔１４内に選択タングステンによ
るタングステン層１６ａとブランケットタングステンに
よるタングステン層１６ｂによるメタルプラグ１６Ａが
形成される。次に、図９Ｇに示すように、このメタルプ
ラグ１６Ａに接続する上層配線１７を形成する。
タングステン層１６ｂをエッチバックする。このときの
エッチバック条件は、例えば供給ガスとしてＳＦ６ （
３０ＳＣＣＭ）／Ｃｌ２ （２０ＳＣＣＭ）、圧力０．
０１５Ｔｏｒｒ、パワー０．２５Ｗ／ｃｍ２ に設定す
ることができる。さらに密着層１５をエッチング除去す
る。これによって接続孔１４内に選択タングステンによ
るタングステン層１６ａとブランケットタングステンに
よるタングステン層１６ｂによるメタルプラグ１６Ａが
形成される。次に、図９Ｇに示すように、このメタルプ
ラグ１６Ａに接続する上層配線１７を形成する。
【００３６】かかる実施例によれば、接続孔１４の最少
寸法の下部が選択タングステンによるタングステン層１
６ａでカバーされるので、従来の密着層１５やブランケ
ットタングステン層１６ｂのステップカバレージ問題は
回避される。また、エッチングに関して密着層１５は接
続孔１４の内部に形成されていないので、従来のような
密着層がオーバーエッチングされる問題はなくなり、信
頼性の高いメタルプラグ１６Ａを形成することができ、
これによって信頼性の高い多層配線を形成することがで
きる。
寸法の下部が選択タングステンによるタングステン層１
６ａでカバーされるので、従来の密着層１５やブランケ
ットタングステン層１６ｂのステップカバレージ問題は
回避される。また、エッチングに関して密着層１５は接
続孔１４の内部に形成されていないので、従来のような
密着層がオーバーエッチングされる問題はなくなり、信
頼性の高いメタルプラグ１６Ａを形成することができ、
これによって信頼性の高い多層配線を形成することがで
きる。
【００３７】尚、図７Ｂの工程の後に、図８Ｄで示した
寸法ａ分だけ先に密着層１５をサイドエッチングし、そ
の後に水平戻しエッチングなどでテーパ状に形成するよ
うにしてもよく、このようにすれば水平戻し時のスルー
プットを上げることができる。
寸法ａ分だけ先に密着層１５をサイドエッチングし、そ
の後に水平戻しエッチングなどでテーパ状に形成するよ
うにしてもよく、このようにすれば水平戻し時のスルー
プットを上げることができる。
【００３８】尚、上記各実施例では下層配線１２として
拡散層を用いた場合であるが、その他による下層配線の
場合にも適用できることは勿論である。また、本発明の
メタルプラグの形成法はビアホール、コンタクトホール
に適用できる。
拡散層を用いた場合であるが、その他による下層配線の
場合にも適用できることは勿論である。また、本発明の
メタルプラグの形成法はビアホール、コンタクトホール
に適用できる。
【００３９】
【発明の効果】本発明のメタルプラグの形成方法によれ
ば、絶縁膜の接続孔内にメタルプラグを形成する際のエ
ッチングにおいて、特にメタルプラグの上部を接続孔よ
りも幅広に残るように行うことによって、メタル及び密
着層のエッチバック時において、密着層の接続孔内への
オーバーエッチングを回避することができ、信頼性の高
いメタルプラグを形成することができる。
ば、絶縁膜の接続孔内にメタルプラグを形成する際のエ
ッチングにおいて、特にメタルプラグの上部を接続孔よ
りも幅広に残るように行うことによって、メタル及び密
着層のエッチバック時において、密着層の接続孔内への
オーバーエッチングを回避することができ、信頼性の高
いメタルプラグを形成することができる。
【００４０】また、本発明のメタルプラグの形成方法に
よれば、絶縁膜の接続孔として上部が下部よりも広い形
状の接続孔を形成し、ここにメタルを埋め込んでメタル
プラグを形成することにより例えば全面に形成したメタ
ル及び密着層をエッチバックする場合においても、密着
層のオーバーエッチングが接続孔の下部にまで及ぶこと
がなく信頼性の高いメタルプラグを形成することができ
る。
よれば、絶縁膜の接続孔として上部が下部よりも広い形
状の接続孔を形成し、ここにメタルを埋め込んでメタル
プラグを形成することにより例えば全面に形成したメタ
ル及び密着層をエッチバックする場合においても、密着
層のオーバーエッチングが接続孔の下部にまで及ぶこと
がなく信頼性の高いメタルプラグを形成することができ
る。
【００４１】また、本発明のメタルプラグの形成方法に
よれば、接続孔内の途中まで第２のメタルを形成し、そ
の後、第１のメタルを形成しエッチバックして、第１及
び第２のメタルによってメタルプラグを形成するので、
ステップカバレージの問題が回避され、良好なメタルプ
ラグを形成することができる。また、接続孔内には密着
層が存在しないので、接続孔内の密着層のオーバーエッ
チング問題を解消することができる。
よれば、接続孔内の途中まで第２のメタルを形成し、そ
の後、第１のメタルを形成しエッチバックして、第１及
び第２のメタルによってメタルプラグを形成するので、
ステップカバレージの問題が回避され、良好なメタルプ
ラグを形成することができる。また、接続孔内には密着
層が存在しないので、接続孔内の密着層のオーバーエッ
チング問題を解消することができる。
【００４２】したがって、本法は超々ＬＳＩ等の微細、
高集積の半導体集積回路の製造に適用して好適ならしめ
るものである。
高集積の半導体集積回路の製造に適用して好適ならしめ
るものである。
【図１】本発明のメタルプラグの形成方法の第１実施例
を示す製造工程図（その１）である。
を示す製造工程図（その１）である。
【図２】本発明のメタルプラグの形成方法の第１の実施
例を示す構造工程図（その２）である。
例を示す構造工程図（その２）である。
【図３】本発明のメタルプラグの形成方法の第２実施例
を示す製造工程図（その１）である。
を示す製造工程図（その１）である。
【図４】本発明のメタルプラグの形成方法の第２実施例
を示す製造工程図（その２）である。
を示す製造工程図（その２）である。
【図５】本発明のメタルプラグの形成方法の第３実施例
を示す製造工程図（その１）である。
を示す製造工程図（その１）である。
【図６】本発明のメタルプラグの形成方法の第３実施例
を示す製造工程図（その２）である。
を示す製造工程図（その２）である。
【図７】本発明のメタルプラグの形成方法の第４実施例
の製造工程図（その１）である。
の製造工程図（その１）である。
【図８】本発明のメタルプラグの形成方法の第４実施例
の製造工程図（その２）である。
の製造工程図（その２）である。
【図９】本発明のメタルプラグの形成方法の第４実施例
の製造工程図（その３）である。
の製造工程図（その３）である。
【図１０】従来のメタルプラグの形成方法の例を示す製
造工程図である。
造工程図である。
【図１１】従来例の説明図である。
１１ 半導体基板
１２ 下層配線
１３ 絶縁膜
１４ 接続孔
１５ 密着層
１６，１６ｂ ブランケットタングステン層１６ａ
選択タングステン １６Ａ メタルプラグ １７ 上層配線
選択タングステン １６Ａ メタルプラグ １７ 上層配線
Claims (3)
- 【請求項１】 絶縁膜の接続孔にメタルプラグを形成
する方法において、接続孔を含む上記絶縁膜上に密着層
を介してメタルを形成し、上記接続孔より幅広に残るよ
うに上記メタル及び密着層を除去してメタルプラグを形
成することを特徴とするメタルプラグの形成方法。 - 【請求項２】 絶縁膜の接続孔にメタルプラグを形成
する方法において、上部が下部より広い上記接続孔を形
成し、該接続孔内にメタルを埋込んでメタルプラグを形
成することを特徴とするメタルプラグの形成方法。 - 【請求項３】 絶縁膜の接続孔内にメタルプラグを形
成する方法において、上記絶縁膜上に第１のメタルに対
する密着層を形成する工程と、上記密着層と共に上記絶
縁膜に接続孔を形成する工程と、上記接続孔内の途中ま
で第２のメタルを形成する工程と、上記接続孔内を含ん
で第１のメタルを形成しエッチバックして上記第１及び
第２のメタルによるメタルプラグを形成する工程を有す
ることを特徴とするメタルプラグの形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063463A JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
| KR1019920004729A KR100242865B1 (ko) | 1991-03-27 | 1992-03-23 | 메탈 플러그의 형성 방법 |
| US07/858,653 US5284799A (en) | 1991-03-27 | 1992-03-27 | Method of making a metal plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063463A JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298030A true JPH04298030A (ja) | 1992-10-21 |
Family
ID=13229959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063463A Pending JPH04298030A (ja) | 1991-03-27 | 1991-03-27 | メタルプラグの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5284799A (ja) |
| JP (1) | JPH04298030A (ja) |
| KR (1) | KR100242865B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
| KR0129985B1 (ko) * | 1993-12-17 | 1998-04-07 | 김광호 | 반도체장치 및 그의 제조방법 |
| US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
| US5567650A (en) * | 1994-12-15 | 1996-10-22 | Honeywell Inc. | Method of forming tapered plug-filled via in electrical interconnection |
| DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
| KR100187666B1 (ko) * | 1995-02-24 | 1999-06-01 | 김주용 | 반도체 소자의 텅스텐 플러그 형성방법 |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| KR100186509B1 (ko) * | 1996-05-16 | 1999-04-15 | 문정환 | 반도체장치의 배선 형성방법 |
| KR100215846B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| US5814557A (en) * | 1996-05-20 | 1998-09-29 | Motorola, Inc. | Method of forming an interconnect structure |
| JP2800788B2 (ja) * | 1996-06-27 | 1998-09-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
| US5981385A (en) * | 1997-01-27 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Dimple elimination in a tungsten etch back process by reverse image patterning |
| US6271117B1 (en) * | 1997-06-23 | 2001-08-07 | Vanguard International Semiconductor Corporation | Process for a nail shaped landing pad plug |
| US5989984A (en) * | 1997-10-07 | 1999-11-23 | Lucent Technologies, Inc. | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power |
| US6171963B1 (en) * | 1998-11-30 | 2001-01-09 | Worldwide Semiconductor Manufacturing Corporation | Method for forming a planar intermetal dielectric using a barrier layer |
| TW454330B (en) | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
| KR100688761B1 (ko) * | 2002-12-30 | 2007-02-28 | 동부일렉트로닉스 주식회사 | 반도체의 금속배선 형성방법 |
| DE102004026232B4 (de) * | 2004-05-28 | 2006-05-04 | Infineon Technologies Ag | Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung |
| US7385258B2 (en) * | 2006-04-25 | 2008-06-10 | International Business Machines Corporation | Transistors having v-shape source/drain metal contacts |
| TWI403235B (zh) | 2010-07-14 | 2013-07-21 | Taiwan Memory Company | 埋藏式電路結構之製作方法 |
| US20180144973A1 (en) * | 2016-11-01 | 2018-05-24 | Applied Materials, Inc. | Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789760A (en) * | 1985-04-30 | 1988-12-06 | Advanced Micro Devices, Inc. | Via in a planarized dielectric and process for producing same |
| US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
| JPS63311724A (ja) * | 1987-06-15 | 1988-12-20 | Toshiba Corp | 半導体装置の製造方法 |
| US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
| FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
| US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
| JPH0793353B2 (ja) * | 1988-11-24 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5104826A (en) * | 1989-02-02 | 1992-04-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor integrated circuit device using an electrode wiring structure |
| US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
-
1991
- 1991-03-27 JP JP3063463A patent/JPH04298030A/ja active Pending
-
1992
- 1992-03-23 KR KR1019920004729A patent/KR100242865B1/ko not_active IP Right Cessation
- 1992-03-27 US US07/858,653 patent/US5284799A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100242865B1 (ko) | 2000-02-01 |
| US5284799A (en) | 1994-02-08 |
| KR920018851A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04298030A (ja) | メタルプラグの形成方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JPH0418701B2 (ja) | ||
| JPH09326436A (ja) | 配線形成方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JP2001298083A (ja) | 半導体装置及びその製造方法 | |
| JP2736370B2 (ja) | 半導体装置とその製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH04296018A (ja) | メタルプラグの形成方法 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JP3141382B2 (ja) | 配線形成方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 |