JPH02238630A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02238630A JPH02238630A JP5848889A JP5848889A JPH02238630A JP H02238630 A JPH02238630 A JP H02238630A JP 5848889 A JP5848889 A JP 5848889A JP 5848889 A JP5848889 A JP 5848889A JP H02238630 A JPH02238630 A JP H02238630A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode pad
- multilayer wiring
- wiring structure
- bonding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052721 tungsten Inorganic materials 0.000 abstract description 12
- 239000010937 tungsten Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
多層配線を有する半導体集積回路に関し、多層配線の平
坦化をおこなうために層間(1層目のA1配線と2層目
のAI配線の間)に使用するスピンオングラス(SOG
)膜と他の絶縁膜との密着性の悪さが原因で発生するボ
ンディング用電極パッド剥がれを、少なくともボンディ
ング用電極パッド下にはSOG膜が存在しないようにし
た多層配線構造からなるボンディング用電極パッドを形
成することにより改善し、多層配線構造からなるボンデ
ィング用電極パッIくによる段差が原因で発生するボン
ディング用電極パッド上のバンプ電極とインナーリード
との弱い密着強度によるインナーリード剥がれを、多層
配線構造からなるボンディング用電極パッド上に選択化
学気相成長導電膜を埋め込み段差を緩和することにより
改善し、バンプによる組立てを容易にし、高機能化に必
要とされる多ピン化を、又、高集積化に必要とされる多
層配線化を実現させた半導体集積回路の形成を可能とし
た半導体装置9 [産業上の利用分野] 本発明はMIS及びバイボーラ型半導体装置に係り、特
に多層配線構造を有する半導体装置において、バンプに
よる組立てを容易にし、高機能且つ高集積を実現させた
半導体集積回路の形成を可能ならしめる半導体装置に関
する9 LSI、超LSI等、極めて高集積化されるMIS及び
バイボーラ型半導体集積回路においては、配線の自由度
を増すために多層配線化は必須のものとなり、又、ゲー
トアレイ等に代表される高機能化を要求される半導体集
積回路においては、入力及び出力回路部が多数必要とさ
れることから、300ピンを越える程の超多ピンパッケ
ージが使用されるようになりつつあり、従来のワイヤー
ボンディングでは組立てが不可能であるという問題が顕
著になってきている。そこで多層配線構造を有する半導
体集積回路において、良好な組立てを可能とするバンプ
楕造を形成できる手段が要望されている。
坦化をおこなうために層間(1層目のA1配線と2層目
のAI配線の間)に使用するスピンオングラス(SOG
)膜と他の絶縁膜との密着性の悪さが原因で発生するボ
ンディング用電極パッド剥がれを、少なくともボンディ
ング用電極パッド下にはSOG膜が存在しないようにし
た多層配線構造からなるボンディング用電極パッドを形
成することにより改善し、多層配線構造からなるボンデ
ィング用電極パッIくによる段差が原因で発生するボン
ディング用電極パッド上のバンプ電極とインナーリード
との弱い密着強度によるインナーリード剥がれを、多層
配線構造からなるボンディング用電極パッド上に選択化
学気相成長導電膜を埋め込み段差を緩和することにより
改善し、バンプによる組立てを容易にし、高機能化に必
要とされる多ピン化を、又、高集積化に必要とされる多
層配線化を実現させた半導体集積回路の形成を可能とし
た半導体装置9 [産業上の利用分野] 本発明はMIS及びバイボーラ型半導体装置に係り、特
に多層配線構造を有する半導体装置において、バンプに
よる組立てを容易にし、高機能且つ高集積を実現させた
半導体集積回路の形成を可能ならしめる半導体装置に関
する9 LSI、超LSI等、極めて高集積化されるMIS及び
バイボーラ型半導体集積回路においては、配線の自由度
を増すために多層配線化は必須のものとなり、又、ゲー
トアレイ等に代表される高機能化を要求される半導体集
積回路においては、入力及び出力回路部が多数必要とさ
れることから、300ピンを越える程の超多ピンパッケ
ージが使用されるようになりつつあり、従来のワイヤー
ボンディングでは組立てが不可能であるという問題が顕
著になってきている。そこで多層配線構造を有する半導
体集積回路において、良好な組立てを可能とするバンプ
楕造を形成できる手段が要望されている。
[従来の技術]
第4図は従来の第1の半導体装置の模式側断面図である
。同図において、51はp一型シリコン(Si)基板,
52はフィールド酸化膜、53は燐珪酸ガラス(PSG
)膜、54は1層目のAt配線、55は第1の層間絶縁
膜(プラズマ酸化膜)、5Gはスピンオングラス(SO
G)膜、57は第2の層間絶縁膜(プラズマPSG膜)
、58は2層目の八1配線、59はカバー保護膜( P
SG膜+プラズマ窒化膜)、60はTi膜、61はPd
膜、62はAUバンプ電極、63はインナーリードを示
している。この従来の第1の半導体装置においては、多
層配線構造からなるボンディング用電極パッドにおける
AUバンプ電極を形成している。この場合は下地の多層
配線構造からなるボンディング用電極パッドによる段差
が大きいことから、卸バンプ電極表面の段差も大きく形
成され、インナーリードとの濡れ性が悪く、極めてボン
ディング強度が弱いため、インナーリードfl+lJが
れを容易に生してしまう。
。同図において、51はp一型シリコン(Si)基板,
52はフィールド酸化膜、53は燐珪酸ガラス(PSG
)膜、54は1層目のAt配線、55は第1の層間絶縁
膜(プラズマ酸化膜)、5Gはスピンオングラス(SO
G)膜、57は第2の層間絶縁膜(プラズマPSG膜)
、58は2層目の八1配線、59はカバー保護膜( P
SG膜+プラズマ窒化膜)、60はTi膜、61はPd
膜、62はAUバンプ電極、63はインナーリードを示
している。この従来の第1の半導体装置においては、多
層配線構造からなるボンディング用電極パッドにおける
AUバンプ電極を形成している。この場合は下地の多層
配線構造からなるボンディング用電極パッドによる段差
が大きいことから、卸バンプ電極表面の段差も大きく形
成され、インナーリードとの濡れ性が悪く、極めてボン
ディング強度が弱いため、インナーリードfl+lJが
れを容易に生してしまう。
第5図は従来の第2の半導体装置の模式側断面図である
。同図において、51〜53. 55〜63は第4図と
同し物を示している。この従来の第2の半導体装置にお
いては、単層配線構造からなるボンディング用電極パッ
ドにおけるAuバンプ電極を形成している。この場合は
下地の単層配線構造からなるボンディング電極パッドに
よる段差は比較的小さいため、Auバンプ電極表面の段
差も小さく、AUバンプ電極とインナーリードとのボン
デイング強度は保証できる。しかし、単層配線構造から
なるボンディング用電極バット下には平坦化を得るため
使用するSOG膜が必ず残ってしまい、こんどはSOG
膜と他の絶縁膜との弱い密着性のため電極パッド剥がれ
を容易に生してしまう。いずれにしても従来横遺では良
好な組立てを可能とするバンプ構造を形成できないこと
になる。
。同図において、51〜53. 55〜63は第4図と
同し物を示している。この従来の第2の半導体装置にお
いては、単層配線構造からなるボンディング用電極パッ
ドにおけるAuバンプ電極を形成している。この場合は
下地の単層配線構造からなるボンディング電極パッドに
よる段差は比較的小さいため、Auバンプ電極表面の段
差も小さく、AUバンプ電極とインナーリードとのボン
デイング強度は保証できる。しかし、単層配線構造から
なるボンディング用電極バット下には平坦化を得るため
使用するSOG膜が必ず残ってしまい、こんどはSOG
膜と他の絶縁膜との弱い密着性のため電極パッド剥がれ
を容易に生してしまう。いずれにしても従来横遺では良
好な組立てを可能とするバンプ構造を形成できないこと
になる。
[発明が解決しようとする問題点]
本発明が解決しようとする問題点は、従来例に示される
ように、高機能且つ高集積を実現させた半導体集積回路
を得るために必要とされる多層配線構造からなるボンデ
ィング用電極パッドにおけるバンプ電極の形成は、多層
配線構造からなるボンディング用電極パッド使用による
段差が原因でインナーリード剥がれを生じてしまうか、
又は単層配線構造からなるボンディング用電極パッド使
用によるSOG膜の弱い密着性が原因で電極パッド剥が
れを生じてしまうかのいずれかが発生し、良好な組立て
を可能とする多層配線構造からなるボンディング用電極
パッドにおけるバンプ構造を形成した半導体装置の実現
が困難であったことである。
ように、高機能且つ高集積を実現させた半導体集積回路
を得るために必要とされる多層配線構造からなるボンデ
ィング用電極パッドにおけるバンプ電極の形成は、多層
配線構造からなるボンディング用電極パッド使用による
段差が原因でインナーリード剥がれを生じてしまうか、
又は単層配線構造からなるボンディング用電極パッド使
用によるSOG膜の弱い密着性が原因で電極パッド剥が
れを生じてしまうかのいずれかが発生し、良好な組立て
を可能とする多層配線構造からなるボンディング用電極
パッドにおけるバンプ構造を形成した半導体装置の実現
が困難であったことである。
[問題点を解決するための手段コ
上記問題点は、半導体基板上に形成された絶縁膜、該絶
縁膜上に形成された多層配線構造からなるボンディング
用電極パッド、該多層配線構造からなるボンディング用
電極パッドの上層電極パッド上に形成されたカバー保護
膜開孔部、該カバー保護膜開孔部に埋め込まれた導電膜
、該導電膜上に形成されたバリアメタル層を含んだバン
プ電極とを有してなる本発明による半導体装置によって
解決される。
縁膜上に形成された多層配線構造からなるボンディング
用電極パッド、該多層配線構造からなるボンディング用
電極パッドの上層電極パッド上に形成されたカバー保護
膜開孔部、該カバー保護膜開孔部に埋め込まれた導電膜
、該導電膜上に形成されたバリアメタル層を含んだバン
プ電極とを有してなる本発明による半導体装置によって
解決される。
[作 用]
即ち本発明の半導体装置においては、多層配線構造から
なるホンディング用電極パッドを設け、次いで前記多層
配線構造からなるボンディング用電極パッド上に設けた
カバー保護膜の開孔部に選択化学気相成長導電膜を埋め
込み、次いで前記選択化学気相成長導電股上にバリアメ
タル層を含んだバンプ電極を設ける構造に形成している
。したがって、多層配線構造からなるボンディング用電
極パッドを形成することにより、配線の平坦化をおこな
うために層間(1層目のAI配線と2層目のA1配線の
間)に使用するSOG膜を少なくともボンディング用電
極パッド下には残らないようにして、SOG膜と他の絶
縁膜との密着性の悪さが原因で発生するボンディング用
電極パッド剥がれを防止する。又、多層配線構造からな
るボンディング用電極パッド上に設けたカバー保護膜の
開孔部に選択化学気相成長導電膜を埋め込み段差を緩和
することにより、多層配線構造からなるボンディング用
電極パッドの段差が原因で発生するボンディング用電極
パッド上のバンプ電極とインナーリードとの弱い密着強
度によるインナーリード剥がれを防止ずる。こうして良
好な組立てを可能とする多層配線構造からなるボンディ
ング用電極パッドにおけるバンプ構遣を形成した半導体
装置が実現できるため、高機能及び高集積を併せ持つ半
導体集積回路を得ることができるようになる9[実施例
] 以下本発明を、図示実施例により具体的に説明する。
なるホンディング用電極パッドを設け、次いで前記多層
配線構造からなるボンディング用電極パッド上に設けた
カバー保護膜の開孔部に選択化学気相成長導電膜を埋め
込み、次いで前記選択化学気相成長導電股上にバリアメ
タル層を含んだバンプ電極を設ける構造に形成している
。したがって、多層配線構造からなるボンディング用電
極パッドを形成することにより、配線の平坦化をおこな
うために層間(1層目のAI配線と2層目のA1配線の
間)に使用するSOG膜を少なくともボンディング用電
極パッド下には残らないようにして、SOG膜と他の絶
縁膜との密着性の悪さが原因で発生するボンディング用
電極パッド剥がれを防止する。又、多層配線構造からな
るボンディング用電極パッド上に設けたカバー保護膜の
開孔部に選択化学気相成長導電膜を埋め込み段差を緩和
することにより、多層配線構造からなるボンディング用
電極パッドの段差が原因で発生するボンディング用電極
パッド上のバンプ電極とインナーリードとの弱い密着強
度によるインナーリード剥がれを防止ずる。こうして良
好な組立てを可能とする多層配線構造からなるボンディ
ング用電極パッドにおけるバンプ構遣を形成した半導体
装置が実現できるため、高機能及び高集積を併せ持つ半
導体集積回路を得ることができるようになる9[実施例
] 以下本発明を、図示実施例により具体的に説明する。
第1図は本発明の半導体装置における第1の実施例の模
式側断面図、第2図は本発明の半導体装置における第2
の実施例の模式側断面図、第3図(a)〜(e)は本発
明の半導体装置における製造方法の一実施例の工程断面
図である。
式側断面図、第2図は本発明の半導体装置における第2
の実施例の模式側断面図、第3図(a)〜(e)は本発
明の半導体装置における製造方法の一実施例の工程断面
図である。
全図を通し同一対象物は同一符号で示す。
第1図はp型シリコン(Si)基板を用いた際の本発明
の半導体装置における第1の実施例を示す模式側断面図
である。1はio cm 程度のp一型シリコン(
Si)基板、2は600 nm程度のフィールド酸化膜
、3は800 nm程度の燐珪酸ガラス(PSG)膜、
4は0.5/Am程度の1層目のA1配線,5はQ3s
m程度の第1の層間絶縁膜(プラズマ酸化膜)、6はス
ピンオングラス(SOG)膜、7は0.4/Im程度の
,第2の層間絶縁膜(プラズマPSG膜)、8は1Pm
程度の2層目のAI配線,9はカバー保護膜( 0,5
,− m程度ノPSG膜+0.37zm程度のプラズマ
窒化膜)、10は0.3pm程度のTi膜、11は0.
3lnl程度のPd膜、12は254m程度のAuバン
プ電極、13はインナーリード、14は0,8lIll
程度の埋め込み導電膜(選択化学気相成長タングステン
膜)を示す。
の半導体装置における第1の実施例を示す模式側断面図
である。1はio cm 程度のp一型シリコン(
Si)基板、2は600 nm程度のフィールド酸化膜
、3は800 nm程度の燐珪酸ガラス(PSG)膜、
4は0.5/Am程度の1層目のA1配線,5はQ3s
m程度の第1の層間絶縁膜(プラズマ酸化膜)、6はス
ピンオングラス(SOG)膜、7は0.4/Im程度の
,第2の層間絶縁膜(プラズマPSG膜)、8は1Pm
程度の2層目のAI配線,9はカバー保護膜( 0,5
,− m程度ノPSG膜+0.37zm程度のプラズマ
窒化膜)、10は0.3pm程度のTi膜、11は0.
3lnl程度のPd膜、12は254m程度のAuバン
プ電極、13はインナーリード、14は0,8lIll
程度の埋め込み導電膜(選択化学気相成長タングステン
膜)を示す。
同図において、p一型シリコン(Si)基板1上のフィ
ールド酸化膜2及び燐珪酸ガラス(PSG)膜3上に多
層配線楕遣からなるボンディング用電極パッド(4.8
)が設けられ、前記多層配線構造からなるボンディング
用電極パッド(4,8)上に設けられたカバー保護膜(
PSG膜+プラズマ窒化膜)9の開孔部を導電膜く選
択化学気相成長タングステン膜)14で埋め込み、前記
導電膜(選択化学気相成長タングステン膜)14上にバ
リアメタル層(Ti膜10, Pd膜11)を含んだA
uバンプ電極12を設け、インナーリード13をボンデ
ィングする構造に形成されている。したがって、導電膜
(選択化学気相成長タングステン膜〉14の埋め込みに
より多層配線構造からなるボンディング用電極パッド(
4.8)の段差を緩和することができ、インナーリード
剥がれが防止される。又、多層配線構造からなるボンデ
ィング用電極パッド(4.8)を形成することによりボ
ンディング用電極パッド下からSOG膜を除去すること
ができ、ボンディング用電極パッド剥がれも防止される
。すなはち、良好な組立てを可能とする多層配線構造か
らなるボンディング用電極パッドにおけるバンプ構造を
形成した半導体装置が実現できる。
ールド酸化膜2及び燐珪酸ガラス(PSG)膜3上に多
層配線楕遣からなるボンディング用電極パッド(4.8
)が設けられ、前記多層配線構造からなるボンディング
用電極パッド(4,8)上に設けられたカバー保護膜(
PSG膜+プラズマ窒化膜)9の開孔部を導電膜く選
択化学気相成長タングステン膜)14で埋め込み、前記
導電膜(選択化学気相成長タングステン膜)14上にバ
リアメタル層(Ti膜10, Pd膜11)を含んだA
uバンプ電極12を設け、インナーリード13をボンデ
ィングする構造に形成されている。したがって、導電膜
(選択化学気相成長タングステン膜〉14の埋め込みに
より多層配線構造からなるボンディング用電極パッド(
4.8)の段差を緩和することができ、インナーリード
剥がれが防止される。又、多層配線構造からなるボンデ
ィング用電極パッド(4.8)を形成することによりボ
ンディング用電極パッド下からSOG膜を除去すること
ができ、ボンディング用電極パッド剥がれも防止される
。すなはち、良好な組立てを可能とする多層配線構造か
らなるボンディング用電極パッドにおけるバンプ構造を
形成した半導体装置が実現できる。
第2図は本発明の半導体装置における第2の実施例の模
式側断面図を示している。1〜14は第1図と同し物を
、15は14と同種の導電M(選択化学気相成長タング
ステン膜)を示している。
式側断面図を示している。1〜14は第1図と同し物を
、15は14と同種の導電M(選択化学気相成長タング
ステン膜)を示している。
同図においては、多層配線構造からなるボンディング用
電極パッド(4.8)を形成している1層目のA1配線
4と2層目のAI配線8との間に導電膜く選択化学気相
成長タングステン膜)15を埋め込んでおり、多層配線
構造からなるボンディング用電極パッF(4.8)の段
差をより平坦1ヒできるため、さらに良好な組立てを可
能とする多層配線構造からなるボンディング用電極パッ
ドにおけるバンプ構遣を形成した半導体装置が実現でき
る次いで本発明に係る半導体装置の製造方法の一実施例
について第3図(a)〜(e)及び第1図を参照して説
明する。
電極パッド(4.8)を形成している1層目のA1配線
4と2層目のAI配線8との間に導電膜く選択化学気相
成長タングステン膜)15を埋め込んでおり、多層配線
構造からなるボンディング用電極パッF(4.8)の段
差をより平坦1ヒできるため、さらに良好な組立てを可
能とする多層配線構造からなるボンディング用電極パッ
ドにおけるバンプ構遣を形成した半導体装置が実現でき
る次いで本発明に係る半導体装置の製造方法の一実施例
について第3図(a)〜(e)及び第1図を参照して説
明する。
第3図(a)
通常の技法を適用することにより、p型シリコン(Si
)基板1にフィールド酸化膜2、燐珪酸ガラス(PSG
)膜3、1層目のA1層を順次成長させる。
)基板1にフィールド酸化膜2、燐珪酸ガラス(PSG
)膜3、1層目のA1層を順次成長させる。
次いで通常のフォトリソグラフィー技術を利用し1層目
のA1配線4をパターニング形成する。
のA1配線4をパターニング形成する。
第3図(b)
次いで第1−の層間絶縁膜(プラズマ酸化M) 5、ス
ピンオングラス(SOG)膜6、第2の層間絶縁膜(プ
ラズマPSG膜)7を順次成長させる。
ピンオングラス(SOG)膜6、第2の層間絶縁膜(プ
ラズマPSG膜)7を順次成長させる。
次いで通常のフォトリソグラフィー技術を利用し、第2
の層間絶縁膜くプラズマPSG膜)7、スピンオングラ
ス(SOG)J摸6、第1の層間絶縁膜(プラズマ酸化
膜》5を順次エッチングし、1層目のA1配線4上に開
孔を形成する。次いで2層目のA1層を成長ずる。次い
で通常のフォトリソグラフィー技術を利用し、2層目の
A1配線8をパターニング形成し、多層配線構造からな
るボンディング用電極パッドを形成する。
の層間絶縁膜くプラズマPSG膜)7、スピンオングラ
ス(SOG)J摸6、第1の層間絶縁膜(プラズマ酸化
膜》5を順次エッチングし、1層目のA1配線4上に開
孔を形成する。次いで2層目のA1層を成長ずる。次い
で通常のフォトリソグラフィー技術を利用し、2層目の
A1配線8をパターニング形成し、多層配線構造からな
るボンディング用電極パッドを形成する。
第3図(C)
次いでカバー保護膜つとなるPSG膜及びプラズマ窒化
膜を形成する9次いで通常のフォトリソグラフィー技術
を利用し、プラズマ窒化膜及びPSG膜をエッチングし
、2層目のA1配線8上にカバー保護膜9の開孔を形成
する。
膜を形成する9次いで通常のフォトリソグラフィー技術
を利用し、プラズマ窒化膜及びPSG膜をエッチングし
、2層目のA1配線8上にカバー保護膜9の開孔を形成
する。
第3図(d)
次いで2層目のA1配線8上のカバー保護膜9の開孔部
に導電膜(選択化学気相成長タングステン膜)14を埋
め込む。
に導電膜(選択化学気相成長タングステン膜)14を埋
め込む。
第3図(e)
次いでバリアメタル層兼バンプ電極形成用の電極となる
Ti膜10及びPd膜11を成長ずる。次いで通常のフ
ォトリソグラフィー技術を利用し、バンプ電極形成領域
のレジストを除去する9次いでメッキをおこないレジス
ト除去部にAuバンプ電極12を形成する9次いで残さ
れたレジストを除去する。
Ti膜10及びPd膜11を成長ずる。次いで通常のフ
ォトリソグラフィー技術を利用し、バンプ電極形成領域
のレジストを除去する9次いでメッキをおこないレジス
ト除去部にAuバンプ電極12を形成する9次いで残さ
れたレジストを除去する。
次いでAuバンプ電極12をマスク層として、不要なP
d膜11及ひゴi膜10をエッチング除去する9第1図 次いでAuバンプ電極12にインナーリード13をボン
ディングし完成する。
d膜11及ひゴi膜10をエッチング除去する9第1図 次いでAuバンプ電極12にインナーリード13をボン
ディングし完成する。
以上実施例に示したように、本発明の半導体装置によれ
は、導電膜(選択化学気相成長タングステン膜)の埋め
込みにより多層配線横遣からなるボンディング用電極パ
ッドの段差を緩和することができ、インナーリード剥が
れが防止され、又、多層配線構造からなるボンディング
用電極パッドを形成することによりボンディング用電極
パッド下からSOG膜を除去することができ、ボンディ
ング用電極パッド剥がれも防止されるので、良好な組立
てを可能とする多層配線構造からなるボンディング用電
極パッドにおけるバンプ構造を形成した半導体装置が実
現できる。
は、導電膜(選択化学気相成長タングステン膜)の埋め
込みにより多層配線横遣からなるボンディング用電極パ
ッドの段差を緩和することができ、インナーリード剥が
れが防止され、又、多層配線構造からなるボンディング
用電極パッドを形成することによりボンディング用電極
パッド下からSOG膜を除去することができ、ボンディ
ング用電極パッド剥がれも防止されるので、良好な組立
てを可能とする多層配線構造からなるボンディング用電
極パッドにおけるバンプ構造を形成した半導体装置が実
現できる。
なお上記実施例においては、カバー保護膜としてPSG
膜とプラズマ窒化膜の2層構造を使用しているが、さら
に2,um程度のポリイミド膜を加えた3層構造からな
るカバー保護膜を使用する場合は、多層配線構造におけ
る段差よりカバー保護膜の段差のほうが大きくなり、本
発明はさらに有効である。
膜とプラズマ窒化膜の2層構造を使用しているが、さら
に2,um程度のポリイミド膜を加えた3層構造からな
るカバー保護膜を使用する場合は、多層配線構造におけ
る段差よりカバー保護膜の段差のほうが大きくなり、本
発明はさらに有効である。
又、上記実施例においては、選択化学気相成長導電膜に
よる埋め込みをおこなったが、エッチバック法や他の技
術によって埋め込みをおこなっても本発明は有効である
9 [発明の効果コ 以上説明のように本発明によれば、MIS及びバイボー
ラ型半導体装置において、インナーリード剥がれ及びボ
ンディング用電極パッド剥がれを防止した良好な組立て
を可能とする多層配線楕造からなるボンディンク用電極
バットにおけるバンプ構造を形成した半導体装置が実現
できるので、極めて高機能且つ高集積を併せ持つ半導体
集積回路を得ることができる。
よる埋め込みをおこなったが、エッチバック法や他の技
術によって埋め込みをおこなっても本発明は有効である
9 [発明の効果コ 以上説明のように本発明によれば、MIS及びバイボー
ラ型半導体装置において、インナーリード剥がれ及びボ
ンディング用電極パッド剥がれを防止した良好な組立て
を可能とする多層配線楕造からなるボンディンク用電極
バットにおけるバンプ構造を形成した半導体装置が実現
できるので、極めて高機能且つ高集積を併せ持つ半導体
集積回路を得ることができる。
第1図は本発明の半導体装置における第1の実施例の模
式側断面図、 第2図は本発明の半導体装置における第2の実施例の模
式側断面図、 第3図(a)〜(e)は本発明の半導体装置における製
造方法の一実施例の工程断面図、 第4図は従来の第1,の半導体装置の模式側断面図、 第5図は従来の第2の半導体装置の模式側断面図である
。 図において、 1はp一型シリコン(S1)基板、 2はフィールド酸化膜、 3は燐珪酸ガラス(PSG) M、 4は1層目のAI配線7 5は第1の層間絶縁膜(プラズマ酸化膜)、6はスピン
オングラス(SOG)膜、 7は第2の層間絶縁膜(プラズマPSG膜)、8は2層
目のA1配線, 9はカバー保護膜( PSG膜+プラズマ窒化膜)10
は11膜、 11はPd膜、 12は八〇バンプ電掻、 13はインナーリード、 14、15は埋め込み導電膜(選択化学気相成長タング
ステン膜)を示す。
式側断面図、 第2図は本発明の半導体装置における第2の実施例の模
式側断面図、 第3図(a)〜(e)は本発明の半導体装置における製
造方法の一実施例の工程断面図、 第4図は従来の第1,の半導体装置の模式側断面図、 第5図は従来の第2の半導体装置の模式側断面図である
。 図において、 1はp一型シリコン(S1)基板、 2はフィールド酸化膜、 3は燐珪酸ガラス(PSG) M、 4は1層目のAI配線7 5は第1の層間絶縁膜(プラズマ酸化膜)、6はスピン
オングラス(SOG)膜、 7は第2の層間絶縁膜(プラズマPSG膜)、8は2層
目のA1配線, 9はカバー保護膜( PSG膜+プラズマ窒化膜)10
は11膜、 11はPd膜、 12は八〇バンプ電掻、 13はインナーリード、 14、15は埋め込み導電膜(選択化学気相成長タング
ステン膜)を示す。
Claims (2)
- (1)半導体基板上に形成された絶縁膜、該絶縁膜上に
形成された多層配線構造からなるボンディング用電極パ
ッド、該多層配線構造からなるボンディング用電極パッ
ドの上層電極パッド上に形成されたカバー保護膜開孔部
、該カバー保護膜開孔部に埋め込まれた導電膜、該導電
膜上に形成されたバリアメタル層を含んだバンプ電極と
を有してなることを特徴とする半導体装置。 - (2)前記多層配線構造からなるボンディング用電極パ
ッドが、多層配線間にも前記導電膜が埋め込まれたもの
からなることを特徴とする特許請求の範囲第1項記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5848889A JPH02238630A (ja) | 1989-03-11 | 1989-03-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5848889A JPH02238630A (ja) | 1989-03-11 | 1989-03-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02238630A true JPH02238630A (ja) | 1990-09-20 |
Family
ID=13085818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5848889A Pending JPH02238630A (ja) | 1989-03-11 | 1989-03-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02238630A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996017382A1 (de) * | 1994-12-02 | 1996-06-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Lothöcker für die flip-chip-montage und verfahren zu dessen herstellung |
JP2002246407A (ja) * | 2001-02-16 | 2002-08-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
-
1989
- 1989-03-11 JP JP5848889A patent/JPH02238630A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996017382A1 (de) * | 1994-12-02 | 1996-06-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Lothöcker für die flip-chip-montage und verfahren zu dessen herstellung |
JP2002246407A (ja) * | 2001-02-16 | 2002-08-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100659801B1 (ko) | 반도체 집적 회로 제조 방법 | |
US5707894A (en) | Bonding pad structure and method thereof | |
US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
JP2773578B2 (ja) | 半導体装置の製造方法 | |
JP4125485B2 (ja) | 新規なパッシベーション構造とその製造方法 | |
JPH01302842A (ja) | 多層配線構造の半導体装置 | |
JP2002198374A (ja) | 半導体装置およびその製造方法 | |
US20080258298A1 (en) | Semiconductor devices and methods of fabricating the same | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
US20070082475A1 (en) | Method for forming bonding pad and semiconductor device having the bonding pad formed thereby | |
TW200403801A (en) | Reinforced bond-pad substructure and method for fabricating the same | |
JPH02238630A (ja) | 半導体装置 | |
US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
JP4074721B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
JPS6322464B2 (ja) | ||
JP2738145B2 (ja) | 半導体装置 | |
JPH0230137A (ja) | 半導体装置の配線形成方法 | |
JPH0577185B2 (ja) | ||
JPH02183536A (ja) | 半導体装置 | |
JPH10173051A (ja) | 配線形成方法 | |
JPH04280453A (ja) | 半導体集積回路装置の製造方法 | |
KR0167291B1 (ko) | 반도체소자의 전극배선 | |
JPS63252445A (ja) | 半導体装置の製造方法 | |
JPS62166547A (ja) | 多層配線構造体の形成方法 | |
JPH06125012A (ja) | 半導体装置の配線構造 |