JPH04273155A - パワー用混成集積回路の製造方法 - Google Patents
パワー用混成集積回路の製造方法Info
- Publication number
- JPH04273155A JPH04273155A JP3053606A JP5360691A JPH04273155A JP H04273155 A JPH04273155 A JP H04273155A JP 3053606 A JP3053606 A JP 3053606A JP 5360691 A JP5360691 A JP 5360691A JP H04273155 A JPH04273155 A JP H04273155A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- integrated circuit
- hybrid integrated
- semiconductor power
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 3
- 230000017525 heat dissipation Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路の製造方法
に関し、特にパワー用混成集積回路の製造方法に関する
。
に関し、特にパワー用混成集積回路の製造方法に関する
。
【０００２】
【従来の技術】従来のパワー用混成集積回路、特にパワ
ートランジスタを絶縁性基板に搭載した上でこれらを放
熱性基体に搭載した集積回路の製造方法は、先ず、図２
（ａ）に示すように、銅材表面に金メッキを施した金属
ディスク５の上に、 ２４０℃程度の融点を有するシー
ト状半田片６を用いて ２８０℃〜 ３００℃に加熱し
たヒーター上で半田片６を溶融させ、パワートランジス
タ７を固着させる。次に、図２（ｂ）に示すように、ア
ルミナセラミックス等によりなる絶縁性配線基板２の上
部に形成されたメタライズ層３に半田層４を形成してお
き、この絶縁性配線基板２に前工程でパワートランジス
タ７を搭載した金属ディスク５を半田層４により溶融固
着させる。その後、図２（ｃ）に示すように、絶縁性配
線基板２と放熱性基体１を接着層８で接着させている。
ートランジスタを絶縁性基板に搭載した上でこれらを放
熱性基体に搭載した集積回路の製造方法は、先ず、図２
（ａ）に示すように、銅材表面に金メッキを施した金属
ディスク５の上に、 ２４０℃程度の融点を有するシー
ト状半田片６を用いて ２８０℃〜 ３００℃に加熱し
たヒーター上で半田片６を溶融させ、パワートランジス
タ７を固着させる。次に、図２（ｂ）に示すように、ア
ルミナセラミックス等によりなる絶縁性配線基板２の上
部に形成されたメタライズ層３に半田層４を形成してお
き、この絶縁性配線基板２に前工程でパワートランジス
タ７を搭載した金属ディスク５を半田層４により溶融固
着させる。その後、図２（ｃ）に示すように、絶縁性配
線基板２と放熱性基体１を接着層８で接着させている。
【０００３】
【発明が解決しようとする課題】このような従来のパワ
ー用混成集積回路の製造方法は、半導体電力素子を搭載
するために、２回以上の半田溶融工程、即ち高温を加え
る工程を施しているため、半導体電力素子に対する熱履
歴が多くなり、混成集積回路の特性劣化が生じ易いとい
う問題がある。本発明の目的は、熱履歴を削減して特性
劣化を防止したパワー用混成集積回路の製造方法を提供
することにある。
ー用混成集積回路の製造方法は、半導体電力素子を搭載
するために、２回以上の半田溶融工程、即ち高温を加え
る工程を施しているため、半導体電力素子に対する熱履
歴が多くなり、混成集積回路の特性劣化が生じ易いとい
う問題がある。本発明の目的は、熱履歴を削減して特性
劣化を防止したパワー用混成集積回路の製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】本発明の製造方法は、放
熱性基体上に、予めその両面のメタライズ層に半田層が
形成された配線基板を載せ、その上に金属ディスクを載
せ、更にシート状半田片を介して半導体電力素子を重ね
、その上で還元雰囲気中で一回のリフロー処理により前
記半田を一括して溶融して放熱性基体、配線基板、半導
体電力素子を固着する。
熱性基体上に、予めその両面のメタライズ層に半田層が
形成された配線基板を載せ、その上に金属ディスクを載
せ、更にシート状半田片を介して半導体電力素子を重ね
、その上で還元雰囲気中で一回のリフロー処理により前
記半田を一括して溶融して放熱性基体、配線基板、半導
体電力素子を固着する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明方法で製造したパワー用混成集積回路
の断面図である。以下、製造工程に従って説明する。先
ず、絶縁性配線基板２の表裏に形成されたメタライズ層
３に予め半田層４，４を形成しておく。そして、放熱性
基体１上に前記絶縁性配線基板２を載せ、更にその上に
銅材で作られた金属ディスク５を載せ、この上にシート
状半田片６を介してパワートランジスタ７を載せる。こ
の状態で位置ずれを防止するための図外の治具をセット
して前記各部品の相互位置を固定関係とした上で、全体
を還元性雰囲気リフロー炉に通す。これにより、前記半
田層４，４とシート状半田片６が一括して溶融され、そ
の後固化したときに放熱性基体１、絶縁性配線基板２、
パワートランジスタ７を一体的に固定する。
る。図１は本発明方法で製造したパワー用混成集積回路
の断面図である。以下、製造工程に従って説明する。先
ず、絶縁性配線基板２の表裏に形成されたメタライズ層
３に予め半田層４，４を形成しておく。そして、放熱性
基体１上に前記絶縁性配線基板２を載せ、更にその上に
銅材で作られた金属ディスク５を載せ、この上にシート
状半田片６を介してパワートランジスタ７を載せる。こ
の状態で位置ずれを防止するための図外の治具をセット
して前記各部品の相互位置を固定関係とした上で、全体
を還元性雰囲気リフロー炉に通す。これにより、前記半
田層４，４とシート状半田片６が一括して溶融され、そ
の後固化したときに放熱性基体１、絶縁性配線基板２、
パワートランジスタ７を一体的に固定する。
【０００６】尚、前記実施例では、パワートランジスタ
の搭載例を示したが、複数の半導体電力素子を同時に搭
載することも可能であり、本方法によれば高機能を有す
る混成集積回路が実現できる。
の搭載例を示したが、複数の半導体電力素子を同時に搭
載することも可能であり、本方法によれば高機能を有す
る混成集積回路が実現できる。
【０００７】
【発明の効果】以上説明したように本発明は、放熱性基
体上に、予めその両面のメタライズ部に半田層が形成さ
れた配線基板と、金属ディスクと、シート状半田片を介
して半導体電力素子を順次重ね、その上で還元雰囲気中
で一回のリフロー処理により半田を一括して溶融してこ
れらを固着するので、半導体電力素子の熱履歴を１回に
抑えることができ、特性劣化を抑制したパワー用混成集
積回路を製造することが可能となる。
体上に、予めその両面のメタライズ部に半田層が形成さ
れた配線基板と、金属ディスクと、シート状半田片を介
して半導体電力素子を順次重ね、その上で還元雰囲気中
で一回のリフロー処理により半田を一括して溶融してこ
れらを固着するので、半導体電力素子の熱履歴を１回に
抑えることができ、特性劣化を抑制したパワー用混成集
積回路を製造することが可能となる。
【図１】本発明の製造方法により製造された集積回路の
断面図である。
断面図である。
【図２】（ａ）乃至（ｃ）は従来の製造方法を工程順に
示す断面図である。
示す断面図である。
１ 放熱性基体
２ 絶縁性配線基板
３ メタライズ層
４，４ 半田層
５ 金属ディスク
６ シート状半田
Claims (1)
- 【請求項１】 少なくとも半導体電力素子が金属ディ
スクを介してメタライズ基板に搭載され、これらが放熱
性基体に固着されてなるパワー用混成集積回路の製造方
法において、放熱性基体上に、予めその両面のメタライ
ズ層に半田層が形成された配線基板を載せ、その上に金
属ディスクを載せ、更にシート状半田片を介して半導体
電力素子を重ね、その上で還元雰囲気中で一回のリフロ
ー処理により前記半田を一括して溶融し、前記放熱性基
体、配線基板、半導体電力素子を固着することを特徴と
するパワー用混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053606A JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053606A JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273155A true JPH04273155A (ja) | 1992-09-29 |
| JP2674336B2 JP2674336B2 (ja) | 1997-11-12 |
Family
ID=12947551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053606A Expired - Lifetime JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674336B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846080A (ja) * | 1994-07-28 | 1996-02-16 | Nippondenso Co Ltd | 混成集積回路装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146349U (ja) * | 1984-03-07 | 1985-09-28 | 三菱電機株式会社 | 半導体装置の放熱板半田付け構造 |
-
1991
- 1991-02-27 JP JP3053606A patent/JP2674336B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146349U (ja) * | 1984-03-07 | 1985-09-28 | 三菱電機株式会社 | 半導体装置の放熱板半田付け構造 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846080A (ja) * | 1994-07-28 | 1996-02-16 | Nippondenso Co Ltd | 混成集積回路装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674336B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561011A (en) | Dimensionally stable semiconductor device | |
| JPH10303473A (ja) | 多段電子冷却装置及びその製造方法 | |
| EP2477223B1 (en) | Method of manufacturing a semiconductor apparatus | |
| US6154364A (en) | Circuit board assembly with IC device mounted thereto | |
| JPH04273155A (ja) | パワー用混成集積回路の製造方法 | |
| US5416046A (en) | Method for making semiconductor heat-cooling device having a supporting mesh | |
| JP2001284510A (ja) | 電気機器の製造方法 | |
| KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP2009231379A (ja) | 半田付け方法 | |
| JPH08288647A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP2798464B2 (ja) | 電力増幅モジュール構造 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPS59198726A (ja) | Ｍｉｃ装置の製造方法 | |
| JP3166752B2 (ja) | ベアチップ実装システム | |
| JPS6215991Y2 (ja) | ||
| JPS6136961A (ja) | マルチチツプ集積回路パツケ−ジ | |
| JP2005072369A (ja) | 半導体装置の製造方法 | |
| JP2704345B2 (ja) | 半導体装置 | |
| JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 | |
| JPH08167762A (ja) | 厚膜混成集積回路 | |
| JPS61117854A (ja) | 混成集積回路 | |
| JPH03188698A (ja) | 放熱機構付電子装置 | |
| JPH06105830B2 (ja) | ハイブリッド回路板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |