JPH04269856A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04269856A
JPH04269856A JP3031115A JP3111591A JPH04269856A JP H04269856 A JPH04269856 A JP H04269856A JP 3031115 A JP3031115 A JP 3031115A JP 3111591 A JP3111591 A JP 3111591A JP H04269856 A JPH04269856 A JP H04269856A
Authority
JP
Japan
Prior art keywords
leads
wire
integrated circuit
chip
qfp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3031115A
Other languages
English (en)
Other versions
JP3046630B2 (ja
Inventor
Hiroshi Watanabe
宏 渡辺
Hiroshi Mikino
三木野　博
Kunihiro Tsubosaki
邦宏 坪崎
Masahiro Ichitani
昌弘 一谷
Hiromichi Suzuki
博通 鈴木
Nozomi Horino
望 堀野
Yukiharu Akiyama
雪治 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3031115A priority Critical patent/JP3046630B2/ja
Publication of JPH04269856A publication Critical patent/JPH04269856A/ja
Application granted granted Critical
Publication of JP3046630B2 publication Critical patent/JP3046630B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ワイヤボンディング方式によってチップ、
リード間の接続を行う半導体集積回路装置に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】パッケージ本体に封止した半導体チップ
のボンディングパッドとチップの周囲に配置したリード
をワイヤにより接続するＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　
Ｐａｃｋａｇｅ）　などの樹脂封止形ＬＳＩパッケージ
は、近年、ＬＳＩの多機能化、高速化に伴う端子数の増
大により、チップ上におけるボンディングパッド領域の
確保が困難になっている。
【０００３】その対策の一つとして、図９に示すように
、ボンディングパッド１１をチップ１０の周辺に沿って
二列に配置し、外側のボンディングパッド１１と内側の
ボンディングパッド１１を千鳥状に配列することによっ
て、ボンディングパッドの必要数を確保する方式が提案
されている。なお、図において、２はチップ１０を搭載
するタブ（ダイパッド）、４はリード、１２はＡｕのワ
イヤをそれぞれ示している。
【０００４】上記の方式では、図１０に示すように、チ
ップ１０の外側のボンディングパッド１１に接続される
ワイヤ１２と内側のボンディングパッド１１に接続され
るワイヤ１２との間で、ボンディングパッド１１の直上
のワイヤ高さを変えたり、ループの高さを変えたりする
ことによって、隣接するワイヤ１２，１２同士の接触を
防止している。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来技術は、ＬＳＩパッケージの端子数が２００を超える
ような超多ピンになると、隣接するワイヤ同士の接触を
充分に防止することができないという問題がある。
【０００６】すなわち、超多ピンのＬＳＩパッケージに
おいては、チップの周囲に配置されるリードの数が多く
なるので、その分、リードのピッチおよび幅を微細化し
なければならないが、リードのピッチ、幅の微細化には
リードフレームの加工上の限界があるため、リードの先
端をチップから遠ざけることでリードの必要数を確保せ
ざるを得ず、必然的にワイヤ長が長くなってしまう。
【０００７】ところが、ワイヤ長が長くなると、その分
、ワイヤの弛みやカール（隣接するワイヤ方向に曲がる
現象）の量が大きくなるので、ワイヤボンディング中に
またはモールド時の樹脂の流動によって、隣接するワイ
ヤ同士が接触し易くなる。
【０００８】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、チップ、リード間を接続
するワイヤ同士の接触を防止することのできる技術を提
供することにある。
【０００９】本発明の他の目的は、ＬＳＩパッケージの
多ピン化を促進することのできる技術を提供することに
ある。
【００１０】本発明の他の目的は、ＬＳＩパッケージの
製造コストを低減することのできる技術を提供すること
にある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本発明のＬＳＩパッケー
ジ用リードフレームは、チップを搭載する予定部位の周
囲に配置したリードのインナーリード長を隣り合うリー
ド間で交互に変えた構成になっている。
【００１３】
【作用】上記した手段によれば、チップ、リード間にワ
イヤをボンディングした際、隣り合うワイヤ間に高低差
が生じるので、インナーリード長が等しい従来のリード
フレームに比べて隣り合うワイヤ間の距離を大きくする
ことができる。
【００１４】
【実施例】図２に示す本実施例のリードフレーム１は、
例えば表面実装形ＬＳＩパッケージの一種であるＱＦＰ
の製造に用いるものである。このリードフレーム１の中
央部には、半導体チップを搭載する矩形のタブ２が配置
されており、このタブ２の四隅には、ダブ２を支えるタ
ブ吊りリード３が設けられている。
【００１５】上記タブ２の外側には、複数本のリード４
がタブ２を囲むように設けられている。上記リード４は
、パッケージ本体の内部に封止される領域と外部に露出
する領域との境界部となるモールドラインの内側をイン
ナーリード、外側をアウターリードとそれぞれ称してい
る。本実施例のリードフレーム１は、リード４のインナ
ーリード長を隣り合うリード４，４間で交互に変えた構
成になっている。
【００１６】上記リード４の中途部には、リード４の支
持とモールド時における樹脂の溢出防止とを兼ねた枠状
のタイバー（ダム）５が設けられており、アウターリー
ドの先端には、外枠６または内枠７が接続されている。 上記外枠６には、リードフレーム１をモールド金型の所
定箇所に位置決めする際のガイドとなるガイト孔８が設
けられている。
【００１７】上記リードフレーム１は、例えば４２アロ
イ、Ｃｕなどのフープ材をプレス加工またはエッチング
することによって前記タブ２、タブ吊りリード３、リー
ド４、タイバー５、外枠６、内枠７などの各部材を同時
形成した後、表面にＡｇのメッキを施したもので、フー
プ材の板厚は、１５０〜２５０μｍ程度である。リード
フレーム１は上記した各部材によって構成される単位フ
レームを一方向に複数個連設した構成になっている。
【００１８】図１は、上記リードフレーム１を用いて製
造されたＱＦＰ９の要部平面図である。
【００１９】エポキシ系樹脂などの合成樹脂からなるパ
ッケージ本体（図示せず）に封止された前記タブ２の上
には、ゲートアレイなどの論理ＬＳＩを形成したシリコ
ン単結晶からなる半導体チップ１０が搭載されており、
このチップ１０の主面の周辺には、所定数のボンディン
グパッド１１が配列されている。本実施例のＱＦＰ９は
、上記ボンディングパッド１１をチップ１０の周辺に沿
って二列に配置し、かつチップ１０の外側のボンディン
グパッド１１と内側のボンディングパッド１１とを千鳥
状に配列することによって、ボンディングパッド１１の
必要数を確保している。
【００２０】上記チップ１０を搭載したタブ２の外側に
は、インナーリード長を交互に変えた前記リード４が配
置されており、これらのリード４とチップ１０のボンデ
ィングパッド１１との間には、Ａｕのワイヤ１２がボン
ディングされている。
【００２１】図３に示すように、一端がチップ１０の外
側のボンディングパッド１１に接続されたワイヤ１２は
、その他端がインナーリード長の長いリード４ａに接続
されており、一端がチップ１０の内側のボンディングパ
ッド１１に接続されたワイヤ１２は、その他端がインナ
ーリード長の短いリード４ｂに接続されている。また、
チップ１０の内側のボンディングパッド１１の直上のワ
イヤ高さは、外側のボンディングパッド１１の直上のワ
イヤ高さに比べて高くしてある。
【００２２】以上のように構成された本実施例によれば
、下記のような作用、効果を得ることが可能である。
【００２３】（１）．インナーリード長を隣り合うリー
ド４，４間で交互に変えたことにより、特にリードの近
傍で、隣り合うワイヤ１２，１２間に高低差が生じるの
で、隣り合うワイヤ１２，１２間の距離を大きくするこ
とができる。
【００２４】（２）．インナーリード長を隣り合うリー
ド４，４間で交互に変えたことにより、インナーリード
のピッチおよび幅を微細化しなくとも、インナーリード
長の長いリード４ａをチップ１０の近傍まで延在するこ
とが可能となる。これにより、インナーリード長の長い
リード４ａに接続されるワイヤ１２の長さを短くするこ
とができるので、その分、上記ワイヤ１２の弛みやカー
ルの量を小さくすることができる。
【００２５】（３）．上記（１）　および（２）　によ
り、ワイヤボンディング中に、またはモールド時の樹脂
の流動によって、隣接するワイヤ１２，１２同士が接触
する確率を低減することができるので、ＱＦＰ９の信頼
性および製造歩留りを向上させることができる。また、
これにより、ＱＦＰ９の多ピン化を促進することができ
る。
【００２６】（４）．上記（２）　により、インナーリ
ード長の長いリード４ａに接続されるワイヤ１２の長さ
を短くすることができ、その分、Ａｕのワイヤ１２の使
用量を低減することができるので、ＱＦＰ９の製造コス
トを低減することができる。
【００２７】図４は、チップ１０の内側のボンディング
パッド１１とインナーリード長の短いリード４ｂとの間
に接続されるワイヤ１２のループ形状を台形にした実施
例であり、図５は、同じくチップ１０の内側のボンディ
ングパッド１１とインナーリード長の短いリード４ｂと
の間に接続されるワイヤ１２のループ形状を山形にした
実施例である。これらの実施例においては、前記実施例
に比べて隣り合うワイヤ１２，１２間の距離をより大き
くすることができるので、隣接するワイヤ１２，１２同
士が接触する確率をより低減することができる。
【００２８】また、図６に示すように、隣り合うリード
４ａ，４ｂ間でインナーリードに高低を設けることによ
り、隣り合うワイヤ１２，１２間の距離をさらに大きく
することができるので、隣接するワイヤ１２，１２同士
が接触する確率をさらに低減することができる。ただし
、この場合は、リード４ａ，４ｂ間でインナーリードに
段差が生じるので、ワイヤボンディング装置のヒートス
テージを設計変更する必要がある。
【００２９】次に、本発明によるＱＦＰのワイヤボンデ
ィング評価を以下の方法により行った。
【００３０】まず、本発明のＱＦＰを二種（以下、ＱＦ
Ｐ−１、ＱＦＰ−２という）、従来のＱＦＰを一種（以
下、ＱＦＰ−３という）それぞれ作成した。いずれのＱ
ＦＰ−１〜３も、表面にＡｇメッキを施した４２アロイ
製の２０８ピン、板厚１２５μｍのリードフレームを使
用したが、隣り合うリード間のインナーリード長の差は
、ＱＦＰ−１で７．２ｍｍ、ＱＦＰ−２で１．１ｍｍ、
ＱＦＰ−３で０ｍｍとした。タブの端部からリードまで
の距離は、ＱＦＰ−１では、インナーリード長の長いリ
ードで約０．８ｍｍ、短いリードで約３．０ｍｍとし、
ＱＦＰ−２では、インナーリード長の長いリードで約１
．７ｍｍ、短いリードで約３．０ｍｍとした。また、Ｑ
ＦＰ−３では、すべてのリードで約３．０ｍｍとした。
【００３１】ＱＦＰ−１〜３共、ボンディングパッドを
千鳥状に配列した６．７４ｍｍ×６．７４ｍｍのチップ
をＡｇペーストを用いてタブに搭載した。上記ボンディ
ングパッドの寸法は１００μｍ×１００μｍとし、隣り
合うボンディングパッドのピッチは９０μｍ、最小接近
距離は１５５μｍとした。また、ワイヤボンディング装
置は、台形ループ制御が可能で、先端径１５０μｍの焼
結セラミック製キャピラリを備えたものを使用し、ボン
ディングは、線径３０μｍのＡｕワイヤを用い、ボンデ
ィング温度２００℃のサーモソニック方式で行った。
【００３２】ワイヤのループ形状は、ＱＦＰ−１および
ＱＦＰ−２では、前記図４に示す形状とし、ＱＦＰ−３
では、前記図１０に示す形状とした。また、ボンディン
グパッドの直上のワイヤ高さは、ＱＦＰ−１〜３共、チ
ップの内側のボンディングパッドに接続されるワイヤで
約３００μｍ、外側のボンディングパッドに接続される
ワイヤで約２００μｍとした。このとき、リードの近傍
における隣り合ったワイヤ間の高さ方向の距離は、ＱＦ
Ｐ−１およびＱＦＰ−２では、約２００μｍであったが
、ＱＦＰ−３では極めて僅かであった。
【００３３】図７および図８は、ワイヤボンディング後
における上記ＱＦＰ−１〜３の外観検査結果である。
【００３４】図７に示すように、ＱＦＰ−３では、隣り
合うワイヤ間の距離が１００μｍ以下まで接近したもの
がかなり見られたが、隣り合うリード間のインナーリー
ド長の差を１．１ｍｍとしたＱＦＰ−２では極めて僅か
にであった。また、隣り合うリード間のインナーリード
長の差を２．２ｍｍとしたＱＦＰ−１では、隣り合うワ
イヤ間の距離が１００μｍ以下まで接近したものは零で
あり、全てのワイヤが基準値を充分に超えていた。
【００３５】また、図８に示すように、ワイヤとチップ
端部との距離は、ＱＦＰ−１〜３共、全てのワイヤで１
００μｍ以上あり、いずれも基準を満足していた。
【００３６】下記の表１は、モールド後におけるワイヤ
とチップの端部、ワイヤとタブの端部、および隣り合う
ワイヤ同士の短絡発生率である。
【００３７】
【表１】
【００３８】表１に示すように、ワイヤとチップ端部の
短絡発生率およびワイヤとタブ端部の短絡発生率は、Ｑ
ＦＰ−１〜３共に零であったが、隣り合うワイヤ同士の
短絡発生率は、ＱＦＰ−１で零、ＱＦＰ−２で僅かに１
％、ＱＦＰ−３では１７％であった。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４０】前記実施例では、チップのボンディングパ
ッドを千鳥状に配列したＱＦＰについて説明したが、ボ
ンディングパッドをチップの周辺に沿って一列に配列し
たＱＦＰに適用することもできる。
【００４１】以上の説明では、本発明をＱＦＰに適用し
た場合について説明したが、本発明は、例えば基板に搭
載したチップのボンディングパッドと基板のリード配線
とをワイヤボンディング方式によって接続するＣＯＢ（
Ｃｈｉｐ　ＯｎＢｏａｒｄ）　方式やＰＧＡ（Ｐｉｎ　
Ｇｒｉｄ　Ａｒｒａｙ）方式の半導体集積回路装置など
、少なくともワイヤボンディング方式によってチップ、
リード間の接続を行う半導体集積回路装置全般に適用す
ることができる。
【００４２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４３】チップを搭載する予定部位の周囲に配置し
たリードのインナーリード長を隣り合うリード間で交互
に変えることにより、隣り合うワイヤ間の距離を大きく
することができるので、ワイヤ同士の接触を防止するこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部拡大平面図である。
【図２】この半導体集積回路装置の製造に用いるリード
フレームの斜視図である。
【図３】この半導体集積回路装置のチップ、リード間を
ワイヤにより接続した状態を模式的に示す図である。
【図４】本発明の他の実施例である半導体集積回路装置
のチップ、リード間をワイヤにより接続した状態を模式
的に示す図である。
【図５】本発明の他の実施例である半導体集積回路装置
のチップ、リード間をワイヤにより接続した状態を模式
的に示す図である。
【図６】本発明の他の実施例である半導体集積回路装置
のチップ、リード間をワイヤにより接続した状態を模式
的に示す図である。
【図７】本発明の半導体集積回路装置のワイヤボンディ
ング後における外観検査結果を従来の半導体集積回路装
置と比較して示すグラフ図である。
【図８】本発明の半導体集積回路装置のワイヤボンディ
ング後における外観検査結果を従来の半導体集積回路装
置と比較して示すグラフ図である。
【図９】従来の半導体集積回路装置の要部拡大平面図で
ある。
【図１０】従来の半導体集積回路装置のチップ、リード
間をワイヤにより接続した状態を模式的に示す図である
。
【符号の説明】
１　　リードフレーム ２　　タブ ３　　タブ吊りリード ４　　リード ４ａ　　リード ４ｂ　　リード ５　　タイバー（ダム） ６　　外枠 ７　　内枠 ８　　ガイド孔 ９　　ＱＦＰ １０　　半導体チップ １１　　ボンディングパッド １２　　ワイヤ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップを搭載する予定部位の周
    囲に配置したリードのインナーリード長を隣り合うリー
    ド間で交互に変えたことを特徴とするリードフレーム。
  2. 【請求項２】　　インナーリードの高さを隣り合うリー
    ド間で交互に変えたことを特徴とする請求項１記載のリ
    ードフレーム。
  3. 【請求項３】　　請求項１または２記載のリードフレー
    ムを用いたＬＳＩパッケージを有することを特徴とする
    半導体集積回路装置。
  4. 【請求項４】　　パッケージ本体に封止した半導体チッ
    プのボンディングパッドを千鳥状に配列したことを特徴
    とする請求項３記載の半導体集積回路装置。
  5. 【請求項５】　　半導体チップの外側のボンディングパ
    ッドに接続されるワイヤと内側のボンディングパッドに
    接続されるワイヤとの間で、ボンディングパッドの直上
    のワイヤの高さを変えたことを特徴とする請求項４記載
    の半導体集積回路装置。
  6. 【請求項６】　　半導体チップの外側のボンディングパ
    ッドに接続されるワイヤと内側のボンディングパッドに
    接続されるワイヤとの間で、ループの形状を変えたこと
    を特徴とする請求項４または５記載の半導体集積回路装
    置。
JP3031115A 1991-02-26 1991-02-26 半導体集積回路装置 Expired - Lifetime JP3046630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3031115A JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3031115A JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH04269856A true JPH04269856A (ja) 1992-09-25
JP3046630B2 JP3046630B2 (ja) 2000-05-29

Family

ID=12322406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3031115A Expired - Lifetime JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3046630B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065044A (ja) * 1996-06-07 1998-03-06 Lsi Logic Corp スタガ配列されたボンド・パッドを有する半導体ダイ
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
US5923092A (en) * 1996-06-13 1999-07-13 Samsung Electronics, Co., Ltd. Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame
US6020630A (en) * 1995-01-05 2000-02-01 Texas Instruments Incorporated Tape automated bonding package for a semiconductor chip employing corner member cross-slots
US6121690A (en) * 1997-07-25 2000-09-19 Oki Electric Industry Co., Ltd. Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JP2003086622A (ja) * 2001-09-14 2003-03-20 Mitsubishi Electric Corp 半導体装置
US6838755B2 (en) * 2000-05-23 2005-01-04 Stmicroelectronics S.R.L. Leadframe for integrated circuit chips having low resistance connections
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
KR100609333B1 (ko) * 2000-01-06 2006-08-09 삼성전자주식회사 혼합형 내부리드를 포함하는 리드 프레임
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2010074034A (ja) * 2008-09-22 2010-04-02 Sanyo Electric Co Ltd リードフレーム及び樹脂封止半導体装置
US7829983B2 (en) 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031610A (ja) 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法
JP5546473B2 (ja) * 2011-02-07 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020630A (en) * 1995-01-05 2000-02-01 Texas Instruments Incorporated Tape automated bonding package for a semiconductor chip employing corner member cross-slots
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
JP4656676B2 (ja) * 1996-06-07 2011-03-23 エルエスアイ コーポレーション スタガ配列されたボンド・パッドを有する半導体装置
JPH1065044A (ja) * 1996-06-07 1998-03-06 Lsi Logic Corp スタガ配列されたボンド・パッドを有する半導体ダイ
US5923092A (en) * 1996-06-13 1999-07-13 Samsung Electronics, Co., Ltd. Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame
US6121690A (en) * 1997-07-25 2000-09-19 Oki Electric Industry Co., Ltd. Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
KR100609333B1 (ko) * 2000-01-06 2006-08-09 삼성전자주식회사 혼합형 내부리드를 포함하는 리드 프레임
US6838755B2 (en) * 2000-05-23 2005-01-04 Stmicroelectronics S.R.L. Leadframe for integrated circuit chips having low resistance connections
JP2003086622A (ja) * 2001-09-14 2003-03-20 Mitsubishi Electric Corp 半導体装置
JP4738675B2 (ja) * 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
JP4699829B2 (ja) * 2004-07-24 2011-06-15 三星電子株式会社 リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
US7829983B2 (en) 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2010074034A (ja) * 2008-09-22 2010-04-02 Sanyo Electric Co Ltd リードフレーム及び樹脂封止半導体装置

Also Published As

Publication number Publication date
JP3046630B2 (ja) 2000-05-29

Similar Documents

Publication Publication Date Title
US20060099740A1 (en) High density direct connect loc assembly
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH04269856A (ja) 半導体集積回路装置
US7566954B2 (en) Bonding configurations for lead-frame-based and substrate-based semiconductor packages
JP2002198482A (ja) 半導体装置およびその製造方法
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JP2765542B2 (ja) 樹脂封止型半導体装置
JP4243270B2 (ja) 半導体装置の製造方法
US6268644B1 (en) Semiconductor device
JPH08510092A (ja) プラスチック封止の集積回路パッケージ及びその製造方法
US8058099B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH05235245A (ja) 半導体集積回路装置
JPH0399459A (ja) 樹脂封止型半導体装置
US20060065983A1 (en) Semiconductor package with wire bond arrangement to reduce cross talk for high speed circuits
KR100891649B1 (ko) 반도체 패키지 제조방법
US11749621B2 (en) Leadframe with ground pad cantilever
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
KR0155440B1 (ko) 반도체 칩 패키지
JPH11330128A (ja) 半導体装置
JPS63104457A (ja) リ−ドフレ−ム
JP2667901B2 (ja) 半導体装置の製造方法
KR100384335B1 (ko) 반도체패키지와 그 제조방법
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 11

EXPY Cancellation because of completion of term