JPH0426362A - スイッチングレギュレータ制御方式 - Google Patents
スイッチングレギュレータ制御方式Info
- Publication number
- JPH0426362A JPH0426362A JP12620990A JP12620990A JPH0426362A JP H0426362 A JPH0426362 A JP H0426362A JP 12620990 A JP12620990 A JP 12620990A JP 12620990 A JP12620990 A JP 12620990A JP H0426362 A JPH0426362 A JP H0426362A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- data
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000003079 width control Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチングレギュレータ制御方式に関し、特
に出力電圧の急峻変化を抑制するための制御方式に間す
る。
に出力電圧の急峻変化を抑制するための制御方式に間す
る。
従来、この種のスイッチングレギュレータ制御方式は、
出力電圧と予め定める基準電圧との差を増幅し、その出
力電圧をサンプリングしてデジタルデータを演算処理し
て出力に必要なパルス幅を決めていた。
出力電圧と予め定める基準電圧との差を増幅し、その出
力電圧をサンプリングしてデジタルデータを演算処理し
て出力に必要なパルス幅を決めていた。
第３図は従来のスイッチングレギュレータ制御方式のブ
ロック図である。一方に予め定める所定の基準電圧３を
入力し、他方に電源コンバータ１の出力電圧を入力する
差動増幅器２は、両者の電圧差を増幅し、Ａ／Ｄコンバ
ータ５へ出力する。
ロック図である。一方に予め定める所定の基準電圧３を
入力し、他方に電源コンバータ１の出力電圧を入力する
差動増幅器２は、両者の電圧差を増幅し、Ａ／Ｄコンバ
ータ５へ出力する。
この差動増幅器２の出力は、Ａ／Ｄコンバータ５で発振
回路８から送出されるクロックパルスに同期してサンプ
リングされ、デジタルデータに変換される。パルス幅制
御回路６では、このデジタル化されたレベルデータを演
算処理して平均値データを生成し、Ｄ／Ａコンバータ９
へ出力する。
回路８から送出されるクロックパルスに同期してサンプ
リングされ、デジタルデータに変換される。パルス幅制
御回路６では、このデジタル化されたレベルデータを演
算処理して平均値データを生成し、Ｄ／Ａコンバータ９
へ出力する。
Ｄ／Ａコンバータ９では、発振回路８が出力するタロツ
クパルスに同期してデジタルデータをアナログ信号に変
換し、駆動回路１１へ出力する。駆動回路１１は、Ｄ／
Ａコンバータからの入力レベルに応じたパルス幅により
、電源コンバータ１を駆動する。なお電源コンバータ１
の負荷急変等による出力電圧の急変に系の応答速度が追
随できずに生ずる出力電圧の急変は、コンデンサ１２の
容量を大きくして波形を鈍らせるこにより対応していた
。
クパルスに同期してデジタルデータをアナログ信号に変
換し、駆動回路１１へ出力する。駆動回路１１は、Ｄ／
Ａコンバータからの入力レベルに応じたパルス幅により
、電源コンバータ１を駆動する。なお電源コンバータ１
の負荷急変等による出力電圧の急変に系の応答速度が追
随できずに生ずる出力電圧の急変は、コンデンサ１２の
容量を大きくして波形を鈍らせるこにより対応していた
。
上述した従来のスイッチングレギュレータ制御方式は、
負荷急変等による出力電圧の急変を出力に大きな容量の
コンデンサを挿入して対応しており、負荷の電子回路が
正常動作する電源電圧を得るためには、コンデンサの容
量を大きくなり装置の小型化の妨げになるばかりか、価
格も高価となるという欠点があった。
負荷急変等による出力電圧の急変を出力に大きな容量の
コンデンサを挿入して対応しており、負荷の電子回路が
正常動作する電源電圧を得るためには、コンデンサの容
量を大きくなり装置の小型化の妨げになるばかりか、価
格も高価となるという欠点があった。
本発明の目的は、スイッチングレギュレータの電源変動
制御範囲を越える出力電圧変動を検出し、出力電圧を制
御するパルス幅利データを制御することにより、出力電
圧の急激な変動を抑制することができる、スイッチング
レギュレータ制御方式を提供することにある。
制御範囲を越える出力電圧変動を検出し、出力電圧を制
御するパルス幅利データを制御することにより、出力電
圧の急激な変動を抑制することができる、スイッチング
レギュレータ制御方式を提供することにある。
本発明のスイッチングレギュレータ制御方式は、クロッ
クパルスを出力する発振回路を有し、出力電圧の変動を
検出し該検出情報をデジタル演算処理して前記出力電圧
を制御するスイッチングレギュレータ制御方式において
、一方に前記出力電圧を、他方に予め定める所定の基準
電圧を入力しその電圧差を増幅する差動増幅器と、該差
動増幅器の出力レベルを前記クロックパルスに同期りし
てサンプリングしデジタルデータを生成するＩＡ／Ｄコ
ンバータと、前記差動増幅器の出力レベルを検出し前記
基準電圧に対する電源変動制御範囲を越える電圧変化時
の検出情報（以下セット情報という）と該セット情報の
送出を通知する送出通知情報（以下リセット情報という
）送出する検出回路と２前記セツトおよびリセット情報
を受け電圧制御データを生成するデータプリセット回路
と、該データプリセット回路が出力する制御データを受
け出力電圧安定化するためのパルス幅を制御するパルス
幅制御回路と、該パルス幅制御回路が出力するデジタル
データをアナログ信号に変換するＤ／Ａコンバータと、
該Ｄ／Ａコンバータの出力により駆動しスイッチングレ
ギュレータの駆動パルス幅を制御する駆動回路とを有す
ることを特徴とする。
クパルスを出力する発振回路を有し、出力電圧の変動を
検出し該検出情報をデジタル演算処理して前記出力電圧
を制御するスイッチングレギュレータ制御方式において
、一方に前記出力電圧を、他方に予め定める所定の基準
電圧を入力しその電圧差を増幅する差動増幅器と、該差
動増幅器の出力レベルを前記クロックパルスに同期りし
てサンプリングしデジタルデータを生成するＩＡ／Ｄコ
ンバータと、前記差動増幅器の出力レベルを検出し前記
基準電圧に対する電源変動制御範囲を越える電圧変化時
の検出情報（以下セット情報という）と該セット情報の
送出を通知する送出通知情報（以下リセット情報という
）送出する検出回路と２前記セツトおよびリセット情報
を受け電圧制御データを生成するデータプリセット回路
と、該データプリセット回路が出力する制御データを受
け出力電圧安定化するためのパルス幅を制御するパルス
幅制御回路と、該パルス幅制御回路が出力するデジタル
データをアナログ信号に変換するＤ／Ａコンバータと、
該Ｄ／Ａコンバータの出力により駆動しスイッチングレ
ギュレータの駆動パルス幅を制御する駆動回路とを有す
ることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図。
第２図は本発明のデータプリセット回路の一実施例を示
すブロック図、第３図はデータプリセット回路の動作を
示す図である。
すブロック図、第３図はデータプリセット回路の動作を
示す図である。
第１図は、所定の電圧を出力する電源コンバータ１と、
該電源コンバータの出力電圧と予め定める基準電圧３の
電圧差を増幅する差動増幅器２と、差動増幅器の出力を
デジタルデータ化するＡ／Ｄコンバータ５と、差動増幅
器２の出力を受け予め定める電源変動制御範囲を越える
電源電圧の変動を検出する検出回路４と、検出回路４が
出力するセット信号とリセット信号を受け電圧変動を電
源電圧制御範囲内に抑制するための制御データを生成す
るプリセットデータ回路７と、プリセットデータ回路７
の出力を受け出力電圧を制御するためにパルス幅を制御
するパルス幅制御回路６と、パルス幅制御回路６が出力
するデジタルデー夕をアナログ信号に変換するＤ／Ａコ
ンバータ９と、Ｄ／Ａコンバータ９の出力を受け電源コ
ンバータ１を駆動する駆動回路１１と、コンデンサ１２
．１３から構成される。
該電源コンバータの出力電圧と予め定める基準電圧３の
電圧差を増幅する差動増幅器２と、差動増幅器の出力を
デジタルデータ化するＡ／Ｄコンバータ５と、差動増幅
器２の出力を受け予め定める電源変動制御範囲を越える
電源電圧の変動を検出する検出回路４と、検出回路４が
出力するセット信号とリセット信号を受け電圧変動を電
源電圧制御範囲内に抑制するための制御データを生成す
るプリセットデータ回路７と、プリセットデータ回路７
の出力を受け出力電圧を制御するためにパルス幅を制御
するパルス幅制御回路６と、パルス幅制御回路６が出力
するデジタルデー夕をアナログ信号に変換するＤ／Ａコ
ンバータ９と、Ｄ／Ａコンバータ９の出力を受け電源コ
ンバータ１を駆動する駆動回路１１と、コンデンサ１２
．１３から構成される。
第２図は、検出回路４が出力するセット信号を受け、予
め定める電源電圧制御範囲を越えた出力電圧の変動を、
該制御範囲内に抑制するための所定のデータＵ１とＤｌ
のいずれかを切替選択するセレクタ２１と、セレクタ２
１で選択されたＵｌまたはＤｌのデータと検出回路４が
出力するリセット信号の論理積を出力する第１の論理積
回路２３と、インバータ２２で反転したセレクタ２１で
選択されたＵｌまたはＤｌのデータと検出回路４が出力
するリセット信号の論理積を出力する第２の論理積回路
２４と、第１の論理積回路２３の出力をＲ端子に、第２
の論理積回路２４の出力をＳ端子に、Ａ／Ｄコンバータ
５からのデータをＤ端子に１発振回路８からのクロック
パルスをＣＰ端子にそれぞれ接続されたＤフリップフロ
ップ２５から構成される。
め定める電源電圧制御範囲を越えた出力電圧の変動を、
該制御範囲内に抑制するための所定のデータＵ１とＤｌ
のいずれかを切替選択するセレクタ２１と、セレクタ２
１で選択されたＵｌまたはＤｌのデータと検出回路４が
出力するリセット信号の論理積を出力する第１の論理積
回路２３と、インバータ２２で反転したセレクタ２１で
選択されたＵｌまたはＤｌのデータと検出回路４が出力
するリセット信号の論理積を出力する第２の論理積回路
２４と、第１の論理積回路２３の出力をＲ端子に、第２
の論理積回路２４の出力をＳ端子に、Ａ／Ｄコンバータ
５からのデータをＤ端子に１発振回路８からのクロック
パルスをＣＰ端子にそれぞれ接続されたＤフリップフロ
ップ２５から構成される。
第１図において、差動増幅器２は電源コンバータ１の出
力電圧を一方に、他方に予め定める基準電圧３を入力し
、その電圧差を増幅しＡ／Ｄコンバータ５と検出回路４
へ出力する。Ａ／Ｄコンバータ５は、発振回路８が出力
するクロックパルスに同期し差動増幅器２が出力した電
圧レベルをサンプリングしてデジタルデータに変換し、
データプリセット回路７へ出力する。一方検出回路４は
、差動増幅器２の出力電圧を監視して出力電圧の変動が
、所定の制御範囲の上限を越えた時と下限を越えた時に
それぞれのセット信号を生成し、データプリセット回路
７へ出力する。データプリセット回路７は、更に検出回
路４がらリセット信号を１発振回路８からクロックパル
スを受け、電源電圧制御範囲内で抑制するためのデータ
を生成する。
力電圧を一方に、他方に予め定める基準電圧３を入力し
、その電圧差を増幅しＡ／Ｄコンバータ５と検出回路４
へ出力する。Ａ／Ｄコンバータ５は、発振回路８が出力
するクロックパルスに同期し差動増幅器２が出力した電
圧レベルをサンプリングしてデジタルデータに変換し、
データプリセット回路７へ出力する。一方検出回路４は
、差動増幅器２の出力電圧を監視して出力電圧の変動が
、所定の制御範囲の上限を越えた時と下限を越えた時に
それぞれのセット信号を生成し、データプリセット回路
７へ出力する。データプリセット回路７は、更に検出回
路４がらリセット信号を１発振回路８からクロックパル
スを受け、電源電圧制御範囲内で抑制するためのデータ
を生成する。
ここでデータプリセット回路７の動作について説明する
。第３図に示すように例えば電圧変動制御範囲の上限が
Ｕ点、下限がＤ点、その中心をＣ点とし、Ｕ点の制御デ
ータを４ビツト構成でｒｌｌｌｌＪ、Ｄ点の制御データ
をｒｏｏ００ノおよびＣ点の制御データをｒｌｏｏＯ，
とし、またＣ−Ｕ点の間の任意の点Ｕ１の制御データを
［１１００Ｊ 、 Ｄ−Ｃ点）間の任意の点Ｄ１の制御
データをｒｏｌｏｏＪとする。第２図のセレクタ２１に
は、この０１点およびＤｌ点の制御データがそれぞれ接
続されている。
。第３図に示すように例えば電圧変動制御範囲の上限が
Ｕ点、下限がＤ点、その中心をＣ点とし、Ｕ点の制御デ
ータを４ビツト構成でｒｌｌｌｌＪ、Ｄ点の制御データ
をｒｏｏ００ノおよびＣ点の制御データをｒｌｏｏＯ，
とし、またＣ−Ｕ点の間の任意の点Ｕ１の制御データを
［１１００Ｊ 、 Ｄ−Ｃ点）間の任意の点Ｄ１の制御
データをｒｏｌｏｏＪとする。第２図のセレクタ２１に
は、この０１点およびＤｌ点の制御データがそれぞれ接
続されている。
例えばＤ点の制御ブタがｒｏｏｏＯＪとなと出力電圧の
パルス幅は最大となり、差動増幅器２の出力電圧がＡの
ように変動する。検出回路４はｎ点でその変化を検出し
てリセット信号を生成し、データプリセット回路７のセ
レクタ２１を制御する（第２図参照）、セレクタ２１で
は、Ｕｌの制御データｒｌｌｏｏｊが選択され直接第１
の論理積回路２３と、インバータ２２を介して第２の論
理積回路２４に接続される。第１および第２の論理積回
路２３．２３には、検出回路４が送出するリセット信号
が接続されており、このリセット信号とセレクタ２１が
選択したＵｌの制御データの論理積はＤフリッププロッ
プ２５のＲ，Ｓ端子にそれぞれ接続される。またＤフリ
ップ７０ツブ２５のＣＰ端子には、インバータ２０で反
転されたリセット信号とクロックパルスの論理積を出力
する論理積回路２６の出力が接続されいる。論理積回路
２６は、リセット信号が入力されている間はクロックパ
ルスを出力を停止するため、Ｄフリップフロップ２５の
Ｑ端子には、Ｄｌに入力された制御データに対応したパ
ルス幅の制御信号がパルス幅制御回路６へ出力される。
パルス幅は最大となり、差動増幅器２の出力電圧がＡの
ように変動する。検出回路４はｎ点でその変化を検出し
てリセット信号を生成し、データプリセット回路７のセ
レクタ２１を制御する（第２図参照）、セレクタ２１で
は、Ｕｌの制御データｒｌｌｏｏｊが選択され直接第１
の論理積回路２３と、インバータ２２を介して第２の論
理積回路２４に接続される。第１および第２の論理積回
路２３．２３には、検出回路４が送出するリセット信号
が接続されており、このリセット信号とセレクタ２１が
選択したＵｌの制御データの論理積はＤフリッププロッ
プ２５のＲ，Ｓ端子にそれぞれ接続される。またＤフリ
ップ７０ツブ２５のＣＰ端子には、インバータ２０で反
転されたリセット信号とクロックパルスの論理積を出力
する論理積回路２６の出力が接続されいる。論理積回路
２６は、リセット信号が入力されている間はクロックパ
ルスを出力を停止するため、Ｄフリップフロップ２５の
Ｑ端子には、Ｄｌに入力された制御データに対応したパ
ルス幅の制御信号がパルス幅制御回路６へ出力される。
パルス幅制御回路６では、この制御信号を基にデータを
生成し、Ｄ／Ａコンバータ９へ出力する。Ｄ／Ａコンバ
ータ９でアナログ電圧に変換した後駆動回路１１へ出力
する。駆動回路１１では、アナログ電圧に応じたパルス
幅の駆動信号を生成して、電源コンバータ１の出力電圧
が正常状態になるよう制御する。電源コンバータの出力
電圧が正常状態に復旧すると、電圧変動が制御範囲内に
なり検出回路４からはセットおよびリセット信号は出力
されず、論理積回路２６の出力はｒＨ，レベルになる。
生成し、Ｄ／Ａコンバータ９へ出力する。Ｄ／Ａコンバ
ータ９でアナログ電圧に変換した後駆動回路１１へ出力
する。駆動回路１１では、アナログ電圧に応じたパルス
幅の駆動信号を生成して、電源コンバータ１の出力電圧
が正常状態になるよう制御する。電源コンバータの出力
電圧が正常状態に復旧すると、電圧変動が制御範囲内に
なり検出回路４からはセットおよびリセット信号は出力
されず、論理積回路２６の出力はｒＨ，レベルになる。
従って、Ｄフリップフロップ２５に接続されたＡ／Ｄコ
ンバータ５からのデータは、ＣＰ端子に接続されたクロ
ックパルスによりＱ端子を介してパルス巾制御回路６へ
出力される。
ンバータ５からのデータは、ＣＰ端子に接続されたクロ
ックパルスによりＱ端子を介してパルス巾制御回路６へ
出力される。
以上説明したように本発明は、スイッチングレギュレー
タの電源変動制御範囲を越えて急変する出力電圧を検出
し、出力電圧を制御するパルス幅制御データを制御する
ことにより、出力電圧の急激な変動を抑制することがで
き、電源コンバータの出力コンデンサの容量を小さくで
きるため、装置の小型化と低価格化が可能となるという
効果がある。
タの電源変動制御範囲を越えて急変する出力電圧を検出
し、出力電圧を制御するパルス幅制御データを制御する
ことにより、出力電圧の急激な変動を抑制することがで
き、電源コンバータの出力コンデンサの容量を小さくで
きるため、装置の小型化と低価格化が可能となるという
効果がある。
第１図は本発明の一実施例を示すブロック図。
第２図は本発明のデータプリセット回路の一実施例を示
すブロック図、第３図はデータプリセット回路の動作を
示す図である。 １・・・電源コンバータ、２・・・差動増幅器、３・・
・基準電圧、４・・・検出回路、５・・・Ａ／Ｄコンバ
ータ、６・・・パルス幅制御回路、７・・・データプリ
セット回路、８・・・発振回路、９・・・Ｄ／Ａコンバ
ータ、１１・・・駆動回路、１２．１３・・・コンデン
サ。
すブロック図、第３図はデータプリセット回路の動作を
示す図である。 １・・・電源コンバータ、２・・・差動増幅器、３・・
・基準電圧、４・・・検出回路、５・・・Ａ／Ｄコンバ
ータ、６・・・パルス幅制御回路、７・・・データプリ
セット回路、８・・・発振回路、９・・・Ｄ／Ａコンバ
ータ、１１・・・駆動回路、１２．１３・・・コンデン
サ。
Claims (1)
- クロックパルスを出力する発振回路を有し、出力電圧の
変動を検出し該検出情報をデジタル演算処理して前記出
力電圧を制御するスイッチングレギュレータ制御方式に
おいて、一方に前記出力電圧を、他方に予め定める所定
の基準電圧を入力しその電圧差を増幅する差動増幅器と
、該差動増幅器の出力レベルを前記クロックパルスに同
期してサンプリングしデジタルデータを生成するＡ／Ｄ
コンバータと、前記差動増幅器の出力レベルを検出し前
記基準電圧に対する電源変動制御範囲を越える電圧変化
時の検出情報（以下セット情報という）と該セット情報
の送出を通知する送出通知情報（以下リセット情報とい
う）送出する検出回路と、前記セットおよびリセット情
報を受け電圧制御データを生成するデータプリセット回
路と、該データプリセット回路が出力する制御データを
受け出力電圧安定化するためのパルス幅を制御するパル
ス幅制御回路と、該パルス幅制御回路が出力するデジタ
ルデータをアナログ信号に変換するＤ／Ａコンバータと
、該Ｄ／Ａコンバータの出力により駆動しスイッチング
レギュレータの駆動パルス幅を制御する駆動回路とを有
することを特徴とするスイッチングレギュレータ制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620990A JP2731621B2 (ja) | 1990-05-16 | 1990-05-16 | スイッチングレギュレータ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620990A JP2731621B2 (ja) | 1990-05-16 | 1990-05-16 | スイッチングレギュレータ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426362A true JPH0426362A (ja) | 1992-01-29 |
| JP2731621B2 JP2731621B2 (ja) | 1998-03-25 |
Family
ID=14929422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12620990A Expired - Lifetime JP2731621B2 (ja) | 1990-05-16 | 1990-05-16 | スイッチングレギュレータ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731621B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166762A (ja) * | 2005-12-13 | 2007-06-28 | Toshiba Corp | スイッチング電源装置 |
| JP2008113542A (ja) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | ディジタル制御スイッチング電源装置、及び情報処理装置 |
| JP2009033855A (ja) * | 2006-07-27 | 2009-02-12 | Fujitsu Ten Ltd | スイッチングレギュレータ |
-
1990
- 1990-05-16 JP JP12620990A patent/JP2731621B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166762A (ja) * | 2005-12-13 | 2007-06-28 | Toshiba Corp | スイッチング電源装置 |
| JP2009033855A (ja) * | 2006-07-27 | 2009-02-12 | Fujitsu Ten Ltd | スイッチングレギュレータ |
| JP2008113542A (ja) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | ディジタル制御スイッチング電源装置、及び情報処理装置 |
| USRE43946E1 (en) | 2006-10-02 | 2013-01-29 | Hitachi, Ltd. | Digital control switching power-supply device and information processing equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731621B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0402736A3 (en) | Phase-difference detecting circuit | |
| JP2008131670A (ja) | 電池電圧監視装置 | |
| JP4497742B2 (ja) | 電圧検出回路 | |
| JPH0426362A (ja) | スイッチングレギュレータ制御方式 | |
| US3660782A (en) | Signal level-to-pulse rate converter | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JPH0656947B2 (ja) | 制御回路 | |
| JP3761390B2 (ja) | デジタル秤における平均化処理 | |
| JP2001035335A (ja) | リレー故障検出装置 | |
| EP0527029B1 (en) | Power control circuit and a method of controlling a power amplifier | |
| JP2724124B2 (ja) | 太陽電池の最大出力追従制御装置 | |
| JPH01152985A (ja) | 直流モータの駆動制御回路 | |
| JPS62261232A (ja) | 送信出力安定化方法 | |
| JPH05308244A (ja) | 信号伝送回路 | |
| JPS6151526A (ja) | ロ−ドセル秤 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| KR0173770B1 (ko) | 디스크드라이브의 슬레드모터 제어를 위한 채배주파수 발생방법 및 회로 | |
| JPH09276U (ja) | センサ装置 | |
| JPH0425669Y2 (ja) | ||
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JPH0232607A (ja) | チョッパ増幅回路のタイミング制御方法 | |
| JPS61137419A (ja) | 自動信号選択装置 | |
| JPH05267945A (ja) | 過負荷制御回路付き増幅器 | |
| JPH0336813A (ja) | ヒステリシス・コンパレータ | |
| JPH077896B2 (ja) | ディジタル自動利得制御装置 |