JPH04261063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04261063A JPH04261063A JP735691A JP735691A JPH04261063A JP H04261063 A JPH04261063 A JP H04261063A JP 735691 A JP735691 A JP 735691A JP 735691 A JP735691 A JP 735691A JP H04261063 A JPH04261063 A JP H04261063A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten silicide
- silicide layer
- gate electrode
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010936 titanium Substances 0.000 claims abstract description 15
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract 1
- 239000010937 tungsten Substances 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 55
- 238000010438 heat treatment Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
にそのゲ−ト電極構造に関するものである。
にそのゲ−ト電極構造に関するものである。
【０００２】
【従来の技術】図２は従来の半導体装置のタングステン
シリサイド層を用いたゲ−ト電極構造の一例を示す断面
図であり、この図において、１はタングステンシリサイ
ド層、２はポリシリコン層、３はゲ−ト酸化膜、４はシ
リコン基板である。ゲ−ト電極はタングステンシリサイ
ド層１とポリシリコン層２の２層膜で構成されている。
シリサイド層を用いたゲ−ト電極構造の一例を示す断面
図であり、この図において、１はタングステンシリサイ
ド層、２はポリシリコン層、３はゲ−ト酸化膜、４はシ
リコン基板である。ゲ−ト電極はタングステンシリサイ
ド層１とポリシリコン層２の２層膜で構成されている。
【０００３】
【発明が解決しようとする課題】従来のゲ−ト電極構造
は以上のように構成されているので、ゲ−ト電極形成後
の熱処理工程において、タングステンシリサイド層１の
結晶が成長して酸化されやすく、ゲ−ト電極の抵抗が高
くなる問題点があった。また、タングステンシリサイド
層１の結晶が成長する際に下層のポリシリコン層２を不
均一に結晶中に取り込むため、内部応力が発生し、ゲ−
ト酸化膜３にストレスを加え、ゲ−ト酸化膜３の耐圧が
低くなるなどの問題点があった。
は以上のように構成されているので、ゲ−ト電極形成後
の熱処理工程において、タングステンシリサイド層１の
結晶が成長して酸化されやすく、ゲ−ト電極の抵抗が高
くなる問題点があった。また、タングステンシリサイド
層１の結晶が成長する際に下層のポリシリコン層２を不
均一に結晶中に取り込むため、内部応力が発生し、ゲ−
ト酸化膜３にストレスを加え、ゲ−ト酸化膜３の耐圧が
低くなるなどの問題点があった。
【０００４】本発明は、上記のような問題点を解消する
ためになされたもので、タングステンシリサイド層の結
晶成長を抑え、緻密なタングステンシリサイド層の結晶
粒を形成することによって熱処理工程で酸化されにくく
、また、ゲ−ト酸化膜にかかる応力を減少させたゲ−ト
電極構造を得ることを目的とする。
ためになされたもので、タングステンシリサイド層の結
晶成長を抑え、緻密なタングステンシリサイド層の結晶
粒を形成することによって熱処理工程で酸化されにくく
、また、ゲ−ト酸化膜にかかる応力を減少させたゲ−ト
電極構造を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、タングステンシリサイド層とポリシリコン層の層間
にチタン層を有するゲ−ト電極構造としたものである。
は、タングステンシリサイド層とポリシリコン層の層間
にチタン層を有するゲ−ト電極構造としたものである。
【０００６】
【作用】本発明におけるゲ−ト電極構造においては、タ
ングステンシリサイド層とポリシリコン層の層間にある
チタン層は、ゲ−ト電極形成後の熱処理工程において、
タングステンシリサイド層の結晶成長を抑える働きがあ
り、緻密なタングステンシリサイド層の結晶粒を形成す
ることができ、熱処理工程において酸化されにくいタン
グステンシリサイド層を得ることができる。また、この
層間のチタン層が熱処理工程において、タングステンシ
リサイド層中へのポリシリコン層の不均一な取り込みを
抑えることにより、ゲ−ト酸化膜にかかるストレスをお
さえ、ゲ−ト耐圧の低下を抑えることができる。
ングステンシリサイド層とポリシリコン層の層間にある
チタン層は、ゲ−ト電極形成後の熱処理工程において、
タングステンシリサイド層の結晶成長を抑える働きがあ
り、緻密なタングステンシリサイド層の結晶粒を形成す
ることができ、熱処理工程において酸化されにくいタン
グステンシリサイド層を得ることができる。また、この
層間のチタン層が熱処理工程において、タングステンシ
リサイド層中へのポリシリコン層の不均一な取り込みを
抑えることにより、ゲ−ト酸化膜にかかるストレスをお
さえ、ゲ−ト耐圧の低下を抑えることができる。
【０００７】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の半導体装置のゲ−ト電極構造の一実
施例を示す断面図で、１はタングステンシリサイド層、
２はポリシリコン層、３はゲ−ト酸化膜、４はシリコン
基板、５は前記タングステンシリサイド層１とポリシリ
コン層２の層間に形成されたチタン層である。ゲ−ト電
極はタングステンシリサイド層１，チタン層５，ポリシ
リコン層２からなる３層構造を形成している。膜厚は、
例えばタングステンシリサイド層１が２３００オングス
トロ−ム，ポリシリコン層２が２０００オングストロ−
ム，ゲ−ト酸化膜３が１０００オングストロ−ム，チタ
ン層５が６０オングストロ−ムとする。
る。図１は本発明の半導体装置のゲ−ト電極構造の一実
施例を示す断面図で、１はタングステンシリサイド層、
２はポリシリコン層、３はゲ−ト酸化膜、４はシリコン
基板、５は前記タングステンシリサイド層１とポリシリ
コン層２の層間に形成されたチタン層である。ゲ−ト電
極はタングステンシリサイド層１，チタン層５，ポリシ
リコン層２からなる３層構造を形成している。膜厚は、
例えばタングステンシリサイド層１が２３００オングス
トロ−ム，ポリシリコン層２が２０００オングストロ−
ム，ゲ−ト酸化膜３が１０００オングストロ−ム，チタ
ン層５が６０オングストロ−ムとする。
【０００８】本発明の一実施例について実験デ−タを通
して従来構造と比較して図３〜図６を用いて説明する。
して従来構造と比較して図３〜図６を用いて説明する。
【０００９】図３は本発明の一実施例のゲ−ト電極構造
に一連の熱処理（８４０℃・Ｏ２ ・１０分，９５０℃
・Ｎ２ ・１５分，９５０℃・Ｏ２ ・１０分，９００
℃・Ｎ２ ・２０分，９００℃・Ｏ２ ・２０分，９０
０℃・ｗｅｔ・２０分）を加えた後、表面の酸化膜を沸
酸で除去し、その表面を５万倍でＳＥＭ観察したもので
ある。図４は同じくその断面をＳＥＭ観察したものであ
る。図５は従来構造のものに上記と同条件の熱処理を加
えた後の表面図、図６は、図５の断面図である。
に一連の熱処理（８４０℃・Ｏ２ ・１０分，９５０℃
・Ｎ２ ・１５分，９５０℃・Ｏ２ ・１０分，９００
℃・Ｎ２ ・２０分，９００℃・Ｏ２ ・２０分，９０
０℃・ｗｅｔ・２０分）を加えた後、表面の酸化膜を沸
酸で除去し、その表面を５万倍でＳＥＭ観察したもので
ある。図４は同じくその断面をＳＥＭ観察したものであ
る。図５は従来構造のものに上記と同条件の熱処理を加
えた後の表面図、図６は、図５の断面図である。
【００１０】従来例である図５では、タングステンシリ
サイド層１の結晶粒が比較的大きく、結晶粒と結晶粒の
間にはいたるところで隙間，穴（黒色部分）が見られ、
これは表面酸化膜除去時の沸酸処理時に生じたと考えら
れ、酸化膜が結晶粒の間に形成されていると言える。そ
れに対してタングステンシリサイド層１とポリシリコン
層２の層間にチタン層５を６０オングストロ−ム形成し
た本発明の一実施例である図３では、タングステンシリ
サイド層１の結晶粒が従来の１／３〜２／３となり、ま
た、隙間・穴も従来と比較してほとんどない程度まで減
少しており、緻密な膜が形成されている。さらに、断面
を比較すると、図６は従来のものであるが、タングステ
ンシリサイド層１やポリシリコン層２中に不均一にくい
込んでいるのに対して、図４の実施例ではほとんどその
くい込みは見られず、層間にチタン層５があることによ
り、ポリシリコン層２のタングステンシリサイド層１へ
の取り込みが妨げられ、取り込みの不均一さから発生す
る内部応力は減少していることが分かる。
サイド層１の結晶粒が比較的大きく、結晶粒と結晶粒の
間にはいたるところで隙間，穴（黒色部分）が見られ、
これは表面酸化膜除去時の沸酸処理時に生じたと考えら
れ、酸化膜が結晶粒の間に形成されていると言える。そ
れに対してタングステンシリサイド層１とポリシリコン
層２の層間にチタン層５を６０オングストロ−ム形成し
た本発明の一実施例である図３では、タングステンシリ
サイド層１の結晶粒が従来の１／３〜２／３となり、ま
た、隙間・穴も従来と比較してほとんどない程度まで減
少しており、緻密な膜が形成されている。さらに、断面
を比較すると、図６は従来のものであるが、タングステ
ンシリサイド層１やポリシリコン層２中に不均一にくい
込んでいるのに対して、図４の実施例ではほとんどその
くい込みは見られず、層間にチタン層５があることによ
り、ポリシリコン層２のタングステンシリサイド層１へ
の取り込みが妨げられ、取り込みの不均一さから発生す
る内部応力は減少していることが分かる。
【００１１】以上の実験結果から判断して、本発明の一
実施例のゲ−ト電極構造は、タングステンシリサイド層
１の熱処理工程における酸化の度合いを抑えるとともに
、ゲ−ト耐圧の低下を抑えるのに効果があるといえる。
実施例のゲ−ト電極構造は、タングステンシリサイド層
１の熱処理工程における酸化の度合いを抑えるとともに
、ゲ−ト耐圧の低下を抑えるのに効果があるといえる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
タングステンシリサイド層とポリシリコン層との層間に
チタン層を形成してゲ−ト電極を構成したので、ゲ−ト
電極形成後の熱処理工程において、緻密なタングステン
シリサイド層の結晶粒を形成させ、熱処理工程で酸化さ
れにくいタングステンシリサイド層が得られる効果があ
る。
タングステンシリサイド層とポリシリコン層との層間に
チタン層を形成してゲ−ト電極を構成したので、ゲ−ト
電極形成後の熱処理工程において、緻密なタングステン
シリサイド層の結晶粒を形成させ、熱処理工程で酸化さ
れにくいタングステンシリサイド層が得られる効果があ
る。
【図１】本発明の一実施例による半導体装置のゲ−ト電
極構造を示す断面図である。
極構造を示す断面図である。
【図２】従来の半導体装置のゲ−ト電極構造を示す断面
図である。
図である。
【図３】本発明の一実施例のゲ−ト電極構造に熱処理を
加えた後の表面図である。
加えた後の表面図である。
【図４】図３の断面図である。
【図５】従来のゲ−ト電極構造に熱処理を加えた後の表
面図である。
面図である。
【図６】図５の断面図である。
１ タングステンシリサイド層
２ ポリシリコン層
３ ゲ−ト酸化膜
４ シリコン基板
５ チタン層
Claims (1)
- 【請求項１】 半導体基板上にゲ−ト酸化膜を介して
ポリシリコン層とタングステンシリサイド層が形成され
たゲ−ト電極構造において、前記タングステンシリサイ
ド層とポリシリコン層との層間にチタン層を有するゲ−
ト電極構造としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP735691A JPH04261063A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP735691A JPH04261063A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261063A true JPH04261063A (ja) | 1992-09-17 |
Family
ID=11663684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP735691A Pending JPH04261063A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783343B1 (ko) * | 2003-12-16 | 2007-12-07 | 닛뽕소다 가부시키가이샤 | 클로로술포닐이소시아네이트의 제조방법 |
-
1991
- 1991-01-25 JP JP735691A patent/JPH04261063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783343B1 (ko) * | 2003-12-16 | 2007-12-07 | 닛뽕소다 가부시키가이샤 | 클로로술포닐이소시아네이트의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689756B2 (ja) | 半導体素子のゲート電極形成方法 | |
| US20040048457A1 (en) | Method for fabricating a gate electrod | |
| US5726092A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| JPH04261063A (ja) | 半導体装置 | |
| JP3173472B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| TWI284362B (en) | Method for releasing stress during semiconductor device fabrication | |
| JP3066031B2 (ja) | 半導体装置 | |
| JPH05326445A (ja) | 半導体装置の製造方法 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2002314070A (ja) | 半導体装置及びその製造方法 | |
| JPH04139759A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3501198B2 (ja) | 高圧リフロー方法及び半導体装置の製造方法 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP3219676B2 (ja) | 半導体集積回路、ｍｉｓ型コンデンサの製造方法および半導体集積回路の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0582781A (ja) | 半導体集積回路装置 | |
| JP4415528B2 (ja) | 半導体装置の製造方法 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH02113532A (ja) | 半導体装置 | |
| JPH08130214A (ja) | 半導体装置およびその製造方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 |