JPH05326445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05326445A JPH05326445A JP12734192A JP12734192A JPH05326445A JP H05326445 A JPH05326445 A JP H05326445A JP 12734192 A JP12734192 A JP 12734192A JP 12734192 A JP12734192 A JP 12734192A JP H05326445 A JPH05326445 A JP H05326445A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tungsten thin
- film
- internal stress
- argon gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 タングステン薄膜の内部応力を小さく調整す
る。 【構成】 ゲート酸化膜２上に、直流マグネトロン・ス
パッタ法により、ガス圧力を２０〜２５〔ｍTorr〕とし
たアルゴンガスを用いて、膜厚５０〜１００〔ｎｍ〕の
タングステン薄膜３を形成する。このタングステン薄膜
３の内部応力は、引っ張り応力となる。このタングステ
ン薄膜３上に、直流マグネトロン・スパッタ法により、
ガス圧力を５〜１５〔ｍTorr〕としたアルゴンガスを用
いて、膜厚５０〜１５０〔ｎｍ〕のタングステン薄膜４
を形成する。このタングステン薄膜４の内部応力は、圧
縮応力となる。内部応力が引っ張り応力であるタングス
テン薄膜３上に、内部応力が圧縮応力であるタングステ
ン薄膜４を形成することで、内部応力を互いに相殺さ
せ、総合的に内部応力の小さなタングステン薄膜３，４
を得ることができる。
る。 【構成】 ゲート酸化膜２上に、直流マグネトロン・ス
パッタ法により、ガス圧力を２０〜２５〔ｍTorr〕とし
たアルゴンガスを用いて、膜厚５０〜１００〔ｎｍ〕の
タングステン薄膜３を形成する。このタングステン薄膜
３の内部応力は、引っ張り応力となる。このタングステ
ン薄膜３上に、直流マグネトロン・スパッタ法により、
ガス圧力を５〜１５〔ｍTorr〕としたアルゴンガスを用
いて、膜厚５０〜１５０〔ｎｍ〕のタングステン薄膜４
を形成する。このタングステン薄膜４の内部応力は、圧
縮応力となる。内部応力が引っ張り応力であるタングス
テン薄膜３上に、内部応力が圧縮応力であるタングステ
ン薄膜４を形成することで、内部応力を互いに相殺さ
せ、総合的に内部応力の小さなタングステン薄膜３，４
を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、電極となるタングステン薄膜の形成方法に係る
ものである。
に関し、電極となるタングステン薄膜の形成方法に係る
ものである。
【０００２】
【従来の技術】近年、高周波用ＭＯＳトランジスタ等の
半導体装置のゲート電極材料として、ポリシリコンの代
わりに低抵抗であるタングステンを用いることが有望さ
れている。従来、タングステンをゲート電極材料として
用いる場合には、スパッタ法により、タングステン薄膜
とそのシリサイドとの多層構造を形成した後、電気抵抗
を下げるために温度１０００〔℃〕程度の高温の熱処理
を行っていた。この際、タングステン薄膜は、一定のガ
ス圧力（５〜１５〔ｍTorr〕）のアルゴンガス（Ａｒガ
ス）をイオン化し、所定のターゲットに照射するという
スパッタ法により形成されたものであった。
半導体装置のゲート電極材料として、ポリシリコンの代
わりに低抵抗であるタングステンを用いることが有望さ
れている。従来、タングステンをゲート電極材料として
用いる場合には、スパッタ法により、タングステン薄膜
とそのシリサイドとの多層構造を形成した後、電気抵抗
を下げるために温度１０００〔℃〕程度の高温の熱処理
を行っていた。この際、タングステン薄膜は、一定のガ
ス圧力（５〜１５〔ｍTorr〕）のアルゴンガス（Ａｒガ
ス）をイオン化し、所定のターゲットに照射するという
スパッタ法により形成されたものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法を適用したタングステ
ン薄膜は、内部応力が大きいという問題があった。内部
応力の大きいタングステン薄膜は、次のような欠点をも
たらす。内部応力の大きいタングステン薄膜は、酸化膜
との密着性に劣り、タングステン薄膜の剥離の要因とな
る。このような内部応力に起因した膜の剥離は、特に段
差部で顕著に生じる。また、電極として用いるために堆
積後に、温度１０００〔℃〕程度の熱処理および微細加
工を行うことで、容易に剥離や断線が生じる。
うな従来の半導体装置の製造方法を適用したタングステ
ン薄膜は、内部応力が大きいという問題があった。内部
応力の大きいタングステン薄膜は、次のような欠点をも
たらす。内部応力の大きいタングステン薄膜は、酸化膜
との密着性に劣り、タングステン薄膜の剥離の要因とな
る。このような内部応力に起因した膜の剥離は、特に段
差部で顕著に生じる。また、電極として用いるために堆
積後に、温度１０００〔℃〕程度の熱処理および微細加
工を行うことで、容易に剥離や断線が生じる。
【０００４】また、内部応力の大きいタングステン薄膜
をゲート酸化膜上に形成した場合、ゲート酸化膜と基板
との界面特性に悪影響を与え、界面準位の増大，閾値の
ばらつきおよび閾値の変動をもたらし、素子の動作が不
安定となる。このような素子の動作の不安定性は、従来
の半導体装置の製造方法を通信機器に用いられる高周波
用ＭＯＳトランジスタ（使用周波数が１００〔ＭＨｚ〕
以上のトランジスタ）に適用した場合に顕著となり、ゲ
ート電極材料としてポリシリコンを用いるよりも、タン
グステン薄膜を用いた方が、かえってノイズまたは歪等
が発生しやすくなってしまい、高周波特性の劣化を招い
ていた。
をゲート酸化膜上に形成した場合、ゲート酸化膜と基板
との界面特性に悪影響を与え、界面準位の増大，閾値の
ばらつきおよび閾値の変動をもたらし、素子の動作が不
安定となる。このような素子の動作の不安定性は、従来
の半導体装置の製造方法を通信機器に用いられる高周波
用ＭＯＳトランジスタ（使用周波数が１００〔ＭＨｚ〕
以上のトランジスタ）に適用した場合に顕著となり、ゲ
ート電極材料としてポリシリコンを用いるよりも、タン
グステン薄膜を用いた方が、かえってノイズまたは歪等
が発生しやすくなってしまい、高周波特性の劣化を招い
ていた。
【０００５】このような欠点をなくすためには、タング
ステン薄膜の内部応力を５×１０8〔Ｎ／ｍ2 〕以下に
調整することが望まれるが、従来の半導体装置の製造方
法では、タングステン薄膜の内部応力を調整することは
できなかった。この発明の目的は、上記問題点に鑑み、
タングステン薄膜の内部応力を小さく調整することがで
きる半導体装置の製造方法を提供することである。
ステン薄膜の内部応力を５×１０8〔Ｎ／ｍ2 〕以下に
調整することが望まれるが、従来の半導体装置の製造方
法では、タングステン薄膜の内部応力を調整することは
できなかった。この発明の目的は、上記問題点に鑑み、
タングステン薄膜の内部応力を小さく調整することがで
きる半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、アルゴンガスのガス圧を１５〜２０
〔ｍTorr〕を境にして前後する値に交互に設定し、各ガ
ス圧ごとに所定の膜厚を有するタングステン薄膜を少な
くとも２層以上積層することを特徴とする。請求項２記
載の半導体装置の製造方法は、請求項１記載の半導体装
置の製造方法において、各タングステン薄膜の膜厚を１
５０〔ｎｍ〕以下にしたことを特徴とする。
置の製造方法は、アルゴンガスのガス圧を１５〜２０
〔ｍTorr〕を境にして前後する値に交互に設定し、各ガ
ス圧ごとに所定の膜厚を有するタングステン薄膜を少な
くとも２層以上積層することを特徴とする。請求項２記
載の半導体装置の製造方法は、請求項１記載の半導体装
置の製造方法において、各タングステン薄膜の膜厚を１
５０〔ｎｍ〕以下にしたことを特徴とする。
【０００７】請求項３記載の半導体装置の製造方法は、
請求項１または２記載の半導体装置の製造方法におい
て、膜厚１００〔ｎｍ〕以下の酸化膜上にタングステン
薄膜を形成することを特徴とする。請求項４記載の半導
体装置の製造方法は、請求項３記載の半導体装置の製造
方法において、ガス圧力を１５〔ｍTorr〕以上に設定
し、１層目のタングステン薄膜を形成することを特徴と
する。
請求項１または２記載の半導体装置の製造方法におい
て、膜厚１００〔ｎｍ〕以下の酸化膜上にタングステン
薄膜を形成することを特徴とする。請求項４記載の半導
体装置の製造方法は、請求項３記載の半導体装置の製造
方法において、ガス圧力を１５〔ｍTorr〕以上に設定
し、１層目のタングステン薄膜を形成することを特徴と
する。
【０００８】請求項５記載の半導体装置の製造方法は、
請求項３または４記載の半導体装置の製造方法におい
て、１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下としたことを特徴とする。
請求項３または４記載の半導体装置の製造方法におい
て、１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下としたことを特徴とする。
【０００９】
【作用】この発明の構成によれば、次のような作用を得
ることができる。図２に示すように、スパッタ法により
形成したタングステン薄膜の内部応力は、アルゴンガス
のガス圧力に依存しており、１５〜２０〔ｍTorr〕を境
にして圧縮応力および引っ張り応力に変化する。したが
って、アルゴンガスのガス圧力を１５〜２０〔ｍTorr〕
を境にして前後の値に交互に設定し、各ガス圧力ごとに
所定の膜厚を有するタングステン薄膜を少なくとも２層
以上積層することにより、内部応力が引っ張り応力であ
るタングステン薄膜と、内部応力が圧縮応力であるタン
グステン薄膜とを積層させて互いに相殺させることで、
積層したタングステン薄膜の総合的な内部応力を小さく
調整することができる。
ることができる。図２に示すように、スパッタ法により
形成したタングステン薄膜の内部応力は、アルゴンガス
のガス圧力に依存しており、１５〜２０〔ｍTorr〕を境
にして圧縮応力および引っ張り応力に変化する。したが
って、アルゴンガスのガス圧力を１５〜２０〔ｍTorr〕
を境にして前後の値に交互に設定し、各ガス圧力ごとに
所定の膜厚を有するタングステン薄膜を少なくとも２層
以上積層することにより、内部応力が引っ張り応力であ
るタングステン薄膜と、内部応力が圧縮応力であるタン
グステン薄膜とを積層させて互いに相殺させることで、
積層したタングステン薄膜の総合的な内部応力を小さく
調整することができる。
【００１０】また、スパッタ法により、ガス圧力が１５
〔ｍTorr〕以上のアルゴンガスを用いて形成したタング
ステン薄膜の内部応力は、引っ張り応力となる。このよ
うなタングステン薄膜を酸化膜上に、１層目のタングス
テン薄膜として形成することで、酸化膜に対する密着性
の高いタングステン薄膜を得ることができる。さらに、
この１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下とすることで、タングステン薄膜の内部応力を小さ
くし、酸化膜に加わる全体の応力を低減することによっ
て、酸化膜とその下地のシリコン基板との界面に生じる
界面準位を低減することができる。
〔ｍTorr〕以上のアルゴンガスを用いて形成したタング
ステン薄膜の内部応力は、引っ張り応力となる。このよ
うなタングステン薄膜を酸化膜上に、１層目のタングス
テン薄膜として形成することで、酸化膜に対する密着性
の高いタングステン薄膜を得ることができる。さらに、
この１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下とすることで、タングステン薄膜の内部応力を小さ
くし、酸化膜に加わる全体の応力を低減することによっ
て、酸化膜とその下地のシリコン基板との界面に生じる
界面準位を低減することができる。
【００１１】
【実施例】図１および図２を参照しながら、この発明の
一実施例の半導体装置の製造方法を説明する。図１はこ
の発明の一実施例の半導体装置の製造方法を説明するた
めの工程順断面図、図２はアルゴンガスのガス圧力と、
タングステン薄膜の内部応力との関係を示す図である。
一実施例の半導体装置の製造方法を説明する。図１はこ
の発明の一実施例の半導体装置の製造方法を説明するた
めの工程順断面図、図２はアルゴンガスのガス圧力と、
タングステン薄膜の内部応力との関係を示す図である。
【００１２】図１(a) に示すように、シリコン基板１の
表面を、温度１１００〜１２００〔℃〕のドライ酸化、
または塩酸酸化することにより、シリコン基板１上に膜
厚２０〜２００〔ｎｍ〕のゲート酸化膜２を形成する。
なお、シリコン基板１は、（１００）面のｐ型のエピタ
キシャル層からなり、シート抵抗５Ω／□のものであ
る。
表面を、温度１１００〜１２００〔℃〕のドライ酸化、
または塩酸酸化することにより、シリコン基板１上に膜
厚２０〜２００〔ｎｍ〕のゲート酸化膜２を形成する。
なお、シリコン基板１は、（１００）面のｐ型のエピタ
キシャル層からなり、シート抵抗５Ω／□のものであ
る。
【００１３】次に、図１(b) に示すように、直流マグネ
トロン・スパッタ法により、ガス圧力を２０〜２５〔ｍ
Torr〕としたアルゴンガス（Ａｒガス）を用いて、ゲー
ト酸化膜２上に膜厚５０〜１００〔ｎｍ〕のタングステ
ン薄膜３を堆積する。直流マグネトロン・スパッタ法に
より形成したタングステン薄膜の内部応力は、図２に示
すように、アルゴンガスのガス圧力に依存しており、１
５〜２０〔ｍTorr〕を境にして圧縮応力および引っ張り
応力に変化する。
トロン・スパッタ法により、ガス圧力を２０〜２５〔ｍ
Torr〕としたアルゴンガス（Ａｒガス）を用いて、ゲー
ト酸化膜２上に膜厚５０〜１００〔ｎｍ〕のタングステ
ン薄膜３を堆積する。直流マグネトロン・スパッタ法に
より形成したタングステン薄膜の内部応力は、図２に示
すように、アルゴンガスのガス圧力に依存しており、１
５〜２０〔ｍTorr〕を境にして圧縮応力および引っ張り
応力に変化する。
【００１４】これにより、Ａｒガスのガス圧力を２０〜
２５〔ｍTorr〕とすることで、タングステン薄膜３の内
部応力は、引っ張り応力となる。また、ゲート酸化膜２
上に直接に堆積するタングステン薄膜３の内部応力とし
ては、引っ張り応力である膜の方が剥離が生じにくい。
したがって、ガス圧力を２０〜２５〔ｍTorr〕としたＡ
ｒガスを用いてゲート酸化膜２上にタングステン薄膜３
を形成することで、密着性の良いタングステン薄膜３を
形成することができる。このタングステン薄膜３の内部
応力を光学式の干渉法によりシリコン基板１の反りから
求めたところ、引っ張り応力で２〜５×１０8 〔Ｎ／ｍ
2 〕であった。
２５〔ｍTorr〕とすることで、タングステン薄膜３の内
部応力は、引っ張り応力となる。また、ゲート酸化膜２
上に直接に堆積するタングステン薄膜３の内部応力とし
ては、引っ張り応力である膜の方が剥離が生じにくい。
したがって、ガス圧力を２０〜２５〔ｍTorr〕としたＡ
ｒガスを用いてゲート酸化膜２上にタングステン薄膜３
を形成することで、密着性の良いタングステン薄膜３を
形成することができる。このタングステン薄膜３の内部
応力を光学式の干渉法によりシリコン基板１の反りから
求めたところ、引っ張り応力で２〜５×１０8 〔Ｎ／ｍ
2 〕であった。
【００１５】また、タングステン薄膜３の膜厚を５０〜
１００〔ｎｍ〕としたのは、次の理由による。タングス
テン薄膜３の膜厚を１００〔ｎｍ〕以下としたのは、ゲ
ート酸化膜２上に直接に堆積したタングステン薄膜３の
内部応力を小さくし（５×１０8 〔Ｎ／ｍ2 〕以下）、
ゲート酸化膜２に加わる全体の応力を少なくして、ゲー
ト酸化膜２とシリコン基板１との界面に生じる界面準位
を少なくするためである。
１００〔ｎｍ〕としたのは、次の理由による。タングス
テン薄膜３の膜厚を１００〔ｎｍ〕以下としたのは、ゲ
ート酸化膜２上に直接に堆積したタングステン薄膜３の
内部応力を小さくし（５×１０8 〔Ｎ／ｍ2 〕以下）、
ゲート酸化膜２に加わる全体の応力を少なくして、ゲー
ト酸化膜２とシリコン基板１との界面に生じる界面準位
を少なくするためである。
【００１６】一方、タングステン薄膜３の膜厚を５０
〔ｎｍ〕以上としたのは、タングステン薄膜をゲート電
極として用いるには、少なくとも２００〜３００〔ｎ
ｍ〕の膜厚が必要であるために堆積回数を減らすためで
ある。このようにゲート酸化膜２上にタングステン薄膜
３を形成した後、このタングステン薄膜３上に、さら
に、直流マグネトロン・スパッタ法により、ガス圧力を
５〜１５〔ｍTorr〕としたアルゴンガス（Ａｒガス）を
用いて、膜厚５０〜１５０〔ｎｍ〕のタングステン薄膜
４を堆積する。このようにガス圧力を５〜１５〔ｍTor
r〕としたアルゴンガスを用いて形成したタングステン
薄膜４の内部応力は、圧縮応力となる（図２参照）。こ
のタングステン薄膜４の内部応力は、圧縮応力で２〜１
５×１０8 〔Ｎ／ｍ2 〕であった。
〔ｎｍ〕以上としたのは、タングステン薄膜をゲート電
極として用いるには、少なくとも２００〜３００〔ｎ
ｍ〕の膜厚が必要であるために堆積回数を減らすためで
ある。このようにゲート酸化膜２上にタングステン薄膜
３を形成した後、このタングステン薄膜３上に、さら
に、直流マグネトロン・スパッタ法により、ガス圧力を
５〜１５〔ｍTorr〕としたアルゴンガス（Ａｒガス）を
用いて、膜厚５０〜１５０〔ｎｍ〕のタングステン薄膜
４を堆積する。このようにガス圧力を５〜１５〔ｍTor
r〕としたアルゴンガスを用いて形成したタングステン
薄膜４の内部応力は、圧縮応力となる（図２参照）。こ
のタングステン薄膜４の内部応力は、圧縮応力で２〜１
５×１０8 〔Ｎ／ｍ2 〕であった。
【００１７】タングステン薄膜３の引っ張り応力を考慮
して、内部応力が圧縮応力であるタングステン薄膜４の
膜厚を設定することで、タングステン薄膜３，４を総合
した内部応力を小さくすることができる。これにより、
タングステン薄膜３，４を総合した内部応力は減少し、
１〜３×１０8 〔Ｎ／ｍ2 〕以下にできた。次に、図１
(c）に示すように、暗室工程でタングステン薄膜３，４
上にレジスト（図示せず）を形成した後、このレジスト
をマスクとした塩素および臭素系ガスを用いたＲＩＥ法
により、タングステン薄膜３，４をゲート電極形状に微
細加工する。なお、この形状は幅０．５〜５〔μｍ〕
で、長さ５０〜５００〔μｍ〕の数本の指状電極構造と
した。
して、内部応力が圧縮応力であるタングステン薄膜４の
膜厚を設定することで、タングステン薄膜３，４を総合
した内部応力を小さくすることができる。これにより、
タングステン薄膜３，４を総合した内部応力は減少し、
１〜３×１０8 〔Ｎ／ｍ2 〕以下にできた。次に、図１
(c）に示すように、暗室工程でタングステン薄膜３，４
上にレジスト（図示せず）を形成した後、このレジスト
をマスクとした塩素および臭素系ガスを用いたＲＩＥ法
により、タングステン薄膜３，４をゲート電極形状に微
細加工する。なお、この形状は幅０．５〜５〔μｍ〕
で、長さ５０〜５００〔μｍ〕の数本の指状電極構造と
した。
【００１８】次に、図１(d) に示すように、イオン注入
法により、加速エネルギー８０〔ｋｅＶ〕で、ドーズ量
５×１０14〔／ｃｍ2 〕のＡｓを注入することにより、
ソースおよびドレイン領域（以下「Ｓ／Ｄ領域」とい
う。）５を形成する。この際、Ａｓの活性化のためのア
ニール処理として、温度９００〜１１００〔℃〕で３０
分間の処理を施した。
法により、加速エネルギー８０〔ｋｅＶ〕で、ドーズ量
５×１０14〔／ｃｍ2 〕のＡｓを注入することにより、
ソースおよびドレイン領域（以下「Ｓ／Ｄ領域」とい
う。）５を形成する。この際、Ａｓの活性化のためのア
ニール処理として、温度９００〜１１００〔℃〕で３０
分間の処理を施した。
【００１９】そして、図１(e) に示すように、全面に層
間絶縁膜６を堆積した後、この層間絶縁膜６に所定のコ
ンタクト・ホール（図示せず）を形成した後に、スパッ
タ法により、膜厚１〔μｍ〕のアルミニウム膜を堆積
し、パターンニングすることによって、Ｓ／Ｄ領域５と
電気的に接続したＳ／Ｄ電極７を形成する。その後、温
度５００〔℃〕で３０分間のアニール処理を行なった。
そして、最後に全面に保護膜（図示せず）を形成した。
また、ゲート酸化膜２の周囲に膜厚７００〔ｎｍ〕のフ
ィールド酸化膜（図示せず）を形成し、ゲート酸化膜２
との間に段差（角度４５度）を設けて、その部分にもタ
ングステン薄膜からなるゲート電極を形成した。
間絶縁膜６を堆積した後、この層間絶縁膜６に所定のコ
ンタクト・ホール（図示せず）を形成した後に、スパッ
タ法により、膜厚１〔μｍ〕のアルミニウム膜を堆積
し、パターンニングすることによって、Ｓ／Ｄ領域５と
電気的に接続したＳ／Ｄ電極７を形成する。その後、温
度５００〔℃〕で３０分間のアニール処理を行なった。
そして、最後に全面に保護膜（図示せず）を形成した。
また、ゲート酸化膜２の周囲に膜厚７００〔ｎｍ〕のフ
ィールド酸化膜（図示せず）を形成し、ゲート酸化膜２
との間に段差（角度４５度）を設けて、その部分にもタ
ングステン薄膜からなるゲート電極を形成した。
【００２０】このように形成したタングステン薄膜３，
４は内部応力が小さく、ゲート酸化膜２に対する密着性
の高いものとなり、ゲート電極パターン形成時の微細加
工および熱処理によっても、剥離および断線することが
なく、さらに従来では剥離が顕著であった段差部でも剥
離することがなかった。また、タングステン薄膜３，４
の内部応力を小さくしたことで、ゲート酸化膜２に加わ
る全体の応力を低減することができ、ゲート酸化膜２と
シリコン基板と１の界面に生じる界面準位を低減するこ
とができる。これにより、タングステン薄膜３，４をゲ
ート電極とした高周波用ＭＯＳトランジスタ（使用周波
数が１００〔ＭＨｚ〕以上のトランジスタ）は、閾値が
安定し、動作が安定した高周波特性の良好なものとなっ
た。
４は内部応力が小さく、ゲート酸化膜２に対する密着性
の高いものとなり、ゲート電極パターン形成時の微細加
工および熱処理によっても、剥離および断線することが
なく、さらに従来では剥離が顕著であった段差部でも剥
離することがなかった。また、タングステン薄膜３，４
の内部応力を小さくしたことで、ゲート酸化膜２に加わ
る全体の応力を低減することができ、ゲート酸化膜２と
シリコン基板と１の界面に生じる界面準位を低減するこ
とができる。これにより、タングステン薄膜３，４をゲ
ート電極とした高周波用ＭＯＳトランジスタ（使用周波
数が１００〔ＭＨｚ〕以上のトランジスタ）は、閾値が
安定し、動作が安定した高周波特性の良好なものとなっ
た。
【００２１】このように実施例によれば、ゲート酸化膜
２上に形成する１層目のタングステン薄膜として、直流
マグネトロン・スパッタ法により、ガス圧力を２０〜２
５〔ｍTorr〕としたアルゴンガスを用いて、膜厚５０〜
１００〔ｎｍ〕のタングステン薄膜３を形成する。アル
ゴンガスのガス圧力を２０〜２５〔ｍTorr〕とすること
で、タングステン薄膜３の内部応力は、引っ張り応力と
なり、これにより、ゲート酸化膜２とタングステン薄膜
３との密着性を高くすることができる。また、１層目の
タングステン薄膜３の膜厚を１００〔ｎｍ〕以下とする
ことで、タングステン薄膜３の内部応力を小さくし、ゲ
ート酸化膜２に加わる全体の応力を低減することによ
り、ゲート酸化膜２とシリコン基板１との界面に生じる
界面準位を低減することができる。
２上に形成する１層目のタングステン薄膜として、直流
マグネトロン・スパッタ法により、ガス圧力を２０〜２
５〔ｍTorr〕としたアルゴンガスを用いて、膜厚５０〜
１００〔ｎｍ〕のタングステン薄膜３を形成する。アル
ゴンガスのガス圧力を２０〜２５〔ｍTorr〕とすること
で、タングステン薄膜３の内部応力は、引っ張り応力と
なり、これにより、ゲート酸化膜２とタングステン薄膜
３との密着性を高くすることができる。また、１層目の
タングステン薄膜３の膜厚を１００〔ｎｍ〕以下とする
ことで、タングステン薄膜３の内部応力を小さくし、ゲ
ート酸化膜２に加わる全体の応力を低減することによ
り、ゲート酸化膜２とシリコン基板１との界面に生じる
界面準位を低減することができる。
【００２２】そして、このタングステン薄膜３上に形成
する２層目のタングステン薄膜として、直流マグネトロ
ン・スパッタ法により、ガス圧力を５〜１５〔ｍTorr〕
としたアルゴンガスを用いて、膜厚５０〜１５０〔ｎ
ｍ〕のタングステン薄膜４を形成する。アルゴンガスの
ガス圧力を５〜１５〔ｍTorr〕とすることで、タングス
テン薄膜４の内部応力は、圧縮応力となる。したがっ
て、タングステン薄膜３の引っ張り応力を考慮し、内部
応力が圧縮応力であるタングステン薄膜４の膜厚を５０
〜１５０〔ｎｍ〕に設定することで、タングステン薄膜
３，４を総合した内部応力は小さなものとなる。
する２層目のタングステン薄膜として、直流マグネトロ
ン・スパッタ法により、ガス圧力を５〜１５〔ｍTorr〕
としたアルゴンガスを用いて、膜厚５０〜１５０〔ｎ
ｍ〕のタングステン薄膜４を形成する。アルゴンガスの
ガス圧力を５〜１５〔ｍTorr〕とすることで、タングス
テン薄膜４の内部応力は、圧縮応力となる。したがっ
て、タングステン薄膜３の引っ張り応力を考慮し、内部
応力が圧縮応力であるタングステン薄膜４の膜厚を５０
〜１５０〔ｎｍ〕に設定することで、タングステン薄膜
３，４を総合した内部応力は小さなものとなる。
【００２３】その結果、タングステン薄膜３，４は、内
部応力が小さく、ゲート酸化膜２に対して密着性の高い
ものとなる。したがって、タングステン薄膜３，４をゲ
ート電極に用いることで、閾値が安定し、動作が安定し
た高周波特性の良好な量産性に適した高周波用ＭＯＳト
ランジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラ
ンジスタ）を得ることができる。
部応力が小さく、ゲート酸化膜２に対して密着性の高い
ものとなる。したがって、タングステン薄膜３，４をゲ
ート電極に用いることで、閾値が安定し、動作が安定し
た高周波特性の良好な量産性に適した高周波用ＭＯＳト
ランジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラ
ンジスタ）を得ることができる。
【００２４】なお、この実施例では、Ａｒガスのガス圧
力を２０〜２５〔ｍTorr〕および５〜１５〔ｍTorr〕と
し、各ガス圧力のもとで各々１回の堆積によりタングス
テン薄膜３，４を形成したが、これに限らず、要求され
る膜厚と内部応力に応じて、堆積膜厚および堆積回数は
適宜設定すれば良い。但し、内部応力の影響を考慮する
と１回の堆積におけるタングステン薄膜の膜厚は１５０
〔ｎｍ〕以下にすることが好ましい。また、実施例で
は、ゲート酸化膜２の膜厚を２０〜２００〔ｎｍ〕とし
たが、ゲート酸化膜２は膜厚が薄いほど、タングステン
薄膜２，３の内部応力の影響を受け、特にゲート酸化膜
２の膜厚を１００〔ｎｍ〕以下とすることで、この発明
の効果を顕著に得ることができる。
力を２０〜２５〔ｍTorr〕および５〜１５〔ｍTorr〕と
し、各ガス圧力のもとで各々１回の堆積によりタングス
テン薄膜３，４を形成したが、これに限らず、要求され
る膜厚と内部応力に応じて、堆積膜厚および堆積回数は
適宜設定すれば良い。但し、内部応力の影響を考慮する
と１回の堆積におけるタングステン薄膜の膜厚は１５０
〔ｎｍ〕以下にすることが好ましい。また、実施例で
は、ゲート酸化膜２の膜厚を２０〜２００〔ｎｍ〕とし
たが、ゲート酸化膜２は膜厚が薄いほど、タングステン
薄膜２，３の内部応力の影響を受け、特にゲート酸化膜
２の膜厚を１００〔ｎｍ〕以下とすることで、この発明
の効果を顕著に得ることができる。
【００２５】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、スパッタ法により、アルゴンガスのガス圧力を１５
〜２０〔ｍTorr〕を境にして前後の値に交互に設定し、
各ガス圧力ごとに所定の膜厚を有するタングステン薄膜
を少なくとも２層以上積層することにより、内部応力が
小さく、酸化膜に対して密着性の高いタングステン薄膜
を形成することができる。
ば、スパッタ法により、アルゴンガスのガス圧力を１５
〜２０〔ｍTorr〕を境にして前後の値に交互に設定し、
各ガス圧力ごとに所定の膜厚を有するタングステン薄膜
を少なくとも２層以上積層することにより、内部応力が
小さく、酸化膜に対して密着性の高いタングステン薄膜
を形成することができる。
【００２６】その結果、このタングステン薄膜をゲート
電極に用いることで、閾値が安定し、動作が安定した高
周波特性の良好で、量産性に適した高周波用ＭＯＳトラ
ンジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラン
ジスタ）を得ることができる。
電極に用いることで、閾値が安定し、動作が安定した高
周波特性の良好で、量産性に適した高周波用ＭＯＳトラ
ンジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラン
ジスタ）を得ることができる。
【図１】この発明の一実施例の半導体装置の製造方法を
説明するための工程順断面図である。
説明するための工程順断面図である。
【図２】アルゴンガスのガス圧力と、タングステン薄膜
の内部応力との関係を示す図である。
の内部応力との関係を示す図である。
１ シリコン基板 ２ ゲート酸化膜（酸化膜） ３ タングステン薄膜 ４ タングステン薄膜
Claims (5)
- 【請求項１】 スパッタ法によりアルゴンガスを用いて
タングステン薄膜を形成する工程を含む半導体装置の製
造方法であって、 前記アルゴンガスのガス圧を１５〜２０〔ｍTorr〕を境
にして前後する値に交互に設定し、各ガス圧ごとに所定
の膜厚を有するタングステン薄膜を少なくとも２層以上
積層することを特徴とする半導体装置の製造方法。 - 【請求項２】 各タングステン薄膜の膜厚を１５０〔ｎ
ｍ〕以下にしたことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 膜厚１００〔ｎｍ〕以下の酸化膜上にタ
ングステン薄膜を形成することを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。 - 【請求項４】 ガス圧力を１５〔ｍTorr〕以上に設定
し、１層目のタングステン薄膜を形成することを特徴と
する請求項３記載の半導体装置の製造方法。 - 【請求項５】 １層目のタングステン薄膜の膜厚を１０
０〔ｎｍ〕以下としたことを特徴とする請求項３または
４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734192A JPH05326445A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734192A JPH05326445A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326445A true JPH05326445A (ja) | 1993-12-10 |
Family
ID=14957530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12734192A Pending JPH05326445A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326445A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332259A (ja) * | 1999-03-17 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US20080202919A1 (en) * | 2007-02-22 | 2008-08-28 | Jeon Geon Han | Apparatus And Method For Manufacturing Stress-Free Flexible Printed Circuit Board |
| WO2009025118A1 (ja) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | 圧電共振子及びその製造方法 |
| US20130126883A1 (en) * | 1999-06-22 | 2013-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring Material, Semiconductor Device Provided with a Wiring Using the Wiring Material and Method of Manufacturing Thereof |
| US9051211B2 (en) * | 2004-04-27 | 2015-06-09 | Ppg Industries Ohio, Inc. | Effects of methods of manufacturing sputtering targets on characteristics of coatings |
-
1992
- 1992-05-20 JP JP12734192A patent/JPH05326445A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332259A (ja) * | 1999-03-17 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
| US20130126883A1 (en) * | 1999-06-22 | 2013-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring Material, Semiconductor Device Provided with a Wiring Using the Wiring Material and Method of Manufacturing Thereof |
| US9660159B2 (en) * | 1999-06-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US8963250B2 (en) | 2000-11-22 | 2015-02-24 | Renesas Electronics Corporation | Semiconductor device including a film for applying stress to a channel formation region to increase current flow |
| US9412669B2 (en) | 2000-11-22 | 2016-08-09 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| JP2008288606A (ja) * | 2000-11-22 | 2008-11-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US9978869B2 (en) | 2000-11-22 | 2018-05-22 | Renesas Electronics Corporation | P-channel transistor having an increased channel mobility due to a compressive stress-inducing gate electrode |
| US7705402B2 (en) | 2000-11-22 | 2010-04-27 | Renesas Technology Corp. | Semiconductor device including a nitride containing film to generate stress for improving current driving capacity of a field effect transistor |
| JP4597479B2 (ja) * | 2000-11-22 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2012124507A (ja) * | 2000-11-22 | 2012-06-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US7414293B2 (en) | 2000-11-22 | 2008-08-19 | Renesas Technology Corp. | Structure and method of applying localized stresses to the channels of PFET and NFET transistors for improved performance |
| US7411253B2 (en) | 2000-11-22 | 2008-08-12 | Renesas Technology Corp. | CMOS transistors using gate electrodes to increase channel mobilities by inducing localized channel stress |
| US9051211B2 (en) * | 2004-04-27 | 2015-06-09 | Ppg Industries Ohio, Inc. | Effects of methods of manufacturing sputtering targets on characteristics of coatings |
| US20080202919A1 (en) * | 2007-02-22 | 2008-08-28 | Jeon Geon Han | Apparatus And Method For Manufacturing Stress-Free Flexible Printed Circuit Board |
| US8354009B2 (en) * | 2007-02-22 | 2013-01-15 | Sungkyunkwan University Foundation For Corporate Collaboration | Apparatus and method for manufacturing stress-free flexible printed circuit board |
| WO2009025118A1 (ja) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | 圧電共振子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03119727A (ja) | 半導体装置及びその製造方法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JP3635843B2 (ja) | 膜積層構造及びその形成方法 | |
| JPH05326445A (ja) | 半導体装置の製造方法 | |
| JP3316027B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH02138750A (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH029450B2 (ja) | ||
| JPH05343613A (ja) | 集積回路装置 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| KR100576448B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JP3586971B2 (ja) | 半導体装置の製造方法 | |
| JPH04125958A (ja) | 薄膜キャパシタ | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPH07321202A (ja) | 多層配線の形成方法 |