JP4415528B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4415528B2 JP4415528B2 JP2002131069A JP2002131069A JP4415528B2 JP 4415528 B2 JP4415528 B2 JP 4415528B2 JP 2002131069 A JP2002131069 A JP 2002131069A JP 2002131069 A JP2002131069 A JP 2002131069A JP 4415528 B2 JP4415528 B2 JP 4415528B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- film
- thickness
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は主に半導体装置の製造方法及び半導体装置に係り、ゲート絶縁膜に高誘電率材料を用いた半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、SiO2より誘電率の高い絶縁体材料を用いることが考えれらている。例えば、高誘電率材料の候補としては，酸化ジルコニウム等がExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号7.18 (164ページから165ページ)で検討されている。
【０００３】
【発明が解決しようとする課題】
しかし、CVD (Chemical Vapor Deposition)により形成された酸化ジルコニウム膜等には、炭素不純物が取り込まれてしまう問題があり、ジルコニウム原子等の原子数の2倍を超える酸素原子が取り込まれてしまう問題がある。また、余剰酸素がゲート絶縁膜に取り込まれてしまうことにより、信頼性の高い半導体デバイスが安定して製造できない恐れがある。 そこで、本発明の第一の目的は、信頼性の高い半導体装置の製造方法を提供することにある。または、本発明の第二の目的は、歩留りの高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
発明者らは、酸化ジルコニウム膜や酸化ハフニウム膜に含まれる炭素不純物と余剰酸素の含有量を低減する手段を得るために鋭意研究を行った結果、本願発明の課題は例えば、下記の形態をとることにより解決されることを見出した。
（１）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して３００℃以上７５０℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０７倍以上である。
（２）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して２５０℃以上６００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０４倍以上である。
（３）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して２００℃以上５００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０９倍以上であること。
（４）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して１５０℃以上４００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０５倍以上であること。
【０００６】
例えば、半導体装置の微細化にともない、トランジスタにおけるゲートの長さが0.15μｍ、ゲート絶縁膜の膜厚は、SiO2を用いた場合、２ nm以下にまで薄くすることが要求されている。しかし、絶縁膜の厚さがこれほどまで薄くなるとトンネル電流が無視できないほど大きくなる。本発明を用いることにより、SiO2より誘電率の高い絶縁体材料を用いて、誘電特性を保ちつつ，物理的膜厚を厚くした信頼性の高い絶縁膜を形成することができ、高性能の半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。なお、本発明は、以下の実施例の形態に限られるものではなく、他の形態に適用してもよいことは言うまでもない。
まず、本発明における第一の実施例である半導体装置とその製造方法を図１(a)〜(d)に示す。本実施例では、まず、図１(a)に示すように、シリコン基板１の上に素子分離膜２、酸化ハフニウムまたは酸化ジルコニウムを主構成材料とするゲート絶縁膜３を形成する。ゲート絶縁膜３を形成する方法としては、Cを含む材料ガスを用いて形成する。例えばテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ハフニウムやテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ジルコニウムを原料として用いたCVD法を用いる。ゲート絶縁膜形成温度は、例えば、350-490℃で形成する。次に図１(b)に示すように、例えばチタンまたはアルミニウムからなる導電性膜４をスパッタ法等により形成する。この後、熱処理を実施してゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収する。次に、導電性膜４を除去し、図１(c)に示すように、例えば多結晶シリコンまたはコバルトシリサイドからなるゲート電極５を形成する。ゲート電極５の形成方法は、ゲート電極５が多結晶シリコンからなる場合にはCVD法を用い、ゲート電極がコバルトシリサイドからなる場合には、CVD法で形成した多結晶シリコンの上にコバルト膜をスパッタにより形成し、熱処理を施すという方法を用いる。この後、図１(d)に示すように、ゲート電極５とゲート絶縁膜３をエッチングしてゲート構造を形成し、さらに絶縁膜６、７、８で被覆する。図には示さないが、この後、不純物を基板１に打込んで拡散層を形成し、上層に多層配線を形成することによって、半導体装置を製造する。なお、工程上効率的である場合は、導電性膜４を形成した後、一旦温度を低下（室温等）し、その後熱処理を行うように段階を区別するようにしても良い。
【０００８】
これにより、ゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収し、炭素不純物と余剰酸素の少ないゲート絶縁膜を形成できることである。
【０００９】
ゲート絶縁膜３中に含まれる炭素不純物或いは余剰酸素は、前記のようにして低減することが好ましいが、これに限るわけではない。炭素不純物などをコントロールした半導体装置にすることにより、以下の新たな特徴とを有する。
例えば、基板上に形成された誘電率の高い材料を有するゲート絶縁膜３中の炭素濃度を0.1at％以下にしたゲート絶縁膜を形成し、その上にゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、基板とゲート絶縁膜との間に形成される界面層（誘電率が前記ゲート絶縁膜より低い層）が厚く形成されることを抑制できる。または、効果は前記程ではないが、製造上の都合などにより、0.3at％以下程度にすることも考えられる。濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１０】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を1.0at%以下、好ましくは、0.3at%以下にすることが好ましい。
【００１１】
例えば、図１３にゲート絶縁膜の炭素濃度と界面層の厚さの関係を示す。このよういゲート絶縁膜中の炭素濃度の低下によって、界面層を薄くすることができる。このように、所望の界面層厚さに応じて、濃度を調整することができる。また、同様に、図１４にゲート絶縁膜の余剰酸素濃度と界面層の厚さとの関係を示す。炭素濃度と同様の傾向を示すことが分かる。
【００１２】
または、基板とゲート絶縁膜３との間に0.3nm以下の界面層を備えるように形成することが好ましい。これにより、トランジスタのスイッチング性能を向上させることができ、信頼性の高い高速動作できる半導体装置を提供できる。なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の界面層が存在しても良い。または、効果は前記程ではないが、製造上の都合などにより、0.6nm以下程度にすることも考えられる。例えば、界面層としては酸化ハフニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のチタンを含有する材料、 酸化ジルコニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のチタンを含有する材料、 酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のアルミニウムを含有する材料、 酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のアルミニウムを含有する材料、を主構成材料とするものが形成されることが考えられる。
【００１３】
なお、ここで、例えばExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号5.1 (80ページから85ページ)に記述されているように、EOT（Equivalent Oxide Thickness）の値によって半導体装置の性能仕様が示される。EOTとは、ゲート絶縁膜がSiO2である場合に換算した膜厚のことである。前記の文献に記載されているように、EOTは既に１ｎｍ以下にまで小さくなっている。今後微細化傾向がさらに進んだ場合、EOTを0.6ｎｍ以下にするためには、前記の界面層の厚さは0.6ｎｍ以下程度にすることが考えられる。
【００１４】
または、炭素濃度を0.6at％以下にしたゲート絶縁膜３と、その上に形成されたゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、半導体装置の歩留まりを向上させることができる。特に、隣接するゲート電極の膜応力がある上にＣＭＰ等により応力が加わった際にゲート絶縁膜がはがれる等の損傷を効果的に抑制できるので、信頼性の高い半導体装置を提供することができる。または、効果は前記程ではないが、製造上の都合などにより、1.0at％以下程度にすることも考えられる。なお、濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１５】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を3.0at%以下、好ましくは、1.8at%以下にすることが好ましい。
【００１６】
例として、炭素濃度のはく離強度への影響を分子動力学により解析した結果を図１１に示す。炭素濃度が低減されることで、はく離強度が増加することがわかる。
また、酸素のはく離強度への影響を同様に解析した結果を図１２に示す。酸素濃度が低減されることで、はく離強度が増加することがわかる。
【００１７】
または、各層の積層方向に見た場合に、ゲート絶縁膜３のゲート電極５側の界面を形成する一の結晶の最もゲート電極５側の第一位置とゲート電極から離れた側に位置する第二の位置との距離が1.0nm以下に形成されたものを有することが好ましい。ゲート絶縁膜３はCVDで堆積した状態では、ゲート電極５側の界面は、複数の結晶粒が並んでおり、粒界溝が形成されており、凹凸のある状態になっていることがある。ゲート電極５はその上に形成されている。しかし前記のように形成することにより、このような、結晶粒に基づく凹凸、減少して平らな界面を形成することにより、拡散を抑制してゲート絶縁膜３とゲート電極５との間に導電性の低い界面層が形成されることを抑制できる。一例として、CMPなどの方法をとることが考えられる。
【００１８】
なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。また、より好ましくは前記の凹凸界面を形成する一の結晶粒における高さの差（粒界溝の溝深さと呼ぶ）を0.5nm以下程度にする。
また、別の観点からは、前記差界面を形成する結晶粒の高さの差を1.0nm以下、好ましくは0.5nm以下とすることも考えられる。
【００１９】
ゲート絶縁膜の凹凸が前記程度小さいとそれより大きいよりも界面層の形成抑制に効果があることを見出した。図１７にゲート絶縁膜の溝深さと界面層の形成の関係を示す。溝深さを低減して凹凸の少ないゲート絶縁膜を形成することにより、界面層形成を抑制することができる。また、図１５及び図１６に示すように、前述のゲート絶縁膜の炭素或いは余剰酸素濃度を低下させることにより、前記溝深さを低減する効果がある。
【００２０】
図１８にゲート絶縁膜３に形成された凹凸のある界面状態を示す。同図は、窒素中で700℃で5分の熱処理を行った後のHfO2膜の表面状態（断面透過電子顕微鏡図）を示す。シリコン基板から遠い距離に位置するHfO2膜と前記位置より近い距離に位置するHfO2膜の差の大きい粒界溝が界面に形成されている。これに対して、前記のようにすることにより、ゲート電極５側のゲート絶縁膜３界面の凹凸を平坦化することができることになる。
【００２１】
以下に導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図２に示す。横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.07倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図２は、熱処理温度が400℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.07近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.07倍以上であることが好ましいといえる。また、図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２２】
次に、導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図３に示す。この場合にも、横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.04倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図３は、熱処理温度が350℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.04近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.04倍以上であることが好ましいといえる。また、図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２３】
導電性膜４としてチタン膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図４に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図４より、熱処理温度が300℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図４は、チタン膜の厚さが酸化ハフニウム膜の厚さの0.1倍である場合の結果であるが、他の膜厚でもこれと同様に300℃近傍で急激に変化する傾向を示したので、熱処理温度は300℃以上であることが好ましいといえる。また、図４より、熱処理温度が750℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は750℃以下であることが好ましい。
【００２４】
導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図５に示す。図４と同様に、図５の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図５より、熱処理温度が250℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図５は、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.06倍である場合の結果であるが、他の膜厚でもこれと同様に250℃近傍で急激に変化する傾向を示したので、熱処理温度は250℃以上であることが好ましいといえる。また、図５より、熱処理温度が600℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は600℃以下であることが好ましい。
【００２５】
ここまでは、導電性膜４がチタン膜である場合の効果を示してきたが、以下では、導電性膜４がアルミニウム膜である場合の効果を示す。導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図６に示す。横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.09倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図６は、熱処理温度が300℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.09近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.09倍以上であることが好ましいといえる。また、図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２６】
次に、導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図７に示す。この場合にも、横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.05倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図７は、熱処理温度が250℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.05近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.05倍以上であることが好ましいといえる。また、図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２７】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図８に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図８より、熱処理温度が200℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図８は、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.11倍である場合の結果であるが、他の膜厚でもこれと同様に200℃近傍で急激に変化する傾向を示したので、熱処理温度は200℃以上であることが好ましいといえる。また、図８より、熱処理温度が500℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は500℃以下であることが好ましい。
【００２８】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図９に示す。図８と同様に、図９の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図９より、熱処理温度が150℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図９は、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.07倍である場合の結果であるが、他の膜厚でもこれと同様に150℃近傍で急激に変化する傾向を示したので、熱処理温度は150℃以上であることが好ましいといえる。また、図９より、熱処理温度が400℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は400℃以下であることが好ましい。
本発明における第二の実施例である半導体装置の製造方法を図１０(a) 〜図１０(d)に示す。本実施例の第一の実施例との主な違いは、熱処理後に導電性膜４を除去する際に、すべてを除去してしまうのではなく、上部のある厚さだけ除去し、下部は残しておくという点である。このようにすることにより、効率的に半導体装置を形成することができる。
【００２９】
なお、上記に述べた、図１１〜１７を用いて説明した事項については、ゲート絶縁膜として酸化ハフニウムの用いた場合を記載したが、酸化ジルコニウムを用いても同様の傾向を示すと考えられるため、図は省略した。
【００３０】
また、図１９に前記実施例の形態を適応するデバイスの主要部断面図をしめす。素子分離領域が形成された半導体基板にゲート絶縁膜３を介してゲート電極５が形成され、ゲート電極５に対応したソース及びドレイン領域が基板に形成されている。ソース或いはドレイン領域に連絡するプラグ１１が形成され、プラグ１１に連絡する配線１２が形成されている。
【００３１】
【発明の効果】
本発明によれば、信頼性の高い半導体装置を提供できる。また、歩留りの高い半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明における第一の実施例である半導体装置の製造方法を説明するための断面図である。
【図２】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図３】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図４】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図５】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図６】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図７】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図８】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図９】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図１０】本発明における第二の実施例である半導体装置の製造方法を説明するための断面図である。
【図１１】ゲート絶縁膜のはく離強度の炭素濃度依存性を説明するためのグラフである。
【図１２】ゲート絶縁膜のはく離強度の余剰酸素濃度依存性を説明するためのグラフである。
【図１３】ゲート電極膜の界面層厚さの炭素濃度依存性を説明するためのグラフである。
【図１４】ゲート電極膜の界面層厚さの余剰酸素濃度依存性を説明するためのグラフである。
【図１５】ゲート電極膜の界面における粒界溝深さの炭素濃度依存性を説明するためのグラフである。
【図１６】ゲート電極膜の界面における粒界溝深さの余剰酸素濃度依存性を説明するためのグラフである。
【図１７】ゲート電極膜の界面における溝深さの界面層厚さ依存性を説明するためのグラフである。
【図１８】ゲート絶縁膜の表面状態を説明するための図である。
【図１９】本発明の実施例を用いたデバイスの主要部断面図を示す図である。
【符号の説明】
１…シリコン基板、２…素子分離膜、３…ゲート絶縁膜、４…導電性膜、５…ゲート電極、６、７、８…絶縁膜
【発明の属する技術分野】
本発明は主に半導体装置の製造方法及び半導体装置に係り、ゲート絶縁膜に高誘電率材料を用いた半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、SiO2より誘電率の高い絶縁体材料を用いることが考えれらている。例えば、高誘電率材料の候補としては，酸化ジルコニウム等がExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号7.18 (164ページから165ページ)で検討されている。
【０００３】
【発明が解決しようとする課題】
しかし、CVD (Chemical Vapor Deposition)により形成された酸化ジルコニウム膜等には、炭素不純物が取り込まれてしまう問題があり、ジルコニウム原子等の原子数の2倍を超える酸素原子が取り込まれてしまう問題がある。また、余剰酸素がゲート絶縁膜に取り込まれてしまうことにより、信頼性の高い半導体デバイスが安定して製造できない恐れがある。 そこで、本発明の第一の目的は、信頼性の高い半導体装置の製造方法を提供することにある。または、本発明の第二の目的は、歩留りの高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
発明者らは、酸化ジルコニウム膜や酸化ハフニウム膜に含まれる炭素不純物と余剰酸素の含有量を低減する手段を得るために鋭意研究を行った結果、本願発明の課題は例えば、下記の形態をとることにより解決されることを見出した。
（１）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して３００℃以上７５０℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０７倍以上である。
（２）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して２５０℃以上６００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０４倍以上である。
（３）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して２００℃以上５００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０９倍以上であること。
（４）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して１５０℃以上４００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０５倍以上であること。
【０００６】
例えば、半導体装置の微細化にともない、トランジスタにおけるゲートの長さが0.15μｍ、ゲート絶縁膜の膜厚は、SiO2を用いた場合、２ nm以下にまで薄くすることが要求されている。しかし、絶縁膜の厚さがこれほどまで薄くなるとトンネル電流が無視できないほど大きくなる。本発明を用いることにより、SiO2より誘電率の高い絶縁体材料を用いて、誘電特性を保ちつつ，物理的膜厚を厚くした信頼性の高い絶縁膜を形成することができ、高性能の半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。なお、本発明は、以下の実施例の形態に限られるものではなく、他の形態に適用してもよいことは言うまでもない。
まず、本発明における第一の実施例である半導体装置とその製造方法を図１(a)〜(d)に示す。本実施例では、まず、図１(a)に示すように、シリコン基板１の上に素子分離膜２、酸化ハフニウムまたは酸化ジルコニウムを主構成材料とするゲート絶縁膜３を形成する。ゲート絶縁膜３を形成する方法としては、Cを含む材料ガスを用いて形成する。例えばテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ハフニウムやテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ジルコニウムを原料として用いたCVD法を用いる。ゲート絶縁膜形成温度は、例えば、350-490℃で形成する。次に図１(b)に示すように、例えばチタンまたはアルミニウムからなる導電性膜４をスパッタ法等により形成する。この後、熱処理を実施してゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収する。次に、導電性膜４を除去し、図１(c)に示すように、例えば多結晶シリコンまたはコバルトシリサイドからなるゲート電極５を形成する。ゲート電極５の形成方法は、ゲート電極５が多結晶シリコンからなる場合にはCVD法を用い、ゲート電極がコバルトシリサイドからなる場合には、CVD法で形成した多結晶シリコンの上にコバルト膜をスパッタにより形成し、熱処理を施すという方法を用いる。この後、図１(d)に示すように、ゲート電極５とゲート絶縁膜３をエッチングしてゲート構造を形成し、さらに絶縁膜６、７、８で被覆する。図には示さないが、この後、不純物を基板１に打込んで拡散層を形成し、上層に多層配線を形成することによって、半導体装置を製造する。なお、工程上効率的である場合は、導電性膜４を形成した後、一旦温度を低下（室温等）し、その後熱処理を行うように段階を区別するようにしても良い。
【０００８】
これにより、ゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収し、炭素不純物と余剰酸素の少ないゲート絶縁膜を形成できることである。
【０００９】
ゲート絶縁膜３中に含まれる炭素不純物或いは余剰酸素は、前記のようにして低減することが好ましいが、これに限るわけではない。炭素不純物などをコントロールした半導体装置にすることにより、以下の新たな特徴とを有する。
例えば、基板上に形成された誘電率の高い材料を有するゲート絶縁膜３中の炭素濃度を0.1at％以下にしたゲート絶縁膜を形成し、その上にゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、基板とゲート絶縁膜との間に形成される界面層（誘電率が前記ゲート絶縁膜より低い層）が厚く形成されることを抑制できる。または、効果は前記程ではないが、製造上の都合などにより、0.3at％以下程度にすることも考えられる。濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１０】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を1.0at%以下、好ましくは、0.3at%以下にすることが好ましい。
【００１１】
例えば、図１３にゲート絶縁膜の炭素濃度と界面層の厚さの関係を示す。このよういゲート絶縁膜中の炭素濃度の低下によって、界面層を薄くすることができる。このように、所望の界面層厚さに応じて、濃度を調整することができる。また、同様に、図１４にゲート絶縁膜の余剰酸素濃度と界面層の厚さとの関係を示す。炭素濃度と同様の傾向を示すことが分かる。
【００１２】
または、基板とゲート絶縁膜３との間に0.3nm以下の界面層を備えるように形成することが好ましい。これにより、トランジスタのスイッチング性能を向上させることができ、信頼性の高い高速動作できる半導体装置を提供できる。なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の界面層が存在しても良い。または、効果は前記程ではないが、製造上の都合などにより、0.6nm以下程度にすることも考えられる。例えば、界面層としては酸化ハフニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のチタンを含有する材料、 酸化ジルコニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のチタンを含有する材料、 酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のアルミニウムを含有する材料、 酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のアルミニウムを含有する材料、を主構成材料とするものが形成されることが考えられる。
【００１３】
なお、ここで、例えばExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号5.1 (80ページから85ページ)に記述されているように、EOT（Equivalent Oxide Thickness）の値によって半導体装置の性能仕様が示される。EOTとは、ゲート絶縁膜がSiO2である場合に換算した膜厚のことである。前記の文献に記載されているように、EOTは既に１ｎｍ以下にまで小さくなっている。今後微細化傾向がさらに進んだ場合、EOTを0.6ｎｍ以下にするためには、前記の界面層の厚さは0.6ｎｍ以下程度にすることが考えられる。
【００１４】
または、炭素濃度を0.6at％以下にしたゲート絶縁膜３と、その上に形成されたゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、半導体装置の歩留まりを向上させることができる。特に、隣接するゲート電極の膜応力がある上にＣＭＰ等により応力が加わった際にゲート絶縁膜がはがれる等の損傷を効果的に抑制できるので、信頼性の高い半導体装置を提供することができる。または、効果は前記程ではないが、製造上の都合などにより、1.0at％以下程度にすることも考えられる。なお、濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１５】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を3.0at%以下、好ましくは、1.8at%以下にすることが好ましい。
【００１６】
例として、炭素濃度のはく離強度への影響を分子動力学により解析した結果を図１１に示す。炭素濃度が低減されることで、はく離強度が増加することがわかる。
また、酸素のはく離強度への影響を同様に解析した結果を図１２に示す。酸素濃度が低減されることで、はく離強度が増加することがわかる。
【００１７】
または、各層の積層方向に見た場合に、ゲート絶縁膜３のゲート電極５側の界面を形成する一の結晶の最もゲート電極５側の第一位置とゲート電極から離れた側に位置する第二の位置との距離が1.0nm以下に形成されたものを有することが好ましい。ゲート絶縁膜３はCVDで堆積した状態では、ゲート電極５側の界面は、複数の結晶粒が並んでおり、粒界溝が形成されており、凹凸のある状態になっていることがある。ゲート電極５はその上に形成されている。しかし前記のように形成することにより、このような、結晶粒に基づく凹凸、減少して平らな界面を形成することにより、拡散を抑制してゲート絶縁膜３とゲート電極５との間に導電性の低い界面層が形成されることを抑制できる。一例として、CMPなどの方法をとることが考えられる。
【００１８】
なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。また、より好ましくは前記の凹凸界面を形成する一の結晶粒における高さの差（粒界溝の溝深さと呼ぶ）を0.5nm以下程度にする。
また、別の観点からは、前記差界面を形成する結晶粒の高さの差を1.0nm以下、好ましくは0.5nm以下とすることも考えられる。
【００１９】
ゲート絶縁膜の凹凸が前記程度小さいとそれより大きいよりも界面層の形成抑制に効果があることを見出した。図１７にゲート絶縁膜の溝深さと界面層の形成の関係を示す。溝深さを低減して凹凸の少ないゲート絶縁膜を形成することにより、界面層形成を抑制することができる。また、図１５及び図１６に示すように、前述のゲート絶縁膜の炭素或いは余剰酸素濃度を低下させることにより、前記溝深さを低減する効果がある。
【００２０】
図１８にゲート絶縁膜３に形成された凹凸のある界面状態を示す。同図は、窒素中で700℃で5分の熱処理を行った後のHfO2膜の表面状態（断面透過電子顕微鏡図）を示す。シリコン基板から遠い距離に位置するHfO2膜と前記位置より近い距離に位置するHfO2膜の差の大きい粒界溝が界面に形成されている。これに対して、前記のようにすることにより、ゲート電極５側のゲート絶縁膜３界面の凹凸を平坦化することができることになる。
【００２１】
以下に導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図２に示す。横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.07倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図２は、熱処理温度が400℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.07近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.07倍以上であることが好ましいといえる。また、図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２２】
次に、導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図３に示す。この場合にも、横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.04倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図３は、熱処理温度が350℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.04近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.04倍以上であることが好ましいといえる。また、図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２３】
導電性膜４としてチタン膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図４に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図４より、熱処理温度が300℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図４は、チタン膜の厚さが酸化ハフニウム膜の厚さの0.1倍である場合の結果であるが、他の膜厚でもこれと同様に300℃近傍で急激に変化する傾向を示したので、熱処理温度は300℃以上であることが好ましいといえる。また、図４より、熱処理温度が750℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は750℃以下であることが好ましい。
【００２４】
導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図５に示す。図４と同様に、図５の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図５より、熱処理温度が250℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図５は、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.06倍である場合の結果であるが、他の膜厚でもこれと同様に250℃近傍で急激に変化する傾向を示したので、熱処理温度は250℃以上であることが好ましいといえる。また、図５より、熱処理温度が600℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は600℃以下であることが好ましい。
【００２５】
ここまでは、導電性膜４がチタン膜である場合の効果を示してきたが、以下では、導電性膜４がアルミニウム膜である場合の効果を示す。導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図６に示す。横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.09倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図６は、熱処理温度が300℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.09近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.09倍以上であることが好ましいといえる。また、図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２６】
次に、導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図７に示す。この場合にも、横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.05倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図７は、熱処理温度が250℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.05近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.05倍以上であることが好ましいといえる。また、図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２７】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図８に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図８より、熱処理温度が200℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図８は、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.11倍である場合の結果であるが、他の膜厚でもこれと同様に200℃近傍で急激に変化する傾向を示したので、熱処理温度は200℃以上であることが好ましいといえる。また、図８より、熱処理温度が500℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は500℃以下であることが好ましい。
【００２８】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図９に示す。図８と同様に、図９の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図９より、熱処理温度が150℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図９は、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.07倍である場合の結果であるが、他の膜厚でもこれと同様に150℃近傍で急激に変化する傾向を示したので、熱処理温度は150℃以上であることが好ましいといえる。また、図９より、熱処理温度が400℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は400℃以下であることが好ましい。
本発明における第二の実施例である半導体装置の製造方法を図１０(a) 〜図１０(d)に示す。本実施例の第一の実施例との主な違いは、熱処理後に導電性膜４を除去する際に、すべてを除去してしまうのではなく、上部のある厚さだけ除去し、下部は残しておくという点である。このようにすることにより、効率的に半導体装置を形成することができる。
【００２９】
なお、上記に述べた、図１１〜１７を用いて説明した事項については、ゲート絶縁膜として酸化ハフニウムの用いた場合を記載したが、酸化ジルコニウムを用いても同様の傾向を示すと考えられるため、図は省略した。
【００３０】
また、図１９に前記実施例の形態を適応するデバイスの主要部断面図をしめす。素子分離領域が形成された半導体基板にゲート絶縁膜３を介してゲート電極５が形成され、ゲート電極５に対応したソース及びドレイン領域が基板に形成されている。ソース或いはドレイン領域に連絡するプラグ１１が形成され、プラグ１１に連絡する配線１２が形成されている。
【００３１】
【発明の効果】
本発明によれば、信頼性の高い半導体装置を提供できる。また、歩留りの高い半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明における第一の実施例である半導体装置の製造方法を説明するための断面図である。
【図２】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図３】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図４】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図５】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図６】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図７】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図８】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図９】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図１０】本発明における第二の実施例である半導体装置の製造方法を説明するための断面図である。
【図１１】ゲート絶縁膜のはく離強度の炭素濃度依存性を説明するためのグラフである。
【図１２】ゲート絶縁膜のはく離強度の余剰酸素濃度依存性を説明するためのグラフである。
【図１３】ゲート電極膜の界面層厚さの炭素濃度依存性を説明するためのグラフである。
【図１４】ゲート電極膜の界面層厚さの余剰酸素濃度依存性を説明するためのグラフである。
【図１５】ゲート電極膜の界面における粒界溝深さの炭素濃度依存性を説明するためのグラフである。
【図１６】ゲート電極膜の界面における粒界溝深さの余剰酸素濃度依存性を説明するためのグラフである。
【図１７】ゲート電極膜の界面における溝深さの界面層厚さ依存性を説明するためのグラフである。
【図１８】ゲート絶縁膜の表面状態を説明するための図である。
【図１９】本発明の実施例を用いたデバイスの主要部断面図を示す図である。
【符号の説明】
１…シリコン基板、２…素子分離膜、３…ゲート絶縁膜、４…導電性膜、５…ゲート電極、６、７、８…絶縁膜
Claims (4)
- 半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して３００℃以上７５０℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０７倍以上であることを特徴とする半導体装置の製造方法。 - 半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して２５０℃以上６００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０４倍以上であることを特徴とする半導体装置の製造方法。 - 半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して２００℃以上５００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０９倍以上であることを特徴とする半導体装置の製造方法。 - 半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して１５０℃以上４００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０５倍以上であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131069A JP4415528B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131069A JP4415528B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324193A JP2003324193A (ja) | 2003-11-14 |
| JP4415528B2 true JP4415528B2 (ja) | 2010-02-17 |
Family
ID=29543846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002131069A Expired - Fee Related JP4415528B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4415528B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989902B2 (en) | 2009-06-18 | 2011-08-02 | International Business Machines Corporation | Scavenging metal stack for a high-k gate dielectric |
-
2002
- 2002-05-07 JP JP2002131069A patent/JP4415528B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003324193A (ja) | 2003-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120235118A1 (en) | Nitride gate dielectric for graphene mosfet | |
| JP2004253767A (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| KR20000052627A (ko) | 고 유전율 실리케이트 재료의 화학 기상 증착 방법 | |
| JPH0673367B2 (ja) | 半導体集積回路容量の製作方法 | |
| JP2005175476A (ja) | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 | |
| KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
| CN103403858A (zh) | 导电化合物上的大晶粒低电阻率钨 | |
| KR100687153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| US20110037128A1 (en) | Method and structure for improving uniformity of passive devices in metal gate technology | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2003008004A (ja) | 半導体装置及びその製造方法 | |
| US20140004679A1 (en) | Method of fabricating semiconductor device | |
| JP4415528B2 (ja) | 半導体装置の製造方法 | |
| JP5565804B2 (ja) | ゲートスタック形成方法 | |
| US6777296B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008514019A (ja) | 半導体デバイス及び同デバイスを形成する方法 | |
| US6624093B1 (en) | Method of producing high dielectric insulator for integrated circuit | |
| TW200913079A (en) | Method of processing a high-k dielectric for cet scaling | |
| JP2008053318A (ja) | 絶縁膜形成方法および半導体装置の製造方法 | |
| JP2006229044A (ja) | 半導体装置 | |
| US8748260B2 (en) | Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits | |
| KR20080061524A (ko) | 반도체 소자의 유전체막 형성 방법 | |
| JP3302917B2 (ja) | 半導体装置の製造方法 | |
| TW495900B (en) | Method to improve the quality of polysilicon/poly oxide interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |