JPH0425178A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタおよびその製造方法に関する
ものである。

〔従来の技術〕

薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、
半導体層と、ｎ型半導体からなるオーミックコンタクト
層と、ソース、ドレイン電極とを積層したもので、この
薄膜トランジスタとしては、従来第４図に示す構造のも
のが知られている。

この薄膜トランジスタは、ガラス等からなる基板１の上
にゲート電極２を形成し、このゲート電極２の上に、窒
化シリコン（Ｓｉ　Ｎ）からなるゲート絶縁膜３と、半
導体層４と、オーミックコンタクト層５と、ソース、ド
レイン電極６，７とを積層して構成されている。なお、
前記半導体層４は、ｉ型半導体、例えばｉ型のアモルフ
ァスやシリコンまたはポリ・シリコン（ｉ−８ｊ）がら
なっており、またオーミックコンタクト層５は、ｎ型半
導体、例えば燐（Ｐ）等のｎ型不純物をドープしたｎ型
のアモルファス・シリコンまたはポリ・シリコン（ｎ”
　−８ｊ　）からなっている。

ところで、前記薄膜トランジスタは、主にスイッチング
素子として使用されているが、この薄膜トランジスタに
良好なスイッチング動作を行なわせるには、この薄膜ト
ランジスタのＶＧ−ＩＤ特性を、ヒステリシス性の小さ
い特性とする必要がある。

このため、従来の薄膜トランジスタでは、そのゲート絶
縁膜３を、シリコン原子Ｓ１と窒素原子Ｎとの組成比Ｓ
ｊ／Ｎが化学量論比（Ｓｊ／Ｎ＝０．７５）に近い窒化
シリコンで形成して、Ｖ６ＩＤ特性のヒステリシス性を
小さくしている。

〔発明が解決しようとする課題〕

しかしながら、前記従来の薄膜トランジスタは、そのゲ
ート絶縁膜３を化学量論比に近い組成比の窒化シリコン
で形成しても、そのＶ。−ＩＤ特性がある程度のヒステ
リシス性をもってしまうという問題をもっていた。

すなわち、第５図は従来の薄膜トランジスタのＶｃ　　
Ｉｎ特性を示したもので、このＶ６−ＩＤ特性は、ゲー
ト絶縁膜３の膜厚が２０００人の薄膜ｌ・ランジスタに
ついて、ドレイン電圧ＶＤを１０Ｖ１ソース電圧ｖｓを
Ｏｖとし、ゲート電圧ＶＣを＋４０Ｖ〜−４０Ｖに変化
させてソース。

ドレイン電極６，７間に流れる電流値を測定した結果で
あり、従来の薄膜トランジスタのＶ。−１、特性は、こ
の測定条件において、ヒステリシス幅Ｗが約３ｖのヒス
テリシス性を示した。

本発明はこのような実情にかんがみてなされたものであ
って、その目的とするところは、ｖ６−ＩＤ特性のヒス
テリシス性を十分に小さくして良好なスイッチング動作
を行なわせることができる薄膜トランジスタを提供する
とともに、あわせてその製造方法を提供することにある
。

〔課題を解決するための手段〕

本発明の薄膜トランジスタは、ゲート電極と、ゲート絶
縁膜と、半導体層と、ｎ型半導体からなるオーミックコ
ンタクト層と、ソース、ドレイン電極とを積層した薄膜
トランジスタにおいで、前記半導体層に、微量のｎ型不
純物を拡散させたことを特徴とするものである。

また、本発明の薄膜トランジスタの製造法は、基板上に
ゲート電極を形成し、このゲート電極を形成した前記基
板上に、ゲート絶縁膜と、ｉ型半導体からなる半導体層
と、ｎ型半導体からなるオミックコンタクト層と、ソー
ス、ドレイン電極用金属膜とを順次堆積した後、加熱処
理により前記半導体層にその上のオーミックコンタクト
層に含まれているｎ型不純物を熱拡散させ、この加熱処
理後に前記ソース、ドレイン電極用金属膜とその下のオ
ーミックコンタクト層とをソース電極およびドレイン電
極の形状にパターニングすることを特徴とするものであ
る。

〔作用〕

すなわち、本発明の薄膜トランジスタは、その半導体層
に微量のｎ型不純物を拡散させることによって、Ｖｃ　
　ＩＤ特性のヒステリシス性を小さくしたものである。

また、本発明の薄膜ｊ・ランジスタの製造方法は、半導
体層としてｉ型半導体を堆積させ、その」二にｎ型半導
体からなるオーミックコンタクト層とソース、ドレイン
電極用金属膜とを順次堆積した後に、加熱処理によって
前記オーミックコンタクト層に含まれているｎ型不純物
をｉ型の半導体層に熱拡散させるものであり、前記ソー
ス、ドレイン電極用金属膜とその下のオーミックコンタ
クト層をソース、ドレイン電極の形状にパターニングす
る前に前記加熱処理を行なえば、前記半導体層のソース
、ドレイン電極の下の部分およびソース。

ドレイン電極間のチャンネル領域全域にオーミックコン
タクト層に含まれているｎ型不純物を拡散することがで
きるから、この製造方法によれば、前記本発明の薄膜ｌ
・ランジスタを容易に製造することができる。

〔実施例〕

以下、本発明の一実施例を第１図〜第４図を参照して説
明する。

第１図は本実施例の薄膜トランジスタの断面図である。

この薄膜トランジスタは、ガラス等からなる基板１］の
上に形成されたゲート電極１２と、このゲート電極１２
の上に形成されたゲート絶縁膜］３と、このゲート絶縁
膜１３の上に形成された）１′導体層１４と、この″Ｉ
４導体層１４の両側部の上にオーミックコンタクト層１
５を介して形成されたソース電極１６およびドレイン電
極１７とからなっている。なお、前記ゲート絶縁膜１３
は、シリコン原子Ｓｊ　と窒素原子Ｎとの組成比Ｓｊ／
Ｎが化学量論比に近い窒化シリコン（ＳｉＮ）で形成さ
れている。また、前記オーミックコンタクト層１５は、
ｎ型半導体、例えば燐（Ｐ）等のｎ型不純物をドープし
たｎ型のアモルファス・シリコンまたはポリ・シリコン
（ｎ＋−５ｊ　）で形成されており、前記半導体層］４
は、ｉ型のアモルファス・シリコンまたはポリ・シリコ
ン（ｉＳｉ）からなる１型半導体に、微量のｎ型不純物
を拡散させた、ｎ型の度合が極めて少ないｎ型シリコン
（ｎ−−３ｊ）層とされている。この半導体層１４に拡
散されたｎ型不純物は、前記オーミックコンタクト層（
ｎ型半導体層）１５に含まれているｎ型不純物（燐等）
であり、このｎ型不純物の拡散量は、半導体層１４がｌ
型半導体としての機能を失わない程度の極く僅かな量と
されている。

このように、半導体層１４に、そのチャンネル領域を含
む全域にわたって微量のｎ型不純物を拡散しているのは
、この薄膜トランジスタのＶＧ−１、特性をヒステリシ
ス性のない特性とするためてあり、半導体層１４に微量
のｎ型不純物を拡散すると、薄膜トランジスタの■６−
ＩＤ特性が、第３図に示すようなヒステリシス性のほと
んどない特性となる。

なお、第３図に示したＶ６−１．特性は、第５図に示し
た従来の薄膜トランジスタのｖ６−ＩＤ特性の測定と同
じ条件（ゲート絶縁膜１３の膜厚２０００人、ドレイン
電圧ＶＤ＝１０ｖ１ソース電圧Ｖ５−ＯＶ、ゲート電圧
Ｖ。＝＋４０Ｖ〜４０Ｖ）でソース、ドレイン電極１６
．１７間に流れる電流値を測定した値であり、前記実施
例の薄膜トランジスタのＶ、−Ｉゎ特性は、この測定条
件において、ヒステリシス幅Ｗが約０．５ｖの極く僅か
なヒステリシス性を示すだけである。

このように、半導体層１４に微量のｎ型不純物を拡散さ
せるとＶ。−■、特性のヒステリシス性が小さくなるの
は、ｉ型の半導体層１４にｎ型不純物を拡散させると、
この半導体層１４のバンドギャップが小さくなって、半
導体層１４のバンドギャップと、ゲート絶縁膜１３のバ
ンドギャップとの差（バリアハイド）が大きくなり、そ
のため、半導体層１４とゲート絶縁膜１３との間の電荷
の注入効果がほとんどなくなって、ヒステリシス性が小
さくなるためと考えられる。

第２図は前記薄膜トランジスタの製造方法を工程順に示
しており、この薄膜トランジスタは次のような工程で製
造される。

まず、第２図（ａ）示すように、基板１１−上にクロム
（Ｃｒ　）等の金属膜を堆積し、この金属膜をパターニ
ングしてゲート電極１２を形成した後、前記基板１１−
上に、窒化シリコンからなるゲート絶縁膜１３を堆積さ
せ、さらにその上に、ｌ型半導体からなる半導体層１４
と、ｎ型半導体からなるオーミックコンタクト層１５と
、ソース、ドレイン電極１６．１７となるクロム等のソ
ース、ドレイン電極用金属膜Ａとを順次堆積する。

次に、第２図（ｂ）に示すように、前記ゲート絶縁膜１
３と半導体層１４とオーミックコンタクト層１５とソー
ス、ドレイン電極用金属膜Ａとの積層膜を、フォトリン
グラフィ法によりトランジスタ素子形状にパターニング
する。

次に、第２図（ｃ）に示すように、基板１１全体を前記
半導体層１４およびオーミックコンタクト層１５の堆積
温度より高い温度で加熱処理し、前記半導体層］４にそ
の」二のオーミックコンタクト層（ｎ型半導体層）１５
に含まれているｎ型不純物を熱拡散する。この加熱処理
における加熱温度は、オーミックコンタクト層１５から
半導体層１４へのｎ型不純物の拡散が極く僅かに生じる
程度に制御して行なう。このように、半導体層１４に微
量のｎ型不純物を拡散させると、この半導体装置 層１４が、図に点模様を施して示すように、ｎ型の度合
が極めて少ないｎ型半導体となる。この場合、前記ソー
ス、ドレイン電極用金属膜Ａとその下のオーミックコン
タクト層１５は、その外形をトランジスタ素子形状にパ
ターニングされているだけで半導体層１４の表面全域に
残されているため、半導体層］４には、ソース、ドレイ
ン電極１６．１７の下の部分およびソース、ドレイン電
極１６．１７間のチャンネル領域を含む全域にわたって
ｎ型不純物が拡散される。

この後は、第２図（ｄ）に示すように、ソース。

ドレイン電極用金属膜Ａとその下のオーミックコンタク
ト層］５をフォトリソグラフィ法によりパターニングし
てソース、ドレイン電極１６．１７を形成し、薄膜トラ
ンジスタを完成する。

すなわち、前記実施例の薄膜トランジスタは、その半導
体層１４に微量のｎ型不純物を拡散させることによって
、ＶＧ−ＩＤ特性のヒステリシス性を小さくしたもので
あり、この薄膜トランジスタによれば、Ｖ６−ＩＤ特性
のヒステリシス性を十分に小さくして良好なスイッチン
グ動作を行なわぜることかできる。

また、前記実施例の薄膜トランジスタの製造方法は、半
導体層１４としてｉ型半導体を堆積させ、その上にｎ型
半導体からなるオーミックコンタクト層１５とソース、
ドレイン電極用金属膜Ａとを順次堆積した後に、加熱処
理によって前記オーミックコンタクト層１５に含まれて
いるｎ型不純物をｉ型の半導体層１４に熱拡散させるも
のであり、前記ソース、ドレイン電極用金属膜Ａとその
下のオーミックコンタクト層１５をソース、ドレイン電
極１６．１７の形状にパターニングする前に前記加熱処
理を行なえば、前記半導体層１４のソース、ドレイン電
極１．６．１７の下の部分およびソース、ドレイン電極
１６．１７間のチャンネル領域全域にオーミックコンタ
クト層１５に含まれているｎ型不純物を拡散することが
できるから、この製造方法によれば、前記薄膜トランジ
スタを容易に製造することができる。

〔発明の効果〕

本発明の薄膜トランジスタは、その半導体層に微量のｎ
型不純物を拡散させるたちのであるから、ｖ６−ＩＤ特
性のヒステリシス性を十分に小さくして良好なスイッチ
ング動作を行なわせることができる。

また、本発明の薄膜トランジスタの製造方法は、半導体
層としてｉ型半導体を堆積させ、その上にｎ型半導体か
らなるオーミックコンタクト層とソース　ドレイン電極
用金属膜とを順次堆積した後に、加熱処理によって前記
オーミックコンタクト層に含まれているｎ型不純物をｉ
型の半導体層に熱拡散させるものであるから、前記本発
明の薄膜トランジスタを容易に製造することができる。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例を示したもので、第
１図は薄膜トランジスタナソ号の断面図、第２図は薄膜
トランジスタナソ呼の製造工程図、第３図は薄膜トラン
ジスタのＶＧ−ＩＤ特性図である。第４図および第５図
は従来の薄膜トランジスタの断面図およびそのＶ６−Ｉ
。特性図である。 １１・・・基板、］２・・・ゲート電極、］３・・・ゲ
ート絶縁膜、］４・・・半導体層、１５・・・オーミッ
クコンタクト層、１６・・・ソース電極、１７・・・ド
レイン電極、Ａ・・・ソース、ドレイン電極用金属膜。

Claims (2)

【特許請求の範囲】
1. （１）ゲート電極と、ゲート絶縁膜と、半導体層と、ｎ
   型半導体からなるオーミックコンタクト層と、ソース、
   ドレイン電極とを積層した薄膜トランジスタにおいて、
   前記半導体層に、微量のｎ型不純物を拡散させたことを
   特徴とする薄膜トランジスタ。
2. （２）基板上にゲート電極を形成し、このゲート電極を
   形成した前記基板上に、ゲート絶縁膜と、ｉ型半導体か
   らなる半導体層と、ｎ型半導体からなるオーミックコン
   タクト層と、ソース、ドレイン電極用金属膜とを順次堆
   積した後、加熱処理により前記半導体層にその上のオー
   ミックコンタクト層に含まれているｎ型不純物を熱拡散
   させ、この加熱処理後に前記ソース、ドレイン電極用金
   属膜とその下のオーミックコンタクト層とをソース電極
   およびドレイン電極の形状にパターニングすることを特
   徴とする薄膜トランジスタの製造方法。