JP2785444B2 - 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 - Google Patents
半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置Info
- Publication number
- JP2785444B2 JP2785444B2 JP2127317A JP12731790A JP2785444B2 JP 2785444 B2 JP2785444 B2 JP 2785444B2 JP 2127317 A JP2127317 A JP 2127317A JP 12731790 A JP12731790 A JP 12731790A JP 2785444 B2 JP2785444 B2 JP 2785444B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- chip
- connection terminal
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は広範な電子機器に用いられる半導体装置およ
びその製造方法ならびに半導体装置を用いた電子回路装
置に関する。
びその製造方法ならびに半導体装置を用いた電子回路装
置に関する。
従来の技術 近年、電子機器の小型化や、高性能化，高機能化に対
する要求が増大するに伴い、半導体素子の高密度実装技
術の重要性が益々高まっている。
する要求が増大するに伴い、半導体素子の高密度実装技
術の重要性が益々高まっている。
このような中にあって、昨今半導体素子の高密度化を
指向した実装方法としてTAB方式やフリップチップ方式
による実装技術が多く使われるようになってきた。
指向した実装方法としてTAB方式やフリップチップ方式
による実装技術が多く使われるようになってきた。
一般に、TAB方式はポリイミドフィルムに設けたフィ
ンガー状の銅箔パターン（スズめっきした）と外部接続
端子に金バンプを設けた半導体ICチップを熱圧着してAu
−Snの共晶を形成することによって電気的に接続したも
のである。
ンガー状の銅箔パターン（スズめっきした）と外部接続
端子に金バンプを設けた半導体ICチップを熱圧着してAu
−Snの共晶を形成することによって電気的に接続したも
のである。
これに対して、フリップチップ法は第４図に示すよう
に、半導体ICチップ21のアルミからなる外部接続端子層
22にTAB法と同様に金やはんだによるバンプ（突起電極
層）23を形成して、この半導体ICチップ21をフェースダ
ウン方式により接続用の回路導体層24を設けた回路基板
25にはんだ26を用いてはんだリフロー法等によって直接
接続したものである。
に、半導体ICチップ21のアルミからなる外部接続端子層
22にTAB法と同様に金やはんだによるバンプ（突起電極
層）23を形成して、この半導体ICチップ21をフェースダ
ウン方式により接続用の回路導体層24を設けた回路基板
25にはんだ26を用いてはんだリフロー法等によって直接
接続したものである。
発明が解決しようとする課題 このような従来の半導体装置およびその製造方法で
は、前者のTAB方式はポリイミドフィルムに形成するイ
ンナーリード用のフィンガー状の銅箔パターンやアウタ
ーリード用の銅箔パターンのピッチ精度が得にくいこと
や、半導体ICチップ21の外部接続端子層22がチップの四
周の端部に沿って構成されなければならないため、接続
端子の数が増大する程チップサイズが大きくなり、高密
度実装化がはかりにくい課題がある。
は、前者のTAB方式はポリイミドフィルムに形成するイ
ンナーリード用のフィンガー状の銅箔パターンやアウタ
ーリード用の銅箔パターンのピッチ精度が得にくいこと
や、半導体ICチップ21の外部接続端子層22がチップの四
周の端部に沿って構成されなければならないため、接続
端子の数が増大する程チップサイズが大きくなり、高密
度実装化がはかりにくい課題がある。
また一方、後者のフリップチップ方式による実装方法
は、半導体ICチップ21の外部接続端子層22が半導体ICチ
ップ21上の任意の位置に構成できるので半導体の回路設
計の自由度が増大し、その外部接続端子層22と実装する
回路基板25の回路導体層24とが直接１対１で接続される
ので、回路の高密度化には好都合であるが、反面実装す
る回路基板25の材料は半導体ICチップ（シリコン）21と
同等の熱膨張係数を有さないと熱衝撃等による電気的接
続の信頼性が確保されにくく、したがってガラスエポキ
シ等の通常のプリント配線板を回路基板材料に使用する
フリップチップ方式では実装できないという課題があっ
た。
は、半導体ICチップ21の外部接続端子層22が半導体ICチ
ップ21上の任意の位置に構成できるので半導体の回路設
計の自由度が増大し、その外部接続端子層22と実装する
回路基板25の回路導体層24とが直接１対１で接続される
ので、回路の高密度化には好都合であるが、反面実装す
る回路基板25の材料は半導体ICチップ（シリコン）21と
同等の熱膨張係数を有さないと熱衝撃等による電気的接
続の信頼性が確保されにくく、したがってガラスエポキ
シ等の通常のプリント配線板を回路基板材料に使用する
フリップチップ方式では実装できないという課題があっ
た。
さらに、このフリップチップ方式はフェースダウン方
式により回路基板25に実装されるために実装状態で半導
体ICチップ21と回路基板25の隙間に耐湿性の樹脂を充填
することが極めて困難であり、半導体装置の信頼性、特
に耐湿性を確保することが難しいという課題を有してい
た。
式により回路基板25に実装されるために実装状態で半導
体ICチップ21と回路基板25の隙間に耐湿性の樹脂を充填
することが極めて困難であり、半導体装置の信頼性、特
に耐湿性を確保することが難しいという課題を有してい
た。
本発明は上記課題を解決するもので、一般的に最も広
く用いられているガラスエポキシ等の樹脂系のプリント
配線板に高密度に実装でき、かつ耐湿性や接続の信頼性
に優れた半導体装置およびその製造方法ならびに半導体
装置を用いた電子回路装置を提供することを目的として
いる。
く用いられているガラスエポキシ等の樹脂系のプリント
配線板に高密度に実装でき、かつ耐湿性や接続の信頼性
に優れた半導体装置およびその製造方法ならびに半導体
装置を用いた電子回路装置を提供することを目的として
いる。
課題を解決するための手段 本発明は上記目的を達成するために、凹部を有する硬
質性基板と、その凹部に、表面が同一面になるように埋
め込まれた表面所定部に少なくとも外部接続端子層を設
けた半導体ICチップと、その半導体ICチップの表面およ
び硬質性基板の表面に形成された外部接続端子層に開口
部を有する絶縁樹脂層と、開口部の外部接続端子層を含
む絶縁樹脂層上にパターン形成された回路導体層と、そ
の回路導体層上に形成された所定部に開口部を有する絶
縁性のソルダーレジスト層と、そのソルダーレジスト層
の開口部の回路導体層に形成された突起状の外部電極層
とを有する構成よりなる。
質性基板と、その凹部に、表面が同一面になるように埋
め込まれた表面所定部に少なくとも外部接続端子層を設
けた半導体ICチップと、その半導体ICチップの表面およ
び硬質性基板の表面に形成された外部接続端子層に開口
部を有する絶縁樹脂層と、開口部の外部接続端子層を含
む絶縁樹脂層上にパターン形成された回路導体層と、そ
の回路導体層上に形成された所定部に開口部を有する絶
縁性のソルダーレジスト層と、そのソルダーレジスト層
の開口部の回路導体層に形成された突起状の外部電極層
とを有する構成よりなる。
作用 本発明は上記した構成により、半導体ICチップおよび
硬質性基板上に被覆された絶縁樹脂層上の任意の位置に
外部接続端子層を設けることができ、湿度の影響を受け
難くなるとともに、プリント配線板とはんだ層をはさん
で接続しても、熱衝撃による影響を受け難くなる。
硬質性基板上に被覆された絶縁樹脂層上の任意の位置に
外部接続端子層を設けることができ、湿度の影響を受け
難くなるとともに、プリント配線板とはんだ層をはさん
で接続しても、熱衝撃による影響を受け難くなる。
実施例 以下、本発明の一実施例について第１図，第２図およ
び第３図を参照しながら説明する。
び第３図を参照しながら説明する。
第１図において、１は半導体ICチップ、２は半導体IC
チップ１の外部接続端子層、３は硬質性基板、４は絶縁
樹脂層、５は回路導体層、６は絶縁性のソルダーレジス
ト層、７は突起状の外部電極層である。
チップ１の外部接続端子層、３は硬質性基板、４は絶縁
樹脂層、５は回路導体層、６は絶縁性のソルダーレジス
ト層、７は突起状の外部電極層である。
以上のように構成された半導体装置について以下その
製造方法の詳細を説明する。
製造方法の詳細を説明する。
本実施例では、先ず第２図に示すように硬質性基板３
のほぼ中央部に第１図の半導体ICチップ１とほぼ同一の
外形寸法を有する凹部3aを形成し、この凹部3aの中にす
でにダイシング加工により精度良く所定の寸法に切断加
工した半導体ICチップ１をはめ込み表面が硬質性基板３
の表面と同一面になるように接着剤等で固定した。
のほぼ中央部に第１図の半導体ICチップ１とほぼ同一の
外形寸法を有する凹部3aを形成し、この凹部3aの中にす
でにダイシング加工により精度良く所定の寸法に切断加
工した半導体ICチップ１をはめ込み表面が硬質性基板３
の表面と同一面になるように接着剤等で固定した。
この場合、半導体ICチップ１はその外部接続端子層２
を構成するためアルミニウム電極パッド部分に予めバリ
ヤー金属層としてクロム，チタン，ニッケル，パラジウ
ム等の金属層を真空蒸着法や無電解めっき法等によって
被覆したものや、これらのバリヤー金属層の表面に銅，
金等の金属をめっき法によって突起状に形成したもの、
さらにはパッド上にボールボンディング法によって金や
銅のバンプを直接形成したもの等いろいろな電極構造の
ものを使用した。
を構成するためアルミニウム電極パッド部分に予めバリ
ヤー金属層としてクロム，チタン，ニッケル，パラジウ
ム等の金属層を真空蒸着法や無電解めっき法等によって
被覆したものや、これらのバリヤー金属層の表面に銅，
金等の金属をめっき法によって突起状に形成したもの、
さらにはパッド上にボールボンディング法によって金や
銅のバンプを直接形成したもの等いろいろな電極構造の
ものを使用した。
また、この半導体ICチップ１に接する硬質性基板３は
目的に応じていろいろな材質のものを使用した。すなわ
ち熱放散性のよい半導体装置を作る場合には、アルミニ
ウムや銅，ニッケル等の金属を使用してエッチング法や
機械的切削法によりその中央部に半導体ICチップ１をは
めこむ凹部3aを設け、この凹部3aに熱伝導性に優れた接
着剤により半導体ICチップ１を固定した。
目的に応じていろいろな材質のものを使用した。すなわ
ち熱放散性のよい半導体装置を作る場合には、アルミニ
ウムや銅，ニッケル等の金属を使用してエッチング法や
機械的切削法によりその中央部に半導体ICチップ１をは
めこむ凹部3aを設け、この凹部3aに熱伝導性に優れた接
着剤により半導体ICチップ１を固定した。
さらに熱放散性を考慮しなくてもよい半導体装置の場
合には、高耐熱性を有する熱硬化性樹脂として例えばエ
ポキシ樹脂，トリアジン樹脂等を使用して機械的な切削
法によって部分的に凹部3aを備えた硬質性基板３を作る
か、高耐熱性を有する熱可望性樹脂として、例えばポリ
サルホン樹脂，ポリエーテルサルホン樹脂，ポリフェニ
レンサルファイド樹脂，ポリアミドイミド樹脂，ポリエ
ーテルイミド樹脂，ポリエーテルエーテルケトン樹脂，
ポリイミド樹脂，フッ素樹脂，液晶ポリエステル樹脂等
を使用し、射出成形法によって部分的に凹部3aを備えた
硬質性基板３を作った。
合には、高耐熱性を有する熱硬化性樹脂として例えばエ
ポキシ樹脂，トリアジン樹脂等を使用して機械的な切削
法によって部分的に凹部3aを備えた硬質性基板３を作る
か、高耐熱性を有する熱可望性樹脂として、例えばポリ
サルホン樹脂，ポリエーテルサルホン樹脂，ポリフェニ
レンサルファイド樹脂，ポリアミドイミド樹脂，ポリエ
ーテルイミド樹脂，ポリエーテルエーテルケトン樹脂，
ポリイミド樹脂，フッ素樹脂，液晶ポリエステル樹脂等
を使用し、射出成形法によって部分的に凹部3aを備えた
硬質性基板３を作った。
そして、これらの部分的に凹部3aを備えた硬質性基板
３に半導体ICチップ１を上向きにして凹部3aに接着した
後で、第１図に示すようにその表面全体に絶縁樹脂層４
をコーティングして硬化させ、半導体ICチップ１の外部
接続端子層２に相当した部分の絶縁樹脂層４を除去し
て、半導体ICチップ１のバリヤー金属層で覆われた外部
接続端子層２を露出させた。
３に半導体ICチップ１を上向きにして凹部3aに接着した
後で、第１図に示すようにその表面全体に絶縁樹脂層４
をコーティングして硬化させ、半導体ICチップ１の外部
接続端子層２に相当した部分の絶縁樹脂層４を除去し
て、半導体ICチップ１のバリヤー金属層で覆われた外部
接続端子層２を露出させた。
この場合、絶縁樹脂層４は高純度で感光性を有し、か
つ耐熱性と電気絶縁性に優れた樹脂が好ましく、本実施
例ではこの目的に合致した絶縁樹脂として感光性ポリイ
ミド樹脂やエポキシ樹脂，アクリル樹脂等を使用した。
つ耐熱性と電気絶縁性に優れた樹脂が好ましく、本実施
例ではこの目的に合致した絶縁樹脂として感光性ポリイ
ミド樹脂やエポキシ樹脂，アクリル樹脂等を使用した。
ついで、この絶縁樹脂層４の表面に真空蒸着法やイオ
ンプレーティング法、さらには無電解めっき法等によっ
て銅やニッケル金属からなる導電金属層を半導体ICチッ
プ１の外部接続端子層２を含む絶縁樹脂層４の全面に成
膜し、ついでフォトエッチング法等によって不要に導電
金属層を溶解除去し、所望とするパターン状に回路導体
層５を形成した後で、このパターン状の回路導体層５の
突起状の外部電極層を形成する部分以外に絶縁性のソル
ダーレジスト層６を被覆し、露出した回路導体層５に選
択的にに銅やニッケル等の金属層を厚付けし、突起状の
外部電極層７を形成して半導体装置を完成させた。
ンプレーティング法、さらには無電解めっき法等によっ
て銅やニッケル金属からなる導電金属層を半導体ICチッ
プ１の外部接続端子層２を含む絶縁樹脂層４の全面に成
膜し、ついでフォトエッチング法等によって不要に導電
金属層を溶解除去し、所望とするパターン状に回路導体
層５を形成した後で、このパターン状の回路導体層５の
突起状の外部電極層を形成する部分以外に絶縁性のソル
ダーレジスト層６を被覆し、露出した回路導体層５に選
択的にに銅やニッケル等の金属層を厚付けし、突起状の
外部電極層７を形成して半導体装置を完成させた。
この方法により得られた半導体装置は、その外部電極
層７をソルダーレジスト層６の任意の位置に構成するこ
とができるので、装置の小型化が可能であり、さらには
半導体ICチップ１の表面には絶縁性のソルダーレジスト
層６が被覆された構成になるので特に耐湿信頼性にすぐ
れた半導体装置が得られた。
層７をソルダーレジスト層６の任意の位置に構成するこ
とができるので、装置の小型化が可能であり、さらには
半導体ICチップ１の表面には絶縁性のソルダーレジスト
層６が被覆された構成になるので特に耐湿信頼性にすぐ
れた半導体装置が得られた。
また、この方法により得られた半導体装置の複数個を
プリント配線板に実装して電子回路装置を構成したもの
の要部断面図を第３図に示した。
プリント配線板に実装して電子回路装置を構成したもの
の要部断面図を第３図に示した。
第３図において、第１図と同一部分には同一番号を付
し、説明を省略する。すなわち８は電子回路装置、９は
プリント配線板、10はプリント配線板９の回路導体層、
11ははんだ層である。
し、説明を省略する。すなわち８は電子回路装置、９は
プリント配線板、10はプリント配線板９の回路導体層、
11ははんだ層である。
この電子回路装置８は、ガラスエポキシ等の合成樹脂
系基板からなるプリント配線板９と半導体ICチップ１の
表面に被覆した絶縁性のソルダーレジスト層６の開口部
に構成された突起状の外部電極層７がはんだ層11によっ
て接続されたものであるので電子回路装置８の小型，高
密度化とともに熱衝撃等を加えた場合のプリント配線板
９と熱膨張係数の違いによるはんだ接続の信頼性の劣化
がなくなる。
系基板からなるプリント配線板９と半導体ICチップ１の
表面に被覆した絶縁性のソルダーレジスト層６の開口部
に構成された突起状の外部電極層７がはんだ層11によっ
て接続されたものであるので電子回路装置８の小型，高
密度化とともに熱衝撃等を加えた場合のプリント配線板
９と熱膨張係数の違いによるはんだ接続の信頼性の劣化
がなくなる。
発明の効果 以上の実施例から明らかなように本発明によれば、凹
部を有する硬質性基板と、その凹部に表面が同一面にな
るように埋め込まれた表面所定部に少なくとも外部接続
端子層等を設けた半導体ICチップと、その半導体ICチッ
プの表面および硬質性基板の表面に形成された上記外部
接続端子層に開口部を有する絶縁樹脂層と、上記開口部
の外部接続端子層を含む上記絶縁樹脂層上にパターン形
成された回路導体層と、その回路導体層上に形成された
所定部に開口部を有する絶縁性のソルダーレジスト層
と、そのソルダーレジスト層の開口部の上記回路導体層
に形成された突起状の外部電極層とを有する構成による
ので、絶縁樹脂層の表面の任意の位置に外部接続端子層
が構成でき、半導体ICチップの表面が絶縁樹脂層で覆わ
れた構造になり、小型で高耐湿の半導体装置を提供でき
る。
部を有する硬質性基板と、その凹部に表面が同一面にな
るように埋め込まれた表面所定部に少なくとも外部接続
端子層等を設けた半導体ICチップと、その半導体ICチッ
プの表面および硬質性基板の表面に形成された上記外部
接続端子層に開口部を有する絶縁樹脂層と、上記開口部
の外部接続端子層を含む上記絶縁樹脂層上にパターン形
成された回路導体層と、その回路導体層上に形成された
所定部に開口部を有する絶縁性のソルダーレジスト層
と、そのソルダーレジスト層の開口部の上記回路導体層
に形成された突起状の外部電極層とを有する構成による
ので、絶縁樹脂層の表面の任意の位置に外部接続端子層
が構成でき、半導体ICチップの表面が絶縁樹脂層で覆わ
れた構造になり、小型で高耐湿の半導体装置を提供でき
る。
さらに外部接続端子層が絶縁樹脂層の表面に構成され
るので、この半導体装置をフェースダウン方式によりガ
ラスエポキシ等の樹脂系のプリント配線板に直接はんだ
付け実装して電子回路装置を構成してもプリント配線板
と半導体装置の熱膨張係数が同一であるため熱衝撃試験
で接続の信頼性を損なうことがない電子回路装置を提供
できる。
るので、この半導体装置をフェースダウン方式によりガ
ラスエポキシ等の樹脂系のプリント配線板に直接はんだ
付け実装して電子回路装置を構成してもプリント配線板
と半導体装置の熱膨張係数が同一であるため熱衝撃試験
で接続の信頼性を損なうことがない電子回路装置を提供
できる。
第１図は本発明の一実施例の半導体装置の要部断面図、
第２図は同装置に使用する硬質性基板の斜視図、第３図
は本発明による半導体装置をプリント配線板に実装した
電子回路装置の要部断面図、第４図は従来の半導体装置
の要部断面図である。 １……半導体ICチップ、２……半導体ICチップの外部接
続端子層、３……硬質性基板、3a……硬貸性基板の凹
部、４……絶縁樹脂層、５……回路導体層、６……絶縁
性のソルダーレジスト層、７……突起状の外部電極層。
第２図は同装置に使用する硬質性基板の斜視図、第３図
は本発明による半導体装置をプリント配線板に実装した
電子回路装置の要部断面図、第４図は従来の半導体装置
の要部断面図である。 １……半導体ICチップ、２……半導体ICチップの外部接
続端子層、３……硬質性基板、3a……硬貸性基板の凹
部、４……絶縁樹脂層、５……回路導体層、６……絶縁
性のソルダーレジスト層、７……突起状の外部電極層。
Claims (3)
- 【請求項１】凹部を有する硬質性基板と、 前記凹部に表面が同一面になるように埋め込まれた表面
所定部に少なくとも外部接続端子層等を設けた半導体IC
チップと、 その半導体ICチップの表面および前記硬質性基板の表面
に形成された前記外部接続端子層に開口部を有する絶縁
樹脂層と、 前記開口部の外部接続端子層を含む前記絶縁樹脂層上に
パターン形成された回路導体層と、 その回路導体層上に形成された所定部に開口部を有する
絶縁性のソルダーレジスト層と、 そのソルダーレジスト層の開口部の前記回路導体層に形
成された突起状の外部電極層とを有する半導体装置。 - 【請求項２】一主面の所定部に少なくとも外部接続端子
層を設けた半導体ICチップを前記一主面を上向きにし
て、その一主面と凹部を有する硬質性基板の表面が同一
面になるように、前記凹部に埋め込み固着する工程と、 前記同一面の半導体ICチップの表面および硬質性基板の
表面に前記外部接続端子層上の開口部を除いて絶縁樹脂
層をパターン形成する工程と、 前記開口部の外部接続端子層を含む前記絶縁樹脂層上に
回路導体層をパターン形成する工程と、 その回路導体層上の所定部に開口部を有する絶縁性のソ
ルダーレジスト層をパターン形成する工程と、 そのソルダーレジスト層の開口部の前記回路導体層上に
突起状の外部電極層を形成する工程とを有する半導体装
置の製造方法。 - 【請求項３】請求項（１）記載の半導体装置の突起状の
外部電極層をプリント配線板上にパターン形成された回
路導体層にはんだ層を介して接続した電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127317A JP2785444B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127317A JP2785444B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425038A JPH0425038A (ja) | 1992-01-28 |
| JP2785444B2 true JP2785444B2 (ja) | 1998-08-13 |
Family
ID=14956948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127317A Expired - Fee Related JP2785444B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785444B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878472A (ja) * | 1994-09-05 | 1996-03-22 | Hitachi Cable Ltd | 半導体装置用基体および半導体装置 |
| JP3196758B2 (ja) * | 1999-03-08 | 2001-08-06 | ソニー株式会社 | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 |
| US6909054B2 (en) | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| JP4931283B2 (ja) * | 2000-09-25 | 2012-05-16 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| KR100797422B1 (ko) | 2000-09-25 | 2008-01-23 | 이비덴 가부시키가이샤 | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 |
| JP4785268B2 (ja) * | 2000-12-15 | 2011-10-05 | イビデン株式会社 | 半導体素子を内蔵した多層プリント配線板 |
| JP4771608B2 (ja) * | 2000-12-15 | 2011-09-14 | イビデン株式会社 | プリント配線板 |
| JP4480710B2 (ja) * | 2006-12-04 | 2010-06-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置内蔵基板 |
| JP5089660B2 (ja) * | 2009-07-27 | 2012-12-05 | ラピスセミコンダクタ株式会社 | 半導体装置内蔵基板の製造方法 |
-
1990
- 1990-05-16 JP JP2127317A patent/JP2785444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425038A (ja) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US5606198A (en) | Semiconductor chip with electrodes on side surface | |
| US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JP3578964B2 (ja) | 半導体装置及びその製造方法 | |
| KR100206866B1 (ko) | 반도체 장치 | |
| US10410944B2 (en) | Semiconductor device | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2785444B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JPH11204678A (ja) | 半導体装置及びその製造方法 | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP4848789B2 (ja) | 電子装置の製造方法 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| JP2000022023A (ja) | 接続構造体とその製造方法、及び実装構造体 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |