JPH04249782A - 半導体集積回路の試験回路 - Google Patents
半導体集積回路の試験回路Info
- Publication number
- JPH04249782A JPH04249782A JP2418461A JP41846190A JPH04249782A JP H04249782 A JPH04249782 A JP H04249782A JP 2418461 A JP2418461 A JP 2418461A JP 41846190 A JP41846190 A JP 41846190A JP H04249782 A JPH04249782 A JP H04249782A
- Authority
- JP
- Japan
- Prior art keywords
- internal signal
- terminal
- resistor
- signal terminal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の試験回
路に関する。
路に関する。
【０００２】
【従来の技術】従来の試験回路の例を図３を用いて説明
する。図に示すように、ロジック回路１は、通常の入力
端子５と出力端子６とを有し、電源を電源端子４を介し
て電源８より供給されている。ロジック回路１における
内部信号端子７の信号は、端子３５を介して半導体集積
回路（以下、ＩＣという）１３の外部に取り出されて試
験される。
する。図に示すように、ロジック回路１は、通常の入力
端子５と出力端子６とを有し、電源を電源端子４を介し
て電源８より供給されている。ロジック回路１における
内部信号端子７の信号は、端子３５を介して半導体集積
回路（以下、ＩＣという）１３の外部に取り出されて試
験される。
【０００３】
【発明が解決しようとする課題】従来の試験回路は、Ｉ
Ｃの内部信号を試験しようとする場合、たとえＩＣを通
常に使用する際には必要なくとも、試験しようとする信
号を外部に引き出す必要があった。このため、通常は使
用されない出力バッファと、出力ピンとが余分に必要と
なるという問題点があった。
Ｃの内部信号を試験しようとする場合、たとえＩＣを通
常に使用する際には必要なくとも、試験しようとする信
号を外部に引き出す必要があった。このため、通常は使
用されない出力バッファと、出力ピンとが余分に必要と
なるという問題点があった。
【０００４】本発明の目的は、出力バッファやＩＣのピ
ン数を増加させることなく、ＩＣの試験を可能とした半
導体集積回路の試験回路を提供することにある。
ン数を増加させることなく、ＩＣの試験を可能とした半
導体集積回路の試験回路を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る半導体集積回路の試験回路においては、
試験される半導体集積回路の内部信号端子によりＯＮ／
ＯＦＦして該半導体集積回路の消費電流を変化させるス
イッチング素子と、前記半導体集積回路の消費電流の変
化を検出し、前記内部信号端子の状態を検出する比較器
とを有するものである。
、本発明に係る半導体集積回路の試験回路においては、
試験される半導体集積回路の内部信号端子によりＯＮ／
ＯＦＦして該半導体集積回路の消費電流を変化させるス
イッチング素子と、前記半導体集積回路の消費電流の変
化を検出し、前記内部信号端子の状態を検出する比較器
とを有するものである。
【０００６】
【作用】ロジック回路の内部信号端子でスイッチング素
子をＯＮ／ＯＦＦさせることにより、半導体集積回路の
消費電流を変化させ、この電流の変化を検出することに
より内部信号端子の試験を行う。
子をＯＮ／ＯＦＦさせることにより、半導体集積回路の
消費電流を変化させ、この電流の変化を検出することに
より内部信号端子の試験を行う。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】（実施例１）図１は、本発明の実施例１を
示すブロック図である。図において、半導体集積回路（
以下、ＩＣという）１３のロジック回路１は、電源が供
給される電源端子４と、出力端子５と、入力端子６とを
有している。
示すブロック図である。図において、半導体集積回路（
以下、ＩＣという）１３のロジック回路１は、電源が供
給される電源端子４と、出力端子５と、入力端子６とを
有している。
【０００９】内部信号端子７は、ＩＣ１３の試験時のみ
必要な端子で、スイッチング素子としてのＮｃｈＭＯＳ
トランジスタ２のゲートに接続されている。
必要な端子で、スイッチング素子としてのＮｃｈＭＯＳ
トランジスタ２のゲートに接続されている。
【００１０】スイッチング素子用ＮｃｈＭＯＳトランジ
スタ２は、ソースがＧＮＤに接続され、ドレインが抵抗
３を介して電源に接続されている。内部信号端子７がＨ
ｉｇｈレベルのとき、ＮｃｈＭＯＳトランジスタ２がＯ
Ｎし、抵抗３を介して電流が流れ、ＩＣの消費電流が増
加する。内部信号端子７がＬｏｗのとき、ＮｃｈＭＯＳ
トランジスタ２がＯＦＦし、ＩＣの消費電流は本来の消
費電流となる。
スタ２は、ソースがＧＮＤに接続され、ドレインが抵抗
３を介して電源に接続されている。内部信号端子７がＨ
ｉｇｈレベルのとき、ＮｃｈＭＯＳトランジスタ２がＯ
Ｎし、抵抗３を介して電流が流れ、ＩＣの消費電流が増
加する。内部信号端子７がＬｏｗのとき、ＮｃｈＭＯＳ
トランジスタ２がＯＦＦし、ＩＣの消費電流は本来の消
費電流となる。
【００１１】電源端子４は、抵抗９を介して電源８に接
続されている。コンパレータ１０の反転入力端子は、抵
抗９の電源端子に接続されている側に接続されており、
非反転入力端子には、基準電圧源１１が接続され、出力
は出力端子１２に接続される。
続されている。コンパレータ１０の反転入力端子は、抵
抗９の電源端子に接続されている側に接続されており、
非反転入力端子には、基準電圧源１１が接続され、出力
は出力端子１２に接続される。
【００１２】内部信号端子７がＨｉｇｈレベルで、Ｎｃ
ｈＭＯＳトランジスタ２がＯＮし、消費電流が増加した
場合、抵抗９の電圧降下は大きくなり、コンパレータ１
０の反転入力端子の電圧は低下する。一方、内部信号端
子７がＬｏｗレベルで、ＮｃｈＭＯＳトランジスタ２が
ＯＦＦし、消費電流が減少した場合、抵抗９の電圧降下
は小さくなり、コンパレータ１０の反転入力端子の電圧
は上昇する。従って、基準電圧源１１の電圧を適切に設
定することにより、内部信号端子７の状態を、出力端子
１２によって知ることができる。
ｈＭＯＳトランジスタ２がＯＮし、消費電流が増加した
場合、抵抗９の電圧降下は大きくなり、コンパレータ１
０の反転入力端子の電圧は低下する。一方、内部信号端
子７がＬｏｗレベルで、ＮｃｈＭＯＳトランジスタ２が
ＯＦＦし、消費電流が減少した場合、抵抗９の電圧降下
は小さくなり、コンパレータ１０の反転入力端子の電圧
は上昇する。従って、基準電圧源１１の電圧を適切に設
定することにより、内部信号端子７の状態を、出力端子
１２によって知ることができる。
【００１３】（実施例２）図２は、本発明の実施例２を
示すブロック図である。図において、ＩＣ１３のロジッ
ク回路１は、電源が供給される電源端子４と、複数の内
部信号端子１４〜１７とを有している。内部信号端子１
４〜１７は、スイッチング素子１８〜２１に接続され、
スイッチング素子１８〜２１は抵抗２２〜２９に接続さ
れている。
示すブロック図である。図において、ＩＣ１３のロジッ
ク回路１は、電源が供給される電源端子４と、複数の内
部信号端子１４〜１７とを有している。内部信号端子１
４〜１７は、スイッチング素子１８〜２１に接続され、
スイッチング素子１８〜２１は抵抗２２〜２９に接続さ
れている。
【００１４】スイッチング素子１８〜２１及び抵抗２２
〜２９は、デジタル−アナログ変換器を構成しており、
内部信号端子１４〜１７の状態に応じて消費電流を段階
的に変化させる。
〜２９は、デジタル−アナログ変換器を構成しており、
内部信号端子１４〜１７の状態に応じて消費電流を段階
的に変化させる。
【００１５】電源端子４は、抵抗９を介して電源８に接
続されており、またアナログ−デジタル変換器３０に接
続される。
続されており、またアナログ−デジタル変換器３０に接
続される。
【００１６】消費電流の変化は、抵抗９の電圧降下の変
化となって現われるので、アナログ−デジタル変換器３
０の出力３１によって内部信号端子１４〜１７の状態を
知ることができる。
化となって現われるので、アナログ−デジタル変換器３
０の出力３１によって内部信号端子１４〜１７の状態を
知ることができる。
【００１７】
【発明の効果】以上説明したように本発明は、ロジック
回路の内部信号端子でスイッチング素子をＯＮ／ＯＦＦ
させてＩＣの消費電流を変化させ、この電流の変化を検
出することにより、内部信号端子の試験を行うことがで
きる。このため、内部信号端子をＩＣの外部に引き出す
必要がなく、出力バッファやＩＣのピン数を増加させる
ことなく、ＩＣの試験ができる。
回路の内部信号端子でスイッチング素子をＯＮ／ＯＦＦ
させてＩＣの消費電流を変化させ、この電流の変化を検
出することにより、内部信号端子の試験を行うことがで
きる。このため、内部信号端子をＩＣの外部に引き出す
必要がなく、出力バッファやＩＣのピン数を増加させる
ことなく、ＩＣの試験ができる。
【図１】本発明の実施例１を示すブロック図である。
【図２】実施例２を示すブロック図である。
【図３】従来例を示すブロック図である。
１ ロジック回路
２ ＮｃｈＭＯＳトランジスタ
３ 抵抗
４ 電源端子
５ 出力端子
６ 入力端子
７ 内部信号端子
８ 電源
９ 抵抗
１０ コンパレータ
１１ 基準電圧源
１２ 出力端子
１３ ＩＣ
１４，１５，１６，１７ 内部信号端子１８，１９，
２０，２１ ＮｃｈＭＯＳトランジスタ２２，２３，
２４，２５，２６，２７，２８，２９ 抵抗 ３０ アナログ−デジタル変換器 ３１，３２，３３，３４ 出力端子 ３５ テスト端子
２０，２１ ＮｃｈＭＯＳトランジスタ２２，２３，
２４，２５，２６，２７，２８，２９ 抵抗 ３０ アナログ−デジタル変換器 ３１，３２，３３，３４ 出力端子 ３５ テスト端子
Claims (1)
- 【請求項１】 試験される半導体集積回路の内部信号
端子によりＯＮ／ＯＦＦして該半導体集積回路の消費電
流を変化させるスイッチング素子と、前記半導体集積回
路の消費電流の変化を検出し、前記内部信号端子の状態
を検出する比較器とを有することを特徴とする半導体集
積回路の試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418461A JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418461A JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04249782A true JPH04249782A (ja) | 1992-09-04 |
Family
ID=18526297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418461A Pending JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04249782A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010145175A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 半導体集積回路 |
-
1990
- 1990-12-28 JP JP2418461A patent/JPH04249782A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010145175A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0450678A (ja) | テスト容易化回路 | |
| JPH04249782A (ja) | 半導体集積回路の試験回路 | |
| JP3797186B2 (ja) | クランプ回路 | |
| EP0382360A3 (en) | Event qualified testing architecture for integrated circuits | |
| JP2006303300A (ja) | 半導体装置及びその製造方法 | |
| JPH05119127A (ja) | 半導体集積回路 | |
| JPH05259879A (ja) | 入出力バッファ | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JP2785748B2 (ja) | 双方向入出力バッファ | |
| JPS59200456A (ja) | 半導体集積回路装置 | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH08220191A (ja) | 半導体装置 | |
| JP3316387B2 (ja) | 半導体集積回路 | |
| JPH06109815A (ja) | 半導体集積回路 | |
| JPH0572298A (ja) | Ｒｏｍコードチエツク回路 | |
| JPH08162937A (ja) | 半導体装置の出力回路 | |
| JPH11136117A (ja) | 出力回路及びその制御方法 | |
| JPH08272639A (ja) | マイクロコンピュータのテスト回路およびテスト方法 | |
| JPH04369490A (ja) | 半導体集積回路 | |
| JPH04138387A (ja) | 半導体集積回路装置 | |
| JPH0772204A (ja) | 半導体集積回路 | |
| JPH04355386A (ja) | 半導体装置のテスト回路 | |
| JPH09230000A (ja) | 半導体装置の試験装置 |