JPH04249782A - 半導体集積回路の試験回路 - Google Patents
半導体集積回路の試験回路Info
- Publication number
- JPH04249782A JPH04249782A JP2418461A JP41846190A JPH04249782A JP H04249782 A JPH04249782 A JP H04249782A JP 2418461 A JP2418461 A JP 2418461A JP 41846190 A JP41846190 A JP 41846190A JP H04249782 A JPH04249782 A JP H04249782A
- Authority
- JP
- Japan
- Prior art keywords
- internal signal
- terminal
- resistor
- signal terminal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路の試験回
路に関する。
路に関する。
【0002】
【従来の技術】従来の試験回路の例を図3を用いて説明
する。図に示すように、ロジック回路1は、通常の入力
端子5と出力端子6とを有し、電源を電源端子4を介し
て電源8より供給されている。ロジック回路1における
内部信号端子7の信号は、端子35を介して半導体集積
回路(以下、ICという)13の外部に取り出されて試
験される。
する。図に示すように、ロジック回路1は、通常の入力
端子5と出力端子6とを有し、電源を電源端子4を介し
て電源8より供給されている。ロジック回路1における
内部信号端子7の信号は、端子35を介して半導体集積
回路(以下、ICという)13の外部に取り出されて試
験される。
【0003】
【発明が解決しようとする課題】従来の試験回路は、I
Cの内部信号を試験しようとする場合、たとえICを通
常に使用する際には必要なくとも、試験しようとする信
号を外部に引き出す必要があった。このため、通常は使
用されない出力バッファと、出力ピンとが余分に必要と
なるという問題点があった。
Cの内部信号を試験しようとする場合、たとえICを通
常に使用する際には必要なくとも、試験しようとする信
号を外部に引き出す必要があった。このため、通常は使
用されない出力バッファと、出力ピンとが余分に必要と
なるという問題点があった。
【0004】本発明の目的は、出力バッファやICのピ
ン数を増加させることなく、ICの試験を可能とした半
導体集積回路の試験回路を提供することにある。
ン数を増加させることなく、ICの試験を可能とした半
導体集積回路の試験回路を提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る半導体集積回路の試験回路においては、
試験される半導体集積回路の内部信号端子によりON/
OFFして該半導体集積回路の消費電流を変化させるス
イッチング素子と、前記半導体集積回路の消費電流の変
化を検出し、前記内部信号端子の状態を検出する比較器
とを有するものである。
、本発明に係る半導体集積回路の試験回路においては、
試験される半導体集積回路の内部信号端子によりON/
OFFして該半導体集積回路の消費電流を変化させるス
イッチング素子と、前記半導体集積回路の消費電流の変
化を検出し、前記内部信号端子の状態を検出する比較器
とを有するものである。
【0006】
【作用】ロジック回路の内部信号端子でスイッチング素
子をON/OFFさせることにより、半導体集積回路の
消費電流を変化させ、この電流の変化を検出することに
より内部信号端子の試験を行う。
子をON/OFFさせることにより、半導体集積回路の
消費電流を変化させ、この電流の変化を検出することに
より内部信号端子の試験を行う。
【0007】
【実施例】次に本発明について図面を参照して説明する
。
。
【0008】(実施例1)図1は、本発明の実施例1を
示すブロック図である。図において、半導体集積回路(
以下、ICという)13のロジック回路1は、電源が供
給される電源端子4と、出力端子5と、入力端子6とを
有している。
示すブロック図である。図において、半導体集積回路(
以下、ICという)13のロジック回路1は、電源が供
給される電源端子4と、出力端子5と、入力端子6とを
有している。
【0009】内部信号端子7は、IC13の試験時のみ
必要な端子で、スイッチング素子としてのNchMOS
トランジスタ2のゲートに接続されている。
必要な端子で、スイッチング素子としてのNchMOS
トランジスタ2のゲートに接続されている。
【0010】スイッチング素子用NchMOSトランジ
スタ2は、ソースがGNDに接続され、ドレインが抵抗
3を介して電源に接続されている。内部信号端子7がH
ighレベルのとき、NchMOSトランジスタ2がO
Nし、抵抗3を介して電流が流れ、ICの消費電流が増
加する。内部信号端子7がLowのとき、NchMOS
トランジスタ2がOFFし、ICの消費電流は本来の消
費電流となる。
スタ2は、ソースがGNDに接続され、ドレインが抵抗
3を介して電源に接続されている。内部信号端子7がH
ighレベルのとき、NchMOSトランジスタ2がO
Nし、抵抗3を介して電流が流れ、ICの消費電流が増
加する。内部信号端子7がLowのとき、NchMOS
トランジスタ2がOFFし、ICの消費電流は本来の消
費電流となる。
【0011】電源端子4は、抵抗9を介して電源8に接
続されている。コンパレータ10の反転入力端子は、抵
抗9の電源端子に接続されている側に接続されており、
非反転入力端子には、基準電圧源11が接続され、出力
は出力端子12に接続される。
続されている。コンパレータ10の反転入力端子は、抵
抗9の電源端子に接続されている側に接続されており、
非反転入力端子には、基準電圧源11が接続され、出力
は出力端子12に接続される。
【0012】内部信号端子7がHighレベルで、Nc
hMOSトランジスタ2がONし、消費電流が増加した
場合、抵抗9の電圧降下は大きくなり、コンパレータ1
0の反転入力端子の電圧は低下する。一方、内部信号端
子7がLowレベルで、NchMOSトランジスタ2が
OFFし、消費電流が減少した場合、抵抗9の電圧降下
は小さくなり、コンパレータ10の反転入力端子の電圧
は上昇する。従って、基準電圧源11の電圧を適切に設
定することにより、内部信号端子7の状態を、出力端子
12によって知ることができる。
hMOSトランジスタ2がONし、消費電流が増加した
場合、抵抗9の電圧降下は大きくなり、コンパレータ1
0の反転入力端子の電圧は低下する。一方、内部信号端
子7がLowレベルで、NchMOSトランジスタ2が
OFFし、消費電流が減少した場合、抵抗9の電圧降下
は小さくなり、コンパレータ10の反転入力端子の電圧
は上昇する。従って、基準電圧源11の電圧を適切に設
定することにより、内部信号端子7の状態を、出力端子
12によって知ることができる。
【0013】(実施例2)図2は、本発明の実施例2を
示すブロック図である。図において、IC13のロジッ
ク回路1は、電源が供給される電源端子4と、複数の内
部信号端子14〜17とを有している。内部信号端子1
4〜17は、スイッチング素子18〜21に接続され、
スイッチング素子18〜21は抵抗22〜29に接続さ
れている。
示すブロック図である。図において、IC13のロジッ
ク回路1は、電源が供給される電源端子4と、複数の内
部信号端子14〜17とを有している。内部信号端子1
4〜17は、スイッチング素子18〜21に接続され、
スイッチング素子18〜21は抵抗22〜29に接続さ
れている。
【0014】スイッチング素子18〜21及び抵抗22
〜29は、デジタル−アナログ変換器を構成しており、
内部信号端子14〜17の状態に応じて消費電流を段階
的に変化させる。
〜29は、デジタル−アナログ変換器を構成しており、
内部信号端子14〜17の状態に応じて消費電流を段階
的に変化させる。
【0015】電源端子4は、抵抗9を介して電源8に接
続されており、またアナログ−デジタル変換器30に接
続される。
続されており、またアナログ−デジタル変換器30に接
続される。
【0016】消費電流の変化は、抵抗9の電圧降下の変
化となって現われるので、アナログ−デジタル変換器3
0の出力31によって内部信号端子14〜17の状態を
知ることができる。
化となって現われるので、アナログ−デジタル変換器3
0の出力31によって内部信号端子14〜17の状態を
知ることができる。
【0017】
【発明の効果】以上説明したように本発明は、ロジック
回路の内部信号端子でスイッチング素子をON/OFF
させてICの消費電流を変化させ、この電流の変化を検
出することにより、内部信号端子の試験を行うことがで
きる。このため、内部信号端子をICの外部に引き出す
必要がなく、出力バッファやICのピン数を増加させる
ことなく、ICの試験ができる。
回路の内部信号端子でスイッチング素子をON/OFF
させてICの消費電流を変化させ、この電流の変化を検
出することにより、内部信号端子の試験を行うことがで
きる。このため、内部信号端子をICの外部に引き出す
必要がなく、出力バッファやICのピン数を増加させる
ことなく、ICの試験ができる。
【図1】本発明の実施例1を示すブロック図である。
【図2】実施例2を示すブロック図である。
【図3】従来例を示すブロック図である。
1 ロジック回路
2 NchMOSトランジスタ
3 抵抗
4 電源端子
5 出力端子
6 入力端子
7 内部信号端子
8 電源
9 抵抗
10 コンパレータ
11 基準電圧源
12 出力端子
13 IC
14,15,16,17 内部信号端子18,19,
20,21 NchMOSトランジスタ22,23,
24,25,26,27,28,29 抵抗 30 アナログ−デジタル変換器 31,32,33,34 出力端子 35 テスト端子
20,21 NchMOSトランジスタ22,23,
24,25,26,27,28,29 抵抗 30 アナログ−デジタル変換器 31,32,33,34 出力端子 35 テスト端子
Claims (1)
- 【請求項1】 試験される半導体集積回路の内部信号
端子によりON/OFFして該半導体集積回路の消費電
流を変化させるスイッチング素子と、前記半導体集積回
路の消費電流の変化を検出し、前記内部信号端子の状態
を検出する比較器とを有することを特徴とする半導体集
積回路の試験回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2418461A JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2418461A JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04249782A true JPH04249782A (ja) | 1992-09-04 |
Family
ID=18526297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2418461A Pending JPH04249782A (ja) | 1990-12-28 | 1990-12-28 | 半導体集積回路の試験回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04249782A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010145175A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 半導体集積回路 |
-
1990
- 1990-12-28 JP JP2418461A patent/JPH04249782A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010145175A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0450678A (ja) | テスト容易化回路 | |
JPH04249782A (ja) | 半導体集積回路の試験回路 | |
JP3797186B2 (ja) | クランプ回路 | |
EP0382360A3 (en) | Event qualified testing architecture for integrated circuits | |
JP2006303300A (ja) | 半導体装置及びその製造方法 | |
JPH05119127A (ja) | 半導体集積回路 | |
JPH05259879A (ja) | 入出力バッファ | |
JP3207639B2 (ja) | 半導体集積回路 | |
JP3036962B2 (ja) | 集積回路のテスト回路 | |
JP2785748B2 (ja) | 双方向入出力バッファ | |
JPS59200456A (ja) | 半導体集積回路装置 | |
KR100192583B1 (ko) | 출력버퍼회로 | |
JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
JPH08220191A (ja) | 半導体装置 | |
JP3316387B2 (ja) | 半導体集積回路 | |
JPH06109815A (ja) | 半導体集積回路 | |
JPH0572298A (ja) | Romコードチエツク回路 | |
JPH08162937A (ja) | 半導体装置の出力回路 | |
JPH11136117A (ja) | 出力回路及びその制御方法 | |
JPH08272639A (ja) | マイクロコンピュータのテスト回路およびテスト方法 | |
JPH04369490A (ja) | 半導体集積回路 | |
JPH04138387A (ja) | 半導体集積回路装置 | |
JPH0772204A (ja) | 半導体集積回路 | |
JPH04355386A (ja) | 半導体装置のテスト回路 | |
JPH09230000A (ja) | 半導体装置の試験装置 |